JPH04113747A - 遅延検波器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル無線通信において復調器として用
いられる遅延検波器に関する。

〔従来の技術］ ＰＳＫ信号の復調には、同期検波や遅延検波が用いられ
ている。同期検波は、信号と直交する位相の雑音成分の
除去が可能であるために、遅延検波に比べて誤り率特性
が優れている。しかし、同期検波では、搬送波再生回路
で基準搬送波を再生する必要があり、移動通信のように
フェージングで受信信号レベルの変動が激しい場合には
、搬送波再生回路で同期はずれが生し、かえって遅延検
波よりも誤り率特性が劣化することがある。

したがって、移動通信システムでは、フェージングに比
較的強い遅延検波器を用いることが多い。

第４図は、従来のＩＦ（中間周波数）帯遅延検波器の構
成を示すブロック図である。

図において、ＩＦ帯の変調信号は図外のりミタ回路で矩
形波にされ、ＩＦ変調信号入力端子４０１に人力される
。マスタクロツタ入力端子４０３に入力されるマスタク
ロックは、データクロック（中間周波数）よりも非常に
高い周波数をもつ。

矩形波のＩＦ変調信号は、Ｄフリップフロンプ４０５で
マスタクロックに同期がとられ、さらにその出力がマス
タクロツタで駆動されるシフトレジスタ４０７を介して
データクロックの１周期分遅延される。

■チャネルの検波は、排他的論理和回路（ＥｘＯＲ）４
０９に、Ｄフリンプフロンプ４０５の出力信号と、シフ
トレジスタ４０７を介して得られる１タイムフロツト前
の信号とを取り込んで乗算演算を行う。さら↓こ、低域
通過フィルタ（ＬＰＦ）４１１でその出力から高調波成
分を除去し、得られたベースバンド信号をデータ識別器
４１３に入力することにより実現される。データ識別器
４１３から出力されるＩチャネルデータは、Ｉチャネル
データ出力端子４１５に取り出される。

このように１チヤネルの検波は、データクロックの１周
期分を遅延させて乗算すればよいが、Ｑチャネルの検波
は、データクロックの１周期分を遅延させた後に、さら
にシフトレジスタ４０Ｂで１７４周期分遅延させた信号
を生成し、排他的論理和回路（ＥｘＯＲ）４１０でＤフ
リ、プフロノプ４０５の出力信号との乗算演算を行う。

以下同様に、低域通過フィルタ４１２およびデータ識別
器４１４を介して、Ｑチャネルデータ出力端子４１６に
Ｑチャネルデータが取り出される。

なお、クロック再生回路４１７は、排他的論理和回路４
１０の出力を取り込み、データクロックと同じ周波数の
クロックを再生してデータ識別器４１３．４】４に送出
する。

１Ｆ帯遅延検波器では、上述したようにアナログ・ディ
ジタル変換器を使わずにディジタル処理を行うことがで
きるが、中間周波数により決まる処理速度の限界からベ
ースバンド信号の伝送レートには制約がある。したがっ
て、高速ＰＳＫ信号を復調する場合には、■チャネルお
よびＱチャネルの各ベースバンド信号に変換してから、
ディジタル処理を行うベースバンド遅延検波器が用いら
れる。

第５図は、従来のベースバンド遅延検波器の構成を示す
ブロック図である。

図において、同様にＩＦ変調信号入力端子５０１に人力
されたＩＦ変調信号は、ハイブリッド５０３、ミクサ５
０４．５０５．９０度移相器５０６、局部発振器５０７
で構成される直交検波器に取り込まれ、Ｉチャネルおよ
びＱチャネルの各ベースバンド信号に変換され、さらに
それぞれ低域通過フィルタ（ＬＰＦ）５０８．５０９で
高調波成分を除去され、アナログ・ディジタル変換器（
Ａ／Ｄ）５１１．５１２を介してディジタル信号に変換
される。

ここで、各チャネルのベースバンド信号に１タイムスロ
ントの遅延を与える遅延器５１３．５１４、ＩチャＸル
ヘースハンド信号と遅延器５１３を介したＩチャネルベ
ースバンド信号との乗算を行う乗算器５１５、Ｑチャネ
ルベースバンド信号と遅延器５１３を介したＩチャネル
ベースバンド信号との乗算を行う乗算器５１６、■チャ
ネルベースバンド信号と遅延器５１４を介したＱチャネ
ルベースバンド信号との乗算を行う乗算器５１７、Ｑチ
ャネルベースバンド信号と遅延器５１４を介したＱチャ
ネルベースバンド信号との乗算を行う乗算器５１８、乗
算器５１５．５１８の出力を加算する加算器５１９、乗
算器５１６．５１７の出力を加算する加算器５２０にお
いて、 ｃｏｓ　（φｉ−φｎ−１） ＝ｃｏｓφ、ＩＣＯ５φ、−、＋ｓｉｎφｎ　ｓｉｎφ
、−、−（１）ｓｉｎ（φ、Ｉ−φｎ−υ ＝ｓｉｎφ、ｃｏｓφ、−、＋ｃｏｓφｎ　ｓｉｎφ、
−、−（２）の演算を行い、各加算器５１９．５２０の
出力をデータ識別器５２１．５２２で処理することによ
り、Ｉチャネルデータ出力端子５２３およびＱチャネル
データ出力端子５２４に、■チャネルおよびＱチャネル
の各復調信号を取り出すことができる。

なお、この構成において、データ識別器５２１．５２２
には、データクロックと同じ周波数のクロックが必要と
なる。ゼロクロス検出器５２５およびクロック再生回路
５２７は、Ｑチャネルベースバンド信号をミクサ５０６
の出力から取り込み、データクロックと同し周波数のク
ロックを再生し、アナログ・ディジタル変換器５１１．
５１２、遅延器５１３．５１４、乗算器５１５〜５１８
、加算器５１９．５２０を駆動するとともに、インバー
タ５２９を介してデータ識別器５２１．５２２に再生ク
ロックを供給する。

ここで、クロック再生回路５２７として、ディジタルＰ
ＬＬ形の回路構成例を第６図に示す。

第６図において、符号６０１はデータ入力端子、符号６
０３は比較クロック入力端子、符号６０５はマスタクロ
ック入力端子である。マスタクロックに同期した入力デ
ータを出力するＤフリップフロップ６０７は、その出力
をアップダウンカウンタ６０９のクロック端子ＣＫに送
出する。入力データに同期した比較クロックを出力する
Ｄフリップフロップ６１１は、そのアンプダウン判定出
力をアップダウンカウンタ６０９のアンプダウン制御端
子Ｕ／Ｄに送出する。計数値検出回路６１３は、設定計
数値入力端子６１５から入力される計数値が設定され、
アップダウンカウンタ６０９が出力する計数値に応じて
、アップダウンカウンタ６０９にリセット信号を送出す
るとともに、クロックタイミング選択回路６１７に選択
制御信号を送出する。

一方、マスタクロ・ツクは、分周回路６１９を介して複
数の分周りｄツクが生成され、クロックタイミング選択
回路６１７を介してその一つが選択され、同期クロック
出力端子６２１にデータクロックに同期した再生クロッ
クとして取り出される。

このような構成により、クロック再生回路５２７は、直
交検波した後のアナログのベースバンド信号からゼロク
ロス点を検出したタイミングでクロックを再生する。

〔発明が解決しようとする課題〕

ところで、このクロックを用いたデータ識別点では、変
調信号がＱＰＳＫ変調の場合には、■チャネルおよびＱ
チャネルの各々の検波出力は２値になるが、π／４シフ
）ＱＰＳＫ変調の場合には、タイミングの取り方によっ
て５値、あるいは２値十３（直になる。

ここで、受信中間周波数と局部発振器５０９の発振周波
数との周波数誤差がない場合には、第７図（ａ）に示す
ように、直交検波信号の信号点配置は固定するのでクロ
ックは安定に再生される。しかし、実際の伝送系では、
受信中間周波数と局部発振周波数との周波数誤差Δｆが
あり、受信信号は、ｃｏｓ（２π（ｆｃ±Δｆ）ｔ＋φ
、、）　　　　　・（３）となる。なお、ｆｃは搬送波
の中心周波数である。

したがって、ＩチャネルおよびＱチャネルの各検波信号
は、それぞれ １　：　ｃｏｓ（２πΔｆｔ＋φ１１）　　　　　　　
・（４）Ｑ　：　５ｉｎ（２１ｔΔｆｔ＋φ、ｌ）・（
５）となる。このように、各検波信号が周波数誤差成分
を有するので、第７図山）に示すようにｒ−Ｑ軸上で位
相回転を生じて位相検波面をよぎることになる。すなわ
ち、検波信号のゼロクロスタイミングでクロック再生回
路５２７を駆動できなくなる。

さらに、Ｔをデータ周期として１シンボルごとに、 ２πΔｆＴ　　　　　　　　　　　　　　　　　　・・
・（６）の位相回転が生じる。したがって、従来のバー
スト伝送で用いられるデータクロックとデータとの初期
位相だけを合わせる方式において、バースト長が長い場
合には、データクロックのタイミングがデータのアイア
パーチャ（アイパターンにおける緬のアイの開き）が最
大となるタイミングからずれ、正しいタイミングでデー
タを識別できなくなることがあった。

このように、直交検波後のベースバンド信号のゼロクロ
ス点をクロック再生回路の入力タイミングとすると、受
信変調信号の中心周波数と局部発振器の発振周波数との
周波数誤差のために、安定にデータクロックを再生する
ことができなかった。

本発明は、受信変調信号の中心周波数と局部発振器の発
振周波数との周波数誤差がある場合でも、安定したデー
タクロックを再生し、データ識別を行うことができる遅
延検波器を提供することを目的とする。

（課題を解決するための手段〕 第１図は、本発明遅延検波器の原理構成を示すブロック
図である。

図において、中間周波数に変換された受信変調信号を取
り込み、■チャネルおよびＱチャネルのヘースハンド信
号に変換する直交検波手段１０１と、各ヘースハンド信
号をディジタルデータに変換し、１タイムスロット前の
データとの乗算を行い、さらに各乗算結果を加算して各
チャネル対応に１タイムスロット前のデータとの位相差
を検出する位相差検出手段１０３と、各チャネル対応の
位相差信号を取り込み、再生クロックに同期してデータ
識別を行うデータ識別手段１０５とを備えた遅延検波器
において、データクロックより高いクロック周波数で位
相差検出手段１０３を駆動するクロックを出力するクロ
ック発生手段１０７と、位相差検出手段１０３が出力す
る１タイムスロン、ト前のデー・夕に対する位相差信号
を２の補数表示とし、その符号ビットの極性反転をトリ
ガとして、データ識別手段１０５に供給するクロックを
再生するクロック再生手段１０９とを備えて構成する。

〔作　用〕

乗算、加算演算後の位相差信号のゼロクロス点をトリガ
とすれば、位相差信号は、 １：ｃｏｓ（２ｚ（Δｆ７−Δｆｎ−＋）Ｔ十（φ０−
φ、、−，）＞・・・（７） Ｑ：５ｉｎ（２π（Δｆ７−Δｆ−＋）　Ｔ　十（φ１
−φ□１））・・・（８） であるので、位相誤差は抑圧されてクロック再生を安定
に行うことができる。すなわち、Δｆ−亀ｆｎ−１・・
・（９） とみなすことができるので、 １：ｃｏｓ（φ７−φＰ＋−１）　　　　　　　　　　
・・・００）Ｑ　　二　５ｉｎ（φ７−　φ、−，）　
　　　　　　　　　　　　　　　　　　　−（ＩＩ）と
なる。しかし、従来のように、１タイムスロットで１サ
ンプリングの方法では、この位相差信号の、アイのゼロ
クロス点は検出できない。

本発明の遅延検波器では、データクロック周波数ｆ、に
対して、ジッタが無視できる程度の高周波数（例えばｍ
　ｆ　ｂ（ｍは自然数））のクロックでサンプリングを
行い、ディジタル演算により得られた位相差信号のゼロ
クロス点をトリガとし、クロック同期を確立する。なお
、この場合のジッタは、ゼロクロス点に対してｌ　／　
ｍ　ｆ　ｂ　となる。

すなわち、クロック発生手段１０７がら出力されるデー
タクロックより高い周波数でがっ非同期のクロック信号
を位相差検出手段１０３に供給し、１タイムスロット前
のデータとの位相差を計算する。この位相差信号を２の
補数で出力すれば、データのゼロクロス点で符号ビット
（最上位ビット）が反転する。この符号ビットが極性反
転するタイミングでクロック再生手段１０９を駆動する
。

データクロック周波数と局部発振周波数（基準クロック
周波数）に差がある場合には、データと再生クロックと
の位相差が生じ、最もアイアパーチャが開いたタイミン
グでデータの識別ができなくなるが、本発明の構成によ
り、各データごとにクロック再生手段１０９で再生クロ
ックのタイミングを抽出しているので、最大で上記ジッ
タの範囲の時間誤差でアイアパーチャが最大になるクロ
ックを抽出し、そのタイミングでデータを識別すること
ができる。

このように、位相差検出手段１０３で用いるサンプリン
グクロックの周波数をデータクロックの周波数よりも高
くし、アイアパーチャが最大となる識別データを復調デ
ータとして抽出することにより、データクロック周波数
と局部発振周波数の周波数誤差の影響を除去することが
できる。

（実施例） 以下、図面に基づいて本発明の実施例について詳細に説
明する。

第２図は、本発明遅延検波器の一実施例として、π／４
シフ）ＱＰＳＫ変調のベースバンド遅延検波器の構成を
示すブロンク図である。

図において、ＩＦ変調信号入力端子５０１、ハイブリッ
ド５０３、ミクサ５０４．５０５．９０度移相器５０６
、局部発振器５０７、低域通過フィルタ（ＬＰＦ）５０
８．５０９、アナログ・ディジタル変換器（Ａ／Ｄ）５
１１．５１２、遅延器５１３．５１４、乗算器５１５〜
５１８、加算器５１９．５２０、データ識別器５２１．
５２２、Ｉチャネルデータ出力端子５２３、Ｑチャネル
データ出力端子５２４の構成は、基本的に第５図に示す
ものと同様である。

本発明の特徴とするところは、本実施例では、アナログ
・ディジタル変換器（Ａ／Ｄ）５１１．５１２、遅延器
５１３．５１４、乗算器５１５〜５１８、および加算器
５１９．５２０の動作クロックを別途設けた発振器２０
１から供給し、加算器５２０の出力データの最上位ビッ
ト（ＭＳＢ）をクロック再生回路２０３に入力し、出力
される再生クロックをデータ識別回路５２１．５２２に
供給する構成にある。

本実施例では、発振器２０１の出力クロックの周波数を
データクロックの３２倍として説明する。

直交検波器の出力として、各ミクサ５０４．５０５から
出力されるＩチャネルおよびＱチャネルの各ベースバン
ド信号について、アナログ・ディジタル変換器５１１．
５１２では、データクロ・ツクの３２倍の非同期のクロ
ックによりサンプリングしディジタル信号に変換する。

乗算器５１５〜５１８では、該ディジタル信号と、遅延
器５１３．５１４で遅延させたｌタイムスロント前の信
号との乗算を行い、加算器５１９．５２０で加算処理し
て得られた位相差信号をデータ識別器５２１．５２２に
送出する。

一方、クロック再生回路２０３では、加算器５２０が出
力する位相差信号の最上位ビット（符号ビット）が反転
するタイミングでクロック再生を行い、データ識別器５
２１．５２２に供給する。

データ識別器５２１．５２２では、このようにして再生
されたクロックにより、■タイムスロット間の３２個の
サンプル点の中で、アイアパーチャが最大となるポイン
トが選択され、■チャネルおよびＱチャネルの各データ
識別を行い、パラレルデータからシリアルデータに変換
して各チャネルデータ出力端子５２３．５２４に出力す
る。

第３図は、位相ジッタと各クロックの関係を示すタイミ
ング図である。

第３図（ａ）において、サンプリングクロックで動作す
る乗算器５１５〜５１８および加算器５１９．５２０で
は、上述したように２の補数演算を行うことにより、演
算後のデータである位相差信号のゼロクロス点は、符号
ビット（最上位ビットＭＳＢ）の極性反転により検出す
ることができる。

ところで、第３図に示すように、本来のクロック再生回
路２０３の駆動タイミングである位相差信号のゼロクロ
ス点と、実際に演算後のデータの符号ビットが極性反転
するタイミングとは、最大で１／ｍｆあのジッタが存在
する。しかし、このようなジッタはあるが、クロック再
生回路の本来の駆動タイミングであるゼロクロス点に対
して、その直後のサンプリング点である符号ビットの極
性反転に同期してクロック再生回路２０３を駆動しクロ
ック再生を行っているので、各データごとにアイアパー
チャが最大となる点でデータの識別を行うことが可能と
なる。

したがって、第３図（ｂ）に示す位相差信号と再生クロ
ックの関係では、各位相差信号の最上位ビットの極性反
転のタイミングＡ（クロック再生回路タイミング制御点
）の時点でクロック再生回路２０３を駆動し、アイアパ
ーチャが最大となる時点Ｂでデータを識別する。

［発明の効果〕 上述したように、本発明は、受信変調信号の中心周波数
と局部発振器の発振周波数との周波数誤差がある場合で
も、データ識別を行うクロックを安定して再生すること
ができる。また、本発明では、データクロツクよりも高
い周波数のクロ、りに対して、アイアパーチャが最大と
なる部分に近いクロツクタイミングを選択することによ
り、常にアイアパーチャが最大となるところでデータの
識別を行うことができる。

【図面の簡単な説明】

第１図は本発明の原理構成を示すブロック図。 第２図は本発明の一実施例構成を示すブロック図。 第３圀は位相差信号と各クロックの関係を示すタイミン
グ図。 第４図は従来のＩＦ（中間周波数）帯遅延検波器の構成
を示すブロック図。 第５図は従来のベースバンド遅延検波器の構成を示すブ
ロック図。 第６図はディジタルＰＬＬ形のクロック再生回路の構成
例を示すブロック図。 第７図はπ／４シフトＱＰｓＫ信号点の配置図。 １０１・・・直交検波手段、１０３・・・位相差検出手
段、１０５・・・データ識別手段、１０７・・・クロッ
ク発生手段、１０９・・・クロック再生手段、２０１・
・発振器、２０３・・・クロック再生回路、４０１・・
・ＩＦ変調信号入力端子、４０３・・・マスタクロック
入力端子、４０５・・・Ｄフリップフロップ、４０７・
・・シフトレジスタ、４０９．４１０・・・排他的論理
和回路（ＥｘＯＲ）　、４１１．４１２　・・・低域通
過フィルタ（ＬＰＦ）　、４１３．４１４・・・データ
識別器、４１５・・・Ｉチャネルデータ出力端子、４１
６・・・Ｑチャネルデータ出力端子、４１７・・・クロ
ック再生回路、５０１・・・ＩＦ変調信号入力端子、５
０３・・・ハイプリント、５０４．５０５・・・ミクサ
、５０６・・・９０度移相器、５０７・・・局部発振器
、５０８．５０９・・・低域通過フィルタ（ＬＰＦ）、
５１１．５１２・・・アナログ・ディジタル変換器（Ａ
／Ｄ）、５１３．５１４・・・遅延器、５１５〜５１８
・・・乗算器、５１９．５２０・・・加算器、５２１．
５２２・・・データ識別器、５２３・・弓チャネルデー
タ出力端子、５２４・・・Ｑチャフルデータ出力端子、
６０１・・・データ入力端子、６０３・・・比較クロツ
ク入力端子、６０５・・・マスタクロック入力端子、６
０７．６０９・・・Ｄフリップフロップ、６１１・・・
アップダウンカウンタ、６１３・・・計数値検出回路、
６１５・・・設定計数値入力端子、６１７・・・クロッ
クタイミング選択回路、６１９・・・分周回路。 ＋０５ 本発明の原理ブロック図 第１図 （ａ） 位相差信号と各クロツクの関係を示すタイミング図第３
図 従来のＩＦ帯遅延検波器の構成を示すブロック図第 図 ディジタルＰＬＬ形クロック再生回路の構成を示すブロ
ック図第６図 （ａ）　　　　　　　　　　　　　　　（ｂ）π／４シ
フトＱＰＳＫ信号点配置図 第７図

Claims (1)

【特許請求の範囲】
1. （１）中間周波数に変換された受信変調信号を取り込み
   、ＩチャネルおよびＱチャネルのベースバンド信号に変
   換する直交検波手段と、 各ベースバンド信号をディジタルデータに変換し、１タ
   イムスロット前のデータとの乗算を行い、さらに各乗算
   結果を加算して各チャネル対応に１タイムスロット前の
   データとの位相差を検出する位相差検出手段と、 各チャネル対応の位相差信号を取り込み、再生クロック
   に同期してデータ識別を行うデータ識別手段と を備えた遅延検波器において、 データクロックより高いクロック周波数で前記位相差検
   出手段を駆動するクロックを出力するクロック発生手段
   と、 前記位相差検出手段が出力する１タイムスロット前のデ
   ータに対する位相差信号を２の補数表示とし、その符号
   ビットの極性反転をトリガとして、前記データ識別手段
   に供給するクロックを再生するクロック再生手段と を備えたことを特徴とする遅延検波器。