JPH0136745B2 - - Google Patents
Info
- Publication number
- JPH0136745B2 JPH0136745B2 JP57072521A JP7252182A JPH0136745B2 JP H0136745 B2 JPH0136745 B2 JP H0136745B2 JP 57072521 A JP57072521 A JP 57072521A JP 7252182 A JP7252182 A JP 7252182A JP H0136745 B2 JPH0136745 B2 JP H0136745B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- phase
- multiplier
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 28
- 230000010363 phase shift Effects 0.000 claims description 22
- 238000012545 processing Methods 0.000 claims description 19
- 238000011069 regeneration method Methods 0.000 claims description 10
- 230000008929 regeneration Effects 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 claims description 4
- 230000007704 transition Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 6
- 238000011084 recovery Methods 0.000 description 4
- 230000001172 regenerating effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 1
- 239000012050 conventional carrier Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
本発明は、16の状態を含む振幅および位相変調
方式（通常16QAM方式と呼ばれる）によつて伝
送されたデイジタルデータを受信するための受信
装置、特にかかる受信装置における搬送波再生装
置に関するものである。
方式（通常16QAM方式と呼ばれる）によつて伝
送されたデイジタルデータを受信するための受信
装置、特にかかる受信装置における搬送波再生装
置に関するものである。
16QAM変調信号は、それぞれ振幅（レベル１
または３）および位相（０またはπ）に変調され
た２つの直交搬送波を互に加算することによつて
得られ、次式 ｘ（ｔ）＝（2ak＋１）sin（ωt＋bkπ） ＋（2ck＋１）cos（ωt＋dkπ） で表わすことができる（ここでak、bk、ck、dkは
０または１に等しく、ｔはkTおよび（ｋ＋１）
Ｔの間に位置し、Ｔはシンボルの持続時間であ
る）。論文“Desiqn and Performance of ａ
200Mbit／ｓ 16 QAM Digital Radio
System”、I.Horikawa・T.MuraseおよびY.
Saito共著、IEEE Tsansactions on
Comunications、December 1979、Vol.COM−
27、No.12、第1953〜1958頁に、16QAM変調用の
比較的簡単な搬送波再生装置が記載されている。
16QAM変調に対する信号点を示した第１図から
明らかなように、この変調方式の16の状態のうち
８つの状態だけが±π/4または±3π/4に等しい位
相を有し、即ち４相PSK方式として知られる４
相位相偏移方式と同一位相を有している。従つて
前記論文の著者は、受信信号がこれら８つの状態
のうちの一つの状態を有する場合だけ搬送波再生
動作を行い、従つて16QAM変調信号の搬送波を
４相PSK信号用の搬送波再生ループによつて再
生することを推賞している。
または３）および位相（０またはπ）に変調され
た２つの直交搬送波を互に加算することによつて
得られ、次式 ｘ（ｔ）＝（2ak＋１）sin（ωt＋bkπ） ＋（2ck＋１）cos（ωt＋dkπ） で表わすことができる（ここでak、bk、ck、dkは
０または１に等しく、ｔはkTおよび（ｋ＋１）
Ｔの間に位置し、Ｔはシンボルの持続時間であ
る）。論文“Desiqn and Performance of ａ
200Mbit／ｓ 16 QAM Digital Radio
System”、I.Horikawa・T.MuraseおよびY.
Saito共著、IEEE Tsansactions on
Comunications、December 1979、Vol.COM−
27、No.12、第1953〜1958頁に、16QAM変調用の
比較的簡単な搬送波再生装置が記載されている。
16QAM変調に対する信号点を示した第１図から
明らかなように、この変調方式の16の状態のうち
８つの状態だけが±π/4または±3π/4に等しい位
相を有し、即ち４相PSK方式として知られる４
相位相偏移方式と同一位相を有している。従つて
前記論文の著者は、受信信号がこれら８つの状態
のうちの一つの状態を有する場合だけ搬送波再生
動作を行い、従つて16QAM変調信号の搬送波を
４相PSK信号用の搬送波再生ループによつて再
生することを推賞している。
しかしこの従来の搬送波再生法の欠点は明白で
ある。即ち、16QAM変調のすべての状態が同じ
確率を有すると仮定すると、搬送波再生ループは
毎時その1/2の時間しか満足に作動しない。しか
し伝送された信号が、±π/4および±3π/4とは異
なる位相を有する状態の長い系列を含んでいる場
合には、搬送波再生ループがこの長い系列の間作
動せず、従つて搬送波再生ループが位相同期動作
を行わず即ち最早や位相追跡動作を行わなくなる
おそれがある。
ある。即ち、16QAM変調のすべての状態が同じ
確率を有すると仮定すると、搬送波再生ループは
毎時その1/2の時間しか満足に作動しない。しか
し伝送された信号が、±π/4および±3π/4とは異
なる位相を有する状態の長い系列を含んでいる場
合には、搬送波再生ループがこの長い系列の間作
動せず、従つて搬送波再生ループが位相同期動作
を行わず即ち最早や位相追跡動作を行わなくなる
おそれがある。
そこで本発明の目的は、16QAM変調方式で伝
送された信号の状態とは無関係に連続的に作動す
る搬送波再生装置を提供するにある。
送された信号の状態とは無関係に連続的に作動す
る搬送波再生装置を提供するにある。
本発明の搬送波再生装置は、16の状態を含む振
幅および位相変調（16QAM）を介して伝送され
たデイジタルデータに対する受信装置における搬
送波再生装置において、 (イ) ６個の並列路V1〜V6を備え、各並列路が乗
算回路Miおよび低域通過フイルタFiの直列回
路を有し、前記６個の並列路は伝送チヤンネル
からの出力信号を乗算回路の第１入力端子を介
して供給されて３つの信号対（ｐ（ｔ）、ｑ
（ｔ））、（ｒ（ｔ）、ｓ（ｔ））、（ｕ（ｔ）、ｖ（
ｔ））
を発生し、 (ロ) 前記６個の並列路の後位に、振幅および符号
検出回路を有する選択回路手段を備え、前記振
幅および符号検出回路は低域通過フイルタF3，
F4の出力端子における信号対（ｒ（ｔ）、ｓ
（ｔ））を供給されてデイジタル信号αおよびデ
イジタル信号βを発生し、デイジタル信号αは
ｒ（ｔ）2＋ｓ（ｔ）2の値が２つの所定しきい値の
間にあるか否かに応じて１または０となり、デ
イジタル信号βは関係式 〔sgn（ｒ（ｔ））sgn（ｓ（ｔ））〕sgn〔｜ｒ（
ｔ）｜−｜ｓ（ｔ）｜〕 の値に応じて１または０となり（ここでsgnは
符号関数、は排他的論理和演算子）、前記選
択回路手段がスイツチング回路およびCostas
形信号処理手段の縦続接続回路を有し、前記縦
続接続回路に対し前記６個の並列路から前記８
つの信号対を供給しかつ前記振幅および符号検
出回路から前記デイジタル信号αおよびβを供
給して、前記３つの信号対のうちの１信号対に
応じて受信信号の位相誤差を示す誤差信号を選
択的に発生する選択動作を行なわせるように
し、前記選択動作を前記デイジタル信号αおよ
びβの値に応じて前記スイツチング回路によつ
て行わせ、 (ハ) 前記選択回路手段の後位に、電圧制御発振器
およびフイルタを有する位相制御回路を備え、
前記誤差信号を制御電圧として前記電圧制御発
振器へ供給し、 (ニ) 前記選択回路手段の後位に、移相回路を備
え、前記移相回路を介して前記電圧制御発振器
の出力信号を前記乗算回路M1〜M6の第２入力
端子に供給する際前記電圧制御発振器の出力信
号を乗算回路M1には位相推移零で、乗算回路
M3に対しては位相推移θで、乗算回路M5に対
しては位相推移2θで、乗算回路M2に対しては
位相推移π／２で、乗算回路M4に対しては位
相推移θ＋π/2で、乗算回路M6に対しては位相
推移2θ＋π/2で（但しθ＝tan-1（1/2））供給す
るよう構成したことを特徴とする。
幅および位相変調（16QAM）を介して伝送され
たデイジタルデータに対する受信装置における搬
送波再生装置において、 (イ) ６個の並列路V1〜V6を備え、各並列路が乗
算回路Miおよび低域通過フイルタFiの直列回
路を有し、前記６個の並列路は伝送チヤンネル
からの出力信号を乗算回路の第１入力端子を介
して供給されて３つの信号対（ｐ（ｔ）、ｑ
（ｔ））、（ｒ（ｔ）、ｓ（ｔ））、（ｕ（ｔ）、ｖ（
ｔ））
を発生し、 (ロ) 前記６個の並列路の後位に、振幅および符号
検出回路を有する選択回路手段を備え、前記振
幅および符号検出回路は低域通過フイルタF3，
F4の出力端子における信号対（ｒ（ｔ）、ｓ
（ｔ））を供給されてデイジタル信号αおよびデ
イジタル信号βを発生し、デイジタル信号αは
ｒ（ｔ）2＋ｓ（ｔ）2の値が２つの所定しきい値の
間にあるか否かに応じて１または０となり、デ
イジタル信号βは関係式 〔sgn（ｒ（ｔ））sgn（ｓ（ｔ））〕sgn〔｜ｒ（
ｔ）｜−｜ｓ（ｔ）｜〕 の値に応じて１または０となり（ここでsgnは
符号関数、は排他的論理和演算子）、前記選
択回路手段がスイツチング回路およびCostas
形信号処理手段の縦続接続回路を有し、前記縦
続接続回路に対し前記６個の並列路から前記８
つの信号対を供給しかつ前記振幅および符号検
出回路から前記デイジタル信号αおよびβを供
給して、前記３つの信号対のうちの１信号対に
応じて受信信号の位相誤差を示す誤差信号を選
択的に発生する選択動作を行なわせるように
し、前記選択動作を前記デイジタル信号αおよ
びβの値に応じて前記スイツチング回路によつ
て行わせ、 (ハ) 前記選択回路手段の後位に、電圧制御発振器
およびフイルタを有する位相制御回路を備え、
前記誤差信号を制御電圧として前記電圧制御発
振器へ供給し、 (ニ) 前記選択回路手段の後位に、移相回路を備
え、前記移相回路を介して前記電圧制御発振器
の出力信号を前記乗算回路M1〜M6の第２入力
端子に供給する際前記電圧制御発振器の出力信
号を乗算回路M1には位相推移零で、乗算回路
M3に対しては位相推移θで、乗算回路M5に対
しては位相推移2θで、乗算回路M2に対しては
位相推移π／２で、乗算回路M4に対しては位
相推移θ＋π/2で、乗算回路M6に対しては位相
推移2θ＋π/2で（但しθ＝tan-1（1/2））供給す
るよう構成したことを特徴とする。
本発明に係る構成は次に述べる考察に基づくも
のである。即ち16QAM変調による信号の16の状
態は４つの異なる４相PSKの状態の集合したも
のから生ずると考えることができ、そのうち初め
の２つの異なる４相PSKの状態（第２図ａおよ
びｂ）は同一位相を有するが振幅検出により互に
識別できる状態に対応し、他の２つの異なる４相
PSKの状態（第２図ｃおよびｄ）は同一振幅を
有するがcosωt軸およびsinωt軸上への投影を用
いて符号検出により互に識別できる状態に対応し
ている。
のである。即ち16QAM変調による信号の16の状
態は４つの異なる４相PSKの状態の集合したも
のから生ずると考えることができ、そのうち初め
の２つの異なる４相PSKの状態（第２図ａおよ
びｂ）は同一位相を有するが振幅検出により互に
識別できる状態に対応し、他の２つの異なる４相
PSKの状態（第２図ｃおよびｄ）は同一振幅を
有するがcosωt軸およびsinωt軸上への投影を用
いて符号検出により互に識別できる状態に対応し
ている。
図面につき本発明の実施例を説明する。
第３図に示した本発明の搬送波再生装置の実施
例は、伝送チヤンネル１０の出力端に接続した６
個の並列路V1〜V6を備え、スイツチング回路１
２は振幅および符号検出回路によつて供給される
２つの係数の値に応じてこれら並列路の出力信号
から成る８つの出力信号のうちの１対の出力信号
を位相制御回路１１に供給し、位相制御回路１１
によつて発生した補正信号を移相回路１４を介し
て６個の並列路V1〜V6へ帰還するようにする。
例は、伝送チヤンネル１０の出力端に接続した６
個の並列路V1〜V6を備え、スイツチング回路１
２は振幅および符号検出回路によつて供給される
２つの係数の値に応じてこれら並列路の出力信号
から成る８つの出力信号のうちの１対の出力信号
を位相制御回路１１に供給し、位相制御回路１１
によつて発生した補正信号を移相回路１４を介し
て６個の並列路V1〜V6へ帰還するようにする。
６個の並列路V1〜V6の各々は乗算回路M1〜
M6および低域通過フイルタF1〜F6の直列回路を
備える。乗算回路M1〜M6の各第１入力端子には
伝送チヤンネル１０からの出力信号を供給し、こ
れら乗算回路の各第２入力端子には移相回路１４
によつて発生した信号をそれぞれ供給し、詳細に
ついては後で説明する。フイルタF1〜F6の出力
端子には信号ｐ（ｔ）、ｑ（ｔ）、ｒ（ｔ）、ｓ（ｔ）
、
ｕ（ｔ）およびｖ（ｔ）がそれぞれ発生する。スイ
ツチング回路１２は３対の信号（ｐ（ｔ）、ｑ
（ｔ））、（ｒ（ｔ）、ｓ（ｔ））および（ｕ（ｔ）、
ｖ
（ｔ））のうちの１対の信号に等しい信号対ｇ
（ｔ）、ｈ（ｔ）を位相制御回路１１に供給する。
スイツチング回路１２がどの信号対を送出するか
は、振幅および符号検出回路によりスイツチング
回路１２に供給する２つのデイジタル信号αおよ
びβの値によつて選定する。実際上、振幅および
符号検出回路は２個の低域通過フイルタF3，F4
の出力端子に存在する信号ｒ（ｔ）およびｓ（ｔ）
を供給され、後述する処理動作に従つてこれらの
信号につき符号検出動作を行う。
M6および低域通過フイルタF1〜F6の直列回路を
備える。乗算回路M1〜M6の各第１入力端子には
伝送チヤンネル１０からの出力信号を供給し、こ
れら乗算回路の各第２入力端子には移相回路１４
によつて発生した信号をそれぞれ供給し、詳細に
ついては後で説明する。フイルタF1〜F6の出力
端子には信号ｐ（ｔ）、ｑ（ｔ）、ｒ（ｔ）、ｓ（ｔ）
、
ｕ（ｔ）およびｖ（ｔ）がそれぞれ発生する。スイ
ツチング回路１２は３対の信号（ｐ（ｔ）、ｑ
（ｔ））、（ｒ（ｔ）、ｓ（ｔ））および（ｕ（ｔ）、
ｖ
（ｔ））のうちの１対の信号に等しい信号対ｇ
（ｔ）、ｈ（ｔ）を位相制御回路１１に供給する。
スイツチング回路１２がどの信号対を送出するか
は、振幅および符号検出回路によりスイツチング
回路１２に供給する２つのデイジタル信号αおよ
びβの値によつて選定する。実際上、振幅および
符号検出回路は２個の低域通過フイルタF3，F4
の出力端子に存在する信号ｒ（ｔ）およびｓ（ｔ）
を供給され、後述する処理動作に従つてこれらの
信号につき符号検出動作を行う。
まず、振幅および符号検出回路は２個の自乗回
路３１および３２と、加算器３３と、２個の比較
器３４および３５と、排他的論理和ゲート３６と
で構成した振幅検出器２１を備える。比較器３４
および３５のしきい値は3/2および7/2にそれぞれ
等しく（16QAM変調がレベル１、３、−１およ
び−３を有する場合）、排他的論理和ゲート３６
のデイジタル信号αは、ｒ（ｔ）2＋ｓ（ｔ）2が3/2
および7/2の間にある場合値１となり、これと逆
の場合値０となる。また振幅および符号検出回路
は符号検出回路２２を備え、この符号検出回路は
ｒ（ｔ）およびｓ（ｔ）の絶対値演算回路４１，４
２，４３と、３個の比較器４４，４５および４６
（零比較のための）と、２個の排他的論理和ゲー
ト４７および４８とで構成する。排他的論理和ゲ
ート４８のデイジタル信号βは、符号検出回路２
２において行われる試験の論理結果に応じて値０
または１となり、このデイジタル信号βは次式 〔sgn（ｒ（ｔ））sgn（ｓ（ｔ））〕 sgn〔｜ｒ（ｔ）｜−｜ｓ（ｔ）｜〕 で表わされ、ここでは排他的論理和演算子を示
し、符号関数sgn（ｘ）はｘが正なら１となり、
負なら０となる。従つて、振幅検出回路２１およ
び符号検出回路２２により信号αおよびβを決定
することができ、従つて、受信信号の性質も決定
することができる。
路３１および３２と、加算器３３と、２個の比較
器３４および３５と、排他的論理和ゲート３６と
で構成した振幅検出器２１を備える。比較器３４
および３５のしきい値は3/2および7/2にそれぞれ
等しく（16QAM変調がレベル１、３、−１およ
び−３を有する場合）、排他的論理和ゲート３６
のデイジタル信号αは、ｒ（ｔ）2＋ｓ（ｔ）2が3/2
および7/2の間にある場合値１となり、これと逆
の場合値０となる。また振幅および符号検出回路
は符号検出回路２２を備え、この符号検出回路は
ｒ（ｔ）およびｓ（ｔ）の絶対値演算回路４１，４
２，４３と、３個の比較器４４，４５および４６
（零比較のための）と、２個の排他的論理和ゲー
ト４７および４８とで構成する。排他的論理和ゲ
ート４８のデイジタル信号βは、符号検出回路２
２において行われる試験の論理結果に応じて値０
または１となり、このデイジタル信号βは次式 〔sgn（ｒ（ｔ））sgn（ｓ（ｔ））〕 sgn〔｜ｒ（ｔ）｜−｜ｓ（ｔ）｜〕 で表わされ、ここでは排他的論理和演算子を示
し、符号関数sgn（ｘ）はｘが正なら１となり、
負なら０となる。従つて、振幅検出回路２１およ
び符号検出回路２２により信号αおよびβを決定
することができ、従つて、受信信号の性質も決定
することができる。
α＝０の場合、受信信号は第２図ａおよび第２
図ｂに対応する２つの４相PSK変調における状
態のうちの一つの状態にあり、一方、α＝１の場
合受信信号は、β＝０であれば第２図ｄに対応す
る４相PSK変調の状態にあり、β＝１であれば
第２図ｃに対応する４相PSK変調の状態にある。
図ｂに対応する２つの４相PSK変調における状
態のうちの一つの状態にあり、一方、α＝１の場
合受信信号は、β＝０であれば第２図ｄに対応す
る４相PSK変調の状態にあり、β＝１であれば
第２図ｃに対応する４相PSK変調の状態にある。
スイツチング回路１２は次の関係
(a) α＝０なら、
ｇ（ｔ）、ｈ（ｔ）＝ｒ（ｔ）、ｓ（ｔ）
(b) α＝１およびβ＝０なら、
ｇ（ｔ）、ｈ（ｔ）＝ｕ（ｔ）、ｖ（ｔ）
(c) α＝１およびβ＝１なら、
ｇ（ｔ）、ｈ（ｔ）＝ｐ（ｔ）、ｑ（ｔ）
に従つて信号対の転送を行うことができ、６個の
並列路V1〜V6に接続するスイツチング回路１２
の６個の入力端子には、振幅検出回路２１および
符号検出回路２２においてデイジタル信号αおよ
びβを算出するのに必要な時間を補正するため６
個の遅延回路を設ける。
並列路V1〜V6に接続するスイツチング回路１２
の６個の入力端子には、振幅検出回路２１および
符号検出回路２２においてデイジタル信号αおよ
びβを算出するのに必要な時間を補正するため６
個の遅延回路を設ける。
位相制御回路１１において回路５１は、スイツ
チング回路１２の適正なスイツチング動作を介し
て位相制御回路１１に供給された信号対につき
Costas形式の信号処理動作を行う。第４図ａに
示したCostas形信号処理回路５１はアナログ形
であり、２個の零比較器６１および６２と、２個
の乗算回路６３および６４と、減算回路６５とを
備える。Costas形信号処理回路５１によつて発
生した誤差信号ｅ（ｔ）はフイルタ５２を介して
電圧制御発振器５３に供給する。電圧制御発振器
５３の出力端子からは位相制御回路１１の出力信
号が送出され、この出力信号は乗算回路M1〜M6
の第２入力端子に供給し、即ち乗算回路M1の第
２入力端子には直接供給し、かつ乗算回路M2〜
M6の第２入力端子へは移相回路１４を介して供
給する。この移相回路１４は乗算回路M2の第２
入力端子へ供給する信号をπ／２だけ位相推移
し、乗算回路M3の第２入力端子に供給する信号
をθ＝tan-1（1/2）だけ位相推移し、乗算回路M4
の第２入力端子に供給する信号をπ／２＋θだけ
位相推移し、乗算回路M5の第２入力端子に供給
する信号を2θだけ位相推移し、乗算回路M6の第
２入力端子に供給する信号をπ／２＋2θだけ位相
推移する。最後に、同相および直交位相変調信号
を構成する並列路V3およびV4の出力信号ｒ（ｔ）
およびｓ（ｔ）を識別回路（図示せず）に供給す
る。
チング回路１２の適正なスイツチング動作を介し
て位相制御回路１１に供給された信号対につき
Costas形式の信号処理動作を行う。第４図ａに
示したCostas形信号処理回路５１はアナログ形
であり、２個の零比較器６１および６２と、２個
の乗算回路６３および６４と、減算回路６５とを
備える。Costas形信号処理回路５１によつて発
生した誤差信号ｅ（ｔ）はフイルタ５２を介して
電圧制御発振器５３に供給する。電圧制御発振器
５３の出力端子からは位相制御回路１１の出力信
号が送出され、この出力信号は乗算回路M1〜M6
の第２入力端子に供給し、即ち乗算回路M1の第
２入力端子には直接供給し、かつ乗算回路M2〜
M6の第２入力端子へは移相回路１４を介して供
給する。この移相回路１４は乗算回路M2の第２
入力端子へ供給する信号をπ／２だけ位相推移
し、乗算回路M3の第２入力端子に供給する信号
をθ＝tan-1（1/2）だけ位相推移し、乗算回路M4
の第２入力端子に供給する信号をπ／２＋θだけ
位相推移し、乗算回路M5の第２入力端子に供給
する信号を2θだけ位相推移し、乗算回路M6の第
２入力端子に供給する信号をπ／２＋2θだけ位相
推移する。最後に、同相および直交位相変調信号
を構成する並列路V3およびV4の出力信号ｒ（ｔ）
およびｓ（ｔ）を識別回路（図示せず）に供給す
る。
上述した構成の搬送波再生装置の動作原理は次
の通りである。16QAM変調信号の位相は互に角
度θだけ推移された３つの４相PSK変調信号
（実際には上述したように４つであるが、そのう
ち２つは同一位相を有する）の位相であるから、
受信信号は並列路V1，V2，V3，V4，V5，V6に
おけるこれら３つの４相PSK変調信号のそれぞ
れの基準軸に対応する３対の搬送波で復調するよ
うにする。その場合振幅および符号検出回路によ
つて、受信信号が第２図ａ〜ｄに対応する４つの
４相PSK変調信号のどれに関連するかを決定し、
スイツチング回路１２により位相制御回路１１に
対してどの信号対を供給しなければならないかを
決定することができる。従つて、本発明の搬送波
再生装置では４相PSK変調の搬送波をCostas形
ループによつて再生するが、このループは、
Costas形信号処理動作を行い。受信信号の位相
誤差を決定してこれを搬送波再生装置の入力端に
再度導入しかつ受信信号を再生できるようにする
ため３対の復調信号のうちどの復調信号対を選択
しなければならないかを決定する論理回路と関連
させるようにする。
の通りである。16QAM変調信号の位相は互に角
度θだけ推移された３つの４相PSK変調信号
（実際には上述したように４つであるが、そのう
ち２つは同一位相を有する）の位相であるから、
受信信号は並列路V1，V2，V3，V4，V5，V6に
おけるこれら３つの４相PSK変調信号のそれぞ
れの基準軸に対応する３対の搬送波で復調するよ
うにする。その場合振幅および符号検出回路によ
つて、受信信号が第２図ａ〜ｄに対応する４つの
４相PSK変調信号のどれに関連するかを決定し、
スイツチング回路１２により位相制御回路１１に
対してどの信号対を供給しなければならないかを
決定することができる。従つて、本発明の搬送波
再生装置では４相PSK変調の搬送波をCostas形
ループによつて再生するが、このループは、
Costas形信号処理動作を行い。受信信号の位相
誤差を決定してこれを搬送波再生装置の入力端に
再度導入しかつ受信信号を再生できるようにする
ため３対の復調信号のうちどの復調信号対を選択
しなければならないかを決定する論理回路と関連
させるようにする。
上述した本発明の説明は実施例に限定されるも
のではなく、当業者であれば本発明の範囲内で
種々の変形が可能である。
のではなく、当業者であれば本発明の範囲内で
種々の変形が可能である。
例えば、第３図のCostas形信号処理回路５１
は第４図ａに示した形式のアナログ回路に代えデ
イジタル回路で構成することができる。第４図ｂ
に示したようにデイジタルCostas形信号処理回
路５１は加算回路７１と、減算回路７２と、零比
較器７３〜７６と、３個の排他的論理和ゲート７
７，７８および７９とを備える。かかるCostas
形信号処理回路の例は周知であり、例えばアナロ
グCostas形信号処理回路は単行本“Phaselock
Techniques”F.M.Gardner著（John Wiley and
Sons社、1979）に記載されており、デイジタル
Costas形信号処理回路はホリカワ、ムラセおよ
びサイトウ著の前記論文に記載されている。
は第４図ａに示した形式のアナログ回路に代えデ
イジタル回路で構成することができる。第４図ｂ
に示したようにデイジタルCostas形信号処理回
路５１は加算回路７１と、減算回路７２と、零比
較器７３〜７６と、３個の排他的論理和ゲート７
７，７８および７９とを備える。かかるCostas
形信号処理回路の例は周知であり、例えばアナロ
グCostas形信号処理回路は単行本“Phaselock
Techniques”F.M.Gardner著（John Wiley and
Sons社、1979）に記載されており、デイジタル
Costas形信号処理回路はホリカワ、ムラセおよ
びサイトウ著の前記論文に記載されている。
更に、かかるデイジタルCostas形信号処理回
路５１をスイツチング回路１２の出力端子に接続
する代りに、スイツチング回路１２の前位に３個
の同一のデイジタルCostas形信号処理回路５１
ａ，５１ｂ，５１ｃを設け、これら信号処理回路
にフイルタF1およびF2，F3およびF4，F5および
F6の出力信号をそれぞれ供給するようにするこ
ともできる。その場合これら信号処理回路５１
ａ，５１ｂ，５１ｃは誤差信号e1（ｔ）、e2（ｔ）
およびe3（ｔ）をそれぞれ発生し、従つてスイツ
チング回路１２は第３図の実施例におけるのと同
じ誤差信号ｅ（ｔ）をループフイルタ５２に供給
するようにする必要がある。第３図につき先に説
明したスイツチング回路１２の転送操作から、ス
イツチング回路１２は誤差信号ｅ（ｔ）を次の論
理関係 ｅ（ｔ）＝・e2（ｔ）＋α・・e3（ｔ） ＋α・β・e1（ｔ） に従つて供給しなければならない。この場合スイ
ツチング回路１２は２個のインバータ（αおよび
βからおよびを得るため）と、３個のAND
ゲート（第1ANDゲートにはおよびe2（ｔ）を
供給し、第2ANDゲートにはα、およびe3（ｔ）
を供給し、第3ANDゲートにはα、βおよびe1
（ｔ）を供給する）と、ORゲート（３個のAND
ゲートの出力を供給され、誤差信号ｅ（ｔ）を送
出する）とで簡単に実現することができる。
路５１をスイツチング回路１２の出力端子に接続
する代りに、スイツチング回路１２の前位に３個
の同一のデイジタルCostas形信号処理回路５１
ａ，５１ｂ，５１ｃを設け、これら信号処理回路
にフイルタF1およびF2，F3およびF4，F5および
F6の出力信号をそれぞれ供給するようにするこ
ともできる。その場合これら信号処理回路５１
ａ，５１ｂ，５１ｃは誤差信号e1（ｔ）、e2（ｔ）
およびe3（ｔ）をそれぞれ発生し、従つてスイツ
チング回路１２は第３図の実施例におけるのと同
じ誤差信号ｅ（ｔ）をループフイルタ５２に供給
するようにする必要がある。第３図につき先に説
明したスイツチング回路１２の転送操作から、ス
イツチング回路１２は誤差信号ｅ（ｔ）を次の論
理関係 ｅ（ｔ）＝・e2（ｔ）＋α・・e3（ｔ） ＋α・β・e1（ｔ） に従つて供給しなければならない。この場合スイ
ツチング回路１２は２個のインバータ（αおよび
βからおよびを得るため）と、３個のAND
ゲート（第1ANDゲートにはおよびe2（ｔ）を
供給し、第2ANDゲートにはα、およびe3（ｔ）
を供給し、第3ANDゲートにはα、βおよびe1
（ｔ）を供給する）と、ORゲート（３個のAND
ゲートの出力を供給され、誤差信号ｅ（ｔ）を送
出する）とで簡単に実現することができる。
第１図は16QAM変調方式で変調した信号の16
の状態を示す図、第２図は本発明の動作原理説明
図、第３図は本発明の実施例を示すブロツク図、
第４図は第３図のCostas形信号処理回路の２例
を示すブロツク図である。 １０……伝送チヤンネル、１１……位相制御回
路、１２……スイツチング回路、１４……移相回
路、２１……振幅検出回路、２２……符号検出回
路、３１，３２……自乗回路、３３……加算器、
３４，３５……比較器、３６……排他的論理和ゲ
ート、４１，４２，４３……減算回路、４４，４
５，４６……比較器、４７，４８……排他的論理
和ゲート、５１……Costas形信号処理回路、５
２……フイルタ、５３……電圧制御発振器、６
１，６２……零比較器、６３，６４……乗算回
路、６５……減算回路、７１……加算回路、７２
……減算回路、７３〜７６……零比較器、７７，
７８，７９……排他的論理和ゲート、V1〜V6…
…並列路、M1〜M6……乗算回路、F1〜F6……低
域通過フイルタ。
の状態を示す図、第２図は本発明の動作原理説明
図、第３図は本発明の実施例を示すブロツク図、
第４図は第３図のCostas形信号処理回路の２例
を示すブロツク図である。 １０……伝送チヤンネル、１１……位相制御回
路、１２……スイツチング回路、１４……移相回
路、２１……振幅検出回路、２２……符号検出回
路、３１，３２……自乗回路、３３……加算器、
３４，３５……比較器、３６……排他的論理和ゲ
ート、４１，４２，４３……減算回路、４４，４
５，４６……比較器、４７，４８……排他的論理
和ゲート、５１……Costas形信号処理回路、５
２……フイルタ、５３……電圧制御発振器、６
１，６２……零比較器、６３，６４……乗算回
路、６５……減算回路、７１……加算回路、７２
……減算回路、７３〜７６……零比較器、７７，
７８，７９……排他的論理和ゲート、V1〜V6…
…並列路、M1〜M6……乗算回路、F1〜F6……低
域通過フイルタ。
Claims (1)
- 【特許請求の範囲】 １ 16の状態を含む振幅および位相変調
（16QAM）を介して伝送されたデイジタルデー
タに対する受信装置における搬送波再生装置にお
いて、 (イ) ６個の並列路V1〜V6を備え、各並列路が乗
算回路Miおよび低域通過フイルタFiの直列回
路を有し、前記６個の並列路は伝送チヤンネル
からの出力信号を乗算回路の第１入力端子を介
して供給されて３つの信号対（ｐ（ｔ）、ｑ
（ｔ））、（ｒ（ｔ）、ｓ（ｔ））、（ｕ（ｔ）、ｖ（
ｔ））
を発生し、 (ロ) 前記６個の並列路の後位に、振幅および符号
検出回路を有する選択回路手段を備え、前記振
幅および符号検出回路は低域通過フイルタF3，
F4の出力端子における信号対（ｒ（ｔ）、ｓ
（ｔ））を供給されてデイジタル信号αおよびデ
イジタル信号βを発生し、デイジタル信号αは
ｒ（ｔ）2＋ｓ（ｔ）2の値が２つの所定しきい値の
間にあるか否かに応じて１または０となり、デ
イジタル信号βは関係式 〔sgn（ｒ（ｔ））sgn（ｓ（ｔ）〕 sgn〔｜ｒ（ｔ）｜−｜ｓ（ｔ）｜〕 の値に応じて１または０となり（ここでsgn
は符号関数、は排他的論理和演算子）、前記
選択回路手段がスイツチング回路および
Costas形信号処理手段の縦続接続回路を有し、
前記縦続接続回路に対し前記６個の並列路から
前記３つの信号対を供給しかつ前記振幅および
符号検出回路から前記デイジタル信号αおよび
βを供給して、前記３つの信号対のうちの１信
号対に応じて受信信号の位相誤差を示す誤差信
号を選択的に発生する選択動作を行わせるよう
にし、前記選択動作を前記デイジタル信号αお
よびβの値に応じて前記スイツチング回路によ
つて行わせ、 (ハ) 前記選択回路手段の後位に、電圧制御発振器
およびフイルタを有する位相制御回路を備え、
前記誤差信号を制御電圧として前記電圧制御発
振器へ供給し、 (ニ) 前記選択回路手段の後位に、移相回路を備
え、前記移相回路を介して前記電圧制御発振器
の出力信号を前記乗算回路M1〜M6の第２入力
端子に供給する際、前記電圧制御発振器の出力
信号を乗算回路M1には位相推移零で、乗算回
路M3に対しては位相推移θで、乗算回路M5に
対しては位相推移2θで、乗算回路M2に対して
は位相推移π／２で、乗算回路M4に対しては
位相推移θ＋π/2で、乗算回路M6に対しては位
相推移2θ＋π/2で（但しθ＝tan-1（1/2））供給
する。 よう構成したことを特徴とする搬送波再生装置。 ２ 前記振幅および符号検出回路が (ホ) 振幅検出回路を備え、前記振幅検出回路を、
前記信号ｒ（ｔ）およびｓ（ｔ）をそれぞれ供給
される２個の自乗回路と、加算器と、２個のし
きい値比較器と、排他的論理和ゲートで構成
し、前記排他的論理和ゲートの出力端子に前記
デイジタル信号αの値を発生し、 (ヘ) 符号検出回路２２を備え、前記符号検出回路
を、前記信号ｒ（ｔ）およびｓ（ｔ）に対する絶
対値減算回路と、零比較のための３個の比較器
と、２個の排他的論理和ゲートとで構成し、前
記符号検出回路の出力端子に前記デイジタル信
号βの値を発生し、 前記スイツチング回路が、α＝０ならば信号対
（ｒ（ｔ）、ｓ（ｔ））を、α＝１およびβ＝０なら
ば信号対（ｕ（ｔ）、ｖ（ｔ））を、α＝１およびβ
＝１ならば信号対（ｐ（ｔ）、ｇ（ｔ））を前記位相
制御回路にそれぞれ供給する特許請求の範囲第１
項記載の搬送波再生装置。 ３ 前記Costas形信号処理手段をデイジタル回
路とする特許請求の範囲第１または２項記載の搬
送波再生装置。 ４ 前記Costas形信号処理手段をアナログ回路
とする特許請求の範囲第１または２項記載の搬送
波再生装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8108549A FR2505111B1 (fr) | 1981-04-29 | 1981-04-29 | Dispositif de recuperation de porteuse pour une modulation d'amplitude et de phase a seize etats et systeme de reception de donnees numeriques comprenant un tel dispositif |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57185753A JPS57185753A (en) | 1982-11-16 |
| JPH0136745B2 true JPH0136745B2 (ja) | 1989-08-02 |
Family
ID=9257906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57072521A Granted JPS57185753A (en) | 1981-04-29 | 1982-04-28 | Carrirer reproducer |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4466109A (ja) |
| EP (1) | EP0063842B1 (ja) |
| JP (1) | JPS57185753A (ja) |
| CA (1) | CA1183221A (ja) |
| DE (1) | DE3265755D1 (ja) |
| FR (1) | FR2505111B1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4521749A (en) * | 1981-10-01 | 1985-06-04 | National Research Development Corporation | Simultaneous amplitude and angle modulation using detection of complex zeroes |
| JPS6052147A (ja) * | 1983-09-01 | 1985-03-25 | Nec Corp | タイミング同期方式 |
| US4646305A (en) * | 1983-09-26 | 1987-02-24 | Case Communications, Inc. | High speed data modem using multilevel encoding |
| GB2153186B (en) * | 1984-01-13 | 1987-04-23 | Ncr Co | Digital data receiver including timing adjustment circuit |
| US4794623A (en) * | 1985-10-17 | 1988-12-27 | At&T Telephone And Telegraph Company, At&T Bell Laboratories | Recovery of carrier signal from QAM double sideband suppressed carrier IF signal for use in synchronous demodulation |
| US4736386A (en) * | 1987-04-06 | 1988-04-05 | Rockwell International Corporation | Carrier out-of-lock detector apparatus |
| US5170413A (en) * | 1990-12-24 | 1992-12-08 | Motorola, Inc. | Control strategy for reuse system assignments and handoff |
| KR970000661B1 (ko) * | 1993-12-29 | 1997-01-16 | 현대전자산업 주식회사 | 위상오차 검출기를 사용한 판정의거 반송파 복원회로 |
| DE4428643C2 (de) * | 1994-08-12 | 1996-08-22 | Grundig Emv | Phasendetektor für die Steuerung der Rückgewinnung eines Trägersignals |
| DE4433779C2 (de) * | 1994-09-22 | 1996-07-25 | Grundig Emv | Phasendetektor für die Steuerung der Rückgewinnung eines Trägersignals |
| JP3414052B2 (ja) * | 1995-05-18 | 2003-06-09 | 三菱電機株式会社 | 位相変調信号復調方式 |
| US9042490B2 (en) | 2012-08-30 | 2015-05-26 | The Boeing Company | Systems and methods for carrier phase recovery |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4084137A (en) * | 1976-08-24 | 1978-04-11 | Communications Satellite Corporation | Multidimensional code communication systems |
| JPS5925500B2 (ja) * | 1978-03-03 | 1984-06-18 | 日本電気株式会社 | 搬送波再生回路 |
| JPS5650652A (en) * | 1979-07-31 | 1981-05-07 | Nec Corp | Digital signal transmission system via multiphase/ multivalue modulation wave |
| IT1119567B (it) * | 1979-11-08 | 1986-03-10 | Cselt Centro Studi Lab Telecom | Equalizzatore numerico adattativo per ricevitori di segnali dati utilizzanti una modulazione differenziale di fase |
-
1981
- 1981-04-29 FR FR8108549A patent/FR2505111B1/fr not_active Expired
-
1982
- 1982-04-09 US US06/367,184 patent/US4466109A/en not_active Expired - Fee Related
- 1982-04-14 DE DE8282200454T patent/DE3265755D1/de not_active Expired
- 1982-04-14 EP EP82200454A patent/EP0063842B1/fr not_active Expired
- 1982-04-22 CA CA000401414A patent/CA1183221A/en not_active Expired
- 1982-04-28 JP JP57072521A patent/JPS57185753A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| EP0063842B1 (fr) | 1985-08-28 |
| FR2505111B1 (fr) | 1986-04-18 |
| FR2505111A1 (fr) | 1982-11-05 |
| EP0063842A1 (fr) | 1982-11-03 |
| JPS57185753A (en) | 1982-11-16 |
| DE3265755D1 (en) | 1985-10-03 |
| US4466109A (en) | 1984-08-14 |
| CA1183221A (en) | 1985-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH021675A (ja) | オフセットｑｐｓｋ方式用の搬送波再生回路 | |
| JPH0793644B2 (ja) | デイジタル変調波の搬送波再生回路 | |
| US4458356A (en) | Carrier recovery circuit | |
| JPH05211536A (ja) | 搬送波再生デジタル回路をもつコヒーレントな復調装置 | |
| JPH0136745B2 (ja) | ||
| JPS62222745A (ja) | 復調装置 | |
| US4472817A (en) | Non-PLL concurrent carrier clock synchronization | |
| US4114710A (en) | Carrier regeneration circuit | |
| US5448201A (en) | Clock recovery circuit in π/4 shift quadriphase PSK demodulator | |
| JP2579243B2 (ja) | 復調装置 | |
| US4631486A (en) | M-phase PSK vector processor demodulator | |
| JPH06120995A (ja) | ディジタル無線用受信機のフレーム同期回路 | |
| JPH0520028Y2 (ja) | ||
| JPH0730601A (ja) | データ受信装置 | |
| JP2871172B2 (ja) | 復調装置 | |
| JP2795761B2 (ja) | Ｍｓｋ信号復調回路 | |
| JPS6348209B2 (ja) | ||
| JP2523750B2 (ja) | キャリア再生回路 | |
| JPS63232664A (ja) | 多値ｑａｍ変復調方式による復調装置 | |
| JPH04297168A (ja) | キャリア再生装置 | |
| JPH066397A (ja) | 遅延検波器 | |
| JPS60189354A (ja) | 通信方式 | |
| JP4411110B2 (ja) | キャリア再生回路 | |
| JPS62180634A (ja) | フレ−ム同期方式 | |
| JPH11355371A (ja) | 周波数再生回路および周波数再生方法 |