JPH0730601A - データ受信装置 - Google Patents
データ受信装置Info
- Publication number
- JPH0730601A JPH0730601A JP5153641A JP15364193A JPH0730601A JP H0730601 A JPH0730601 A JP H0730601A JP 5153641 A JP5153641 A JP 5153641A JP 15364193 A JP15364193 A JP 15364193A JP H0730601 A JPH0730601 A JP H0730601A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- data
- output
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0024—Carrier regulation at the receiver end
- H04L2027/0026—Correction of carrier offset
- H04L2027/0028—Correction of carrier offset at passband only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0024—Carrier regulation at the receiver end
- H04L2027/0026—Correction of carrier offset
- H04L2027/003—Correction of carrier offset at baseband only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0053—Closed loops
- H04L2027/0057—Closed loops quadrature phase
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0071—Control of loops
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0083—Signalling arrangements
- H04L2027/0089—In-band signals
- H04L2027/0093—Intermittant signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 同期検波による位相不確定を除去する。
【構成】 ４相ＰＳＫ復調回路６８は、４相ＰＳＫ変調
された信号を同期検波により復調する。位相変換回路７
０は、当面は、復調回路６８の２つの出力Ｉａ，Ｑａを
そのまま出力する。同期検出回路７２は、位相変換回路
７０の出力から伝送フレームの同期データを検出し、同
期データの未検出に対してパルス信号を位相変換回路７
０に印加する。位相変換回路７０は、同期検出回路７２
からのパルスに従い、復調回路６８の２つの出力Ｉａ，
Ｑａを位相反転して出力する。これにより、位相変換回
路７０の出力Ｉ，Ｑは、正しい位相になる。
された信号を同期検波により復調する。位相変換回路７
０は、当面は、復調回路６８の２つの出力Ｉａ，Ｑａを
そのまま出力する。同期検出回路７２は、位相変換回路
７０の出力から伝送フレームの同期データを検出し、同
期データの未検出に対してパルス信号を位相変換回路７
０に印加する。位相変換回路７０は、同期検出回路７２
からのパルスに従い、復調回路６８の２つの出力Ｉａ，
Ｑａを位相反転して出力する。これにより、位相変換回
路７０の出力Ｉ，Ｑは、正しい位相になる。
Description
【０００１】
【産業上の利用分野】本発明は、位相変調データを受信
するデータ受信装置に関する。
するデータ受信装置に関する。
【０００２】
【従来の技術】ディジタル変調には、位相偏移変調（Ｐ
ＳＫ）や振幅位相偏移変調（ＡＰＳＫ）が知られてお
り、これらの復調方式としては同期検波が一般的であ
る。
ＳＫ）や振幅位相偏移変調（ＡＰＳＫ）が知られてお
り、これらの復調方式としては同期検波が一般的であ
る。
【０００３】衛星通信により使用される４相ＰＳＫ方式
により画像情報を伝送する従来例を説明する。その概略
構成ブロック図を図２に示す。
により画像情報を伝送する従来例を説明する。その概略
構成ブロック図を図２に示す。
【０００４】入力端子１０には送信しようとする画像信
号が入力し、画像符号化回路１２は、入力端子１０から
の画像信号を符号化し、冗長データ付加回路１４は、画
像符号化回路１２の出力符号を伝送フレーム単位に分割
し、同期データや誤り訂正符号などを付加して差動符号
化回路１６に出力する。
号が入力し、画像符号化回路１２は、入力端子１０から
の画像信号を符号化し、冗長データ付加回路１４は、画
像符号化回路１２の出力符号を伝送フレーム単位に分割
し、同期データや誤り訂正符号などを付加して差動符号
化回路１６に出力する。
【０００５】差動符号化回路１６は、冗長データ付加回
路１４の出力データをＩ相とＱ相の２相に分割し、先行
シンボルとの差データＩｄ，Ｑｄを４相ＰＳＫ変調回路
１８に出力する。４相ＰＳＫ変調回路１８は、差データ
Ｉｄ，Ｑｄにより搬送波を４相ＰＳＫ変調する。４相Ｐ
ＳＫ変調された搬送波は、出力端子２０から伝送路２２
に出力される。
路１４の出力データをＩ相とＱ相の２相に分割し、先行
シンボルとの差データＩｄ，Ｑｄを４相ＰＳＫ変調回路
１８に出力する。４相ＰＳＫ変調回路１８は、差データ
Ｉｄ，Ｑｄにより搬送波を４相ＰＳＫ変調する。４相Ｐ
ＳＫ変調された搬送波は、出力端子２０から伝送路２２
に出力される。
【０００６】伝送路２２を伝送した変調波は、データ受
信装置３０の入力端子３２に入力する。４相ＰＳＫ復調
回路３４は入力端子３２からの変調波を同期検波により
復調し、差データＩｄ，Ｑｄを出力する。差動復号化回
路３６は４相ＰＳＫ復調回路３４から出力される差デー
タＩｄ，Ｑｄを復号してＩ相及びＱ相のデータを出力す
る。画像復号化回路３８は、差動復号化回路３６の出力
を元の画像信号に復元して、出力端子４０に出力する。
信装置３０の入力端子３２に入力する。４相ＰＳＫ復調
回路３４は入力端子３２からの変調波を同期検波により
復調し、差データＩｄ，Ｑｄを出力する。差動復号化回
路３６は４相ＰＳＫ復調回路３４から出力される差デー
タＩｄ，Ｑｄを復号してＩ相及びＱ相のデータを出力す
る。画像復号化回路３８は、差動復号化回路３６の出力
を元の画像信号に復元して、出力端子４０に出力する。
【０００７】
【発明が解決しようとする課題】同期検波方式では、復
調されたディジタル符号がＰＳＫ信号のどの変調位相を
表わしているかを知ることができない。即ち、位相が確
定せず、所謂位相不確定が生じる。従来例では、差動符
号化回路１６及び差動復号化回路３６により、この位相
不確定を回避している。しかし、伝送路の回線状態が悪
くて復号誤りが発生したとき、エラーが伝搬してビット
誤り率が増大するという欠点がある。
調されたディジタル符号がＰＳＫ信号のどの変調位相を
表わしているかを知ることができない。即ち、位相が確
定せず、所謂位相不確定が生じる。従来例では、差動符
号化回路１６及び差動復号化回路３６により、この位相
不確定を回避している。しかし、伝送路の回線状態が悪
くて復号誤りが発生したとき、エラーが伝搬してビット
誤り率が増大するという欠点がある。
【０００８】また、時分割多元接続（ＴＤＭＡ）通信で
用いられるバースト信号の先頭に付ける搬送波再生符号
と同様の符号を付加することによっても、位相不確定を
回避できるが、その分、冗長度が増して伝送効率が悪く
なる。
用いられるバースト信号の先頭に付ける搬送波再生符号
と同様の符号を付加することによっても、位相不確定を
回避できるが、その分、冗長度が増して伝送効率が悪く
なる。
【０００９】本発明は、このような不都合の生じないデ
ータ受信装置を提示することを目的とする。
ータ受信装置を提示することを目的とする。
【００１０】
【課題を解決するための手段】第１の発明に係るデータ
受信装置は、データを伝送フレーム化しディジタル位相
変調して伝送するシステムにおけるデータ受信装置であ
って、位相変調信号を同期検波により復調する復調手段
と、当該復調手段の出力位相を正しい位相に変換する変
換手段と、当該変換手段の出力から当該伝送フレームの
同期データを検出し、同期データの未検出により当該変
換手段を制御する同期検出手段とからなることを特徴と
する。
受信装置は、データを伝送フレーム化しディジタル位相
変調して伝送するシステムにおけるデータ受信装置であ
って、位相変調信号を同期検波により復調する復調手段
と、当該復調手段の出力位相を正しい位相に変換する変
換手段と、当該変換手段の出力から当該伝送フレームの
同期データを検出し、同期データの未検出により当該変
換手段を制御する同期検出手段とからなることを特徴と
する。
【００１１】第２の発明に係るデータ受信装置は、デー
タを伝送フレーム化しディジタル位相変調して伝送する
システムにおけるデータ受信装置であって、位相変調信
号を同期検波により復調する復調手段と、当該復調手段
の出力から当該伝送フレームの同期データを検出し、同
期データの未検出により当該復調手段の再生搬送波を制
御する同期検出手段とからなることを特徴とする。
タを伝送フレーム化しディジタル位相変調して伝送する
システムにおけるデータ受信装置であって、位相変調信
号を同期検波により復調する復調手段と、当該復調手段
の出力から当該伝送フレームの同期データを検出し、同
期データの未検出により当該復調手段の再生搬送波を制
御する同期検出手段とからなることを特徴とする。
【００１２】
【作用】上記手段により、位相変調信号の、同期検波に
よる復調時の位相不確定を解決することができる。即
ち、、差動符号化手段及び復号化手段を設けなくてよく
なり、また、冗長度を増さなくて済む。
よる復調時の位相不確定を解決することができる。即
ち、、差動符号化手段及び復号化手段を設けなくてよく
なり、また、冗長度を増さなくて済む。
【００１３】
【実施例】以下、図面を参照して本発明の実施例を説明
する。
する。
【００１４】図１は、本発明の一実施例の概略構成ブロ
ック図を示す。図１において、５０は送信しようとする
画像信号が入力する入力端子、５２は、入力端子５０か
らの画像信号を符号化する画像符号化回路、５４は、画
像符号化回路５２の出力符号を伝送フレーム単位に分割
し、同期データや誤り訂正符号などを付加する冗長デー
タ付加回路、５６は、冗長データ付加回路５４の出力デ
ータをＩ相とＱ相の２相に分割する２相変換回路、５８
は、２相変換回路５６の出力するＩデータ及びＱデータ
を４相ＰＳＫ変調する４相ＰＳＫ変調回路、６０は、４
相ＰＳＫ変調回路５８の出力を伝送路６２に出力する出
力端子である。
ック図を示す。図１において、５０は送信しようとする
画像信号が入力する入力端子、５２は、入力端子５０か
らの画像信号を符号化する画像符号化回路、５４は、画
像符号化回路５２の出力符号を伝送フレーム単位に分割
し、同期データや誤り訂正符号などを付加する冗長デー
タ付加回路、５６は、冗長データ付加回路５４の出力デ
ータをＩ相とＱ相の２相に分割する２相変換回路、５８
は、２相変換回路５６の出力するＩデータ及びＱデータ
を４相ＰＳＫ変調する４相ＰＳＫ変調回路、６０は、４
相ＰＳＫ変調回路５８の出力を伝送路６２に出力する出
力端子である。
【００１５】６４は、本実施例のデータ受信装置であ
り、６６は、伝送路６２を伝送した被変調波の入力端
子、６８は、入力端子６６からの被変調波を同期検波に
より復調する４相ＰＳＫ復調回路、７０は４相ＰＳＫ復
調回路６８から出力される位相不確定の２相の出力Ｉ
ａ，Ｑａを正しい位相のデータＩ，Ｑに変換する位相変
換回路、７２は、位相変換回路７０の出力Ｉ，Ｑから同
期データを検出し、検出結果により位相変換回路７０を
制御する同期検出回路、７４は、位相変換回路７０の出
力から画像信号を復元する画像復号化回路、７６は、受
信した画像信号の出力端子である。
り、６６は、伝送路６２を伝送した被変調波の入力端
子、６８は、入力端子６６からの被変調波を同期検波に
より復調する４相ＰＳＫ復調回路、７０は４相ＰＳＫ復
調回路６８から出力される位相不確定の２相の出力Ｉ
ａ，Ｑａを正しい位相のデータＩ，Ｑに変換する位相変
換回路、７２は、位相変換回路７０の出力Ｉ，Ｑから同
期データを検出し、検出結果により位相変換回路７０を
制御する同期検出回路、７４は、位相変換回路７０の出
力から画像信号を復元する画像復号化回路、７６は、受
信した画像信号の出力端子である。
【００１６】図１の基本動作を説明する。画像符号化回
路５２は、入力端子５０からの画像信号を符号化し、冗
長データ付加回路５４は、画像符号化回路５２の出力符
号を伝送フレーム単位に分割し、同期データや誤り訂正
符号などを付加する。２相変換回路５６は、冗長データ
付加回路５４の出力データをＩ相とＱ相の２相に分割
し、４相ＰＳＫ変調回路５８は、２相変換回路５６の出
力するＩデータ及びＱデータを４相ＰＳＫ変調する。４
相ＰＳＫ変調回路５８の出力は出力端子６０から伝送路
６２に出力される。
路５２は、入力端子５０からの画像信号を符号化し、冗
長データ付加回路５４は、画像符号化回路５２の出力符
号を伝送フレーム単位に分割し、同期データや誤り訂正
符号などを付加する。２相変換回路５６は、冗長データ
付加回路５４の出力データをＩ相とＱ相の２相に分割
し、４相ＰＳＫ変調回路５８は、２相変換回路５６の出
力するＩデータ及びＱデータを４相ＰＳＫ変調する。４
相ＰＳＫ変調回路５８の出力は出力端子６０から伝送路
６２に出力される。
【００１７】伝送路を伝搬した被変調波はデータ受信装
置６４の入力端子６６に入力し、４相ＰＳＫ復調回路６
８は、入力端子６６からの被変調波を同期検波により復
調する。４相ＰＳＫ復調回路６８の２相の出力Ｉａ，Ｑ
ａは位相が不確定である。位相変換回路７０は、同期検
出回路７２からの制御信号に従って、４相ＰＳＫ復調回
路６８の２相出力Ｉａ，Ｑａを正しい位相に変換する。
置６４の入力端子６６に入力し、４相ＰＳＫ復調回路６
８は、入力端子６６からの被変調波を同期検波により復
調する。４相ＰＳＫ復調回路６８の２相の出力Ｉａ，Ｑ
ａは位相が不確定である。位相変換回路７０は、同期検
出回路７２からの制御信号に従って、４相ＰＳＫ復調回
路６８の２相出力Ｉａ，Ｑａを正しい位相に変換する。
【００１８】位相変換回路７０の詳細は後述するが、取
り敢えず４相ＰＳＫ復調回路６８の２相出力Ｉａ，Ｑａ
をそのまま出力する。位相変換回路７０の出力Ｉ，Ｑが
正しい位相であれば、同期検出回路７２は、位相変換回
路７０の出力から伝送フレームの同期データを検出で
き、正しい位相でなければ同期データを検出できない。
そこで、同期検出回路７２の同期未検出を示すパルス信
号により位相変換回路７０を制御し、位相変換回路７０
が４相ＰＳＫ復調回路６８の出力の位相を正しく変換す
るようにした。
り敢えず４相ＰＳＫ復調回路６８の２相出力Ｉａ，Ｑａ
をそのまま出力する。位相変換回路７０の出力Ｉ，Ｑが
正しい位相であれば、同期検出回路７２は、位相変換回
路７０の出力から伝送フレームの同期データを検出で
き、正しい位相でなければ同期データを検出できない。
そこで、同期検出回路７２の同期未検出を示すパルス信
号により位相変換回路７０を制御し、位相変換回路７０
が４相ＰＳＫ復調回路６８の出力の位相を正しく変換す
るようにした。
【００１９】即ち、本実施例では、同期検出回路７２
は、位相変換回路７０の出力データＩ，Ｑから同期デー
タを検出し、ｎ（任意の自然数）回、同期データを検出
できないと、ｋｎ回毎に同期未検出を示すパルス信号を
位相変換回路７０に出力する。
は、位相変換回路７０の出力データＩ，Ｑから同期デー
タを検出し、ｎ（任意の自然数）回、同期データを検出
できないと、ｋｎ回毎に同期未検出を示すパルス信号を
位相変換回路７０に出力する。
【００２０】これにより、位相変換回路７０の出力デー
タＩ，Ｑの位相は正しいものとなり、画像復号化回路７
４は、位相変換回路７０の出力Ｉ，Ｑから画像信号を復
元し、出力端子７６に出力する。
タＩ，Ｑの位相は正しいものとなり、画像復号化回路７
４は、位相変換回路７０の出力Ｉ，Ｑから画像信号を復
元し、出力端子７６に出力する。
【００２１】図３は、位相変換回路７０の詳細は回路図
を示す。７８は４相ＰＳＫ復調回路６８の出力データＩ
ａの入力端子、８０は、４相ＰＳＫ復調回路６８の出力
データＱａの入力端子、８２は、同期検出回路７２から
の同期未検出を示すパルス信号の入力端子、８４は入力
端子７８からのデータＩａの位相を変更する排他的オア
回路、８６は、入力端子８０からのデータＱａの位相を
変更する排他的オア回路、８８，９０，９２は、入力端
子８２に入力するパルス信号に従って排他的オア回路８
４，８６を制御するラッチ回路、９４は位相変換したデ
ータＩの出力端子、９６は位相変換したデータＱの出力
端子である。
を示す。７８は４相ＰＳＫ復調回路６８の出力データＩ
ａの入力端子、８０は、４相ＰＳＫ復調回路６８の出力
データＱａの入力端子、８２は、同期検出回路７２から
の同期未検出を示すパルス信号の入力端子、８４は入力
端子７８からのデータＩａの位相を変更する排他的オア
回路、８６は、入力端子８０からのデータＱａの位相を
変更する排他的オア回路、８８，９０，９２は、入力端
子８２に入力するパルス信号に従って排他的オア回路８
４，８６を制御するラッチ回路、９４は位相変換したデ
ータＩの出力端子、９６は位相変換したデータＱの出力
端子である。
【００２２】図４は、図３の波形図を示す。図４（１）
は、同期検出回路７２の出力（入力端子８２の入力パル
ス）、同（２）はラッチ回路９０の出力、同（３）はラ
ッチ回路９２の出力を示す。
は、同期検出回路７２の出力（入力端子８２の入力パル
ス）、同（２）はラッチ回路９０の出力、同（３）はラ
ッチ回路９２の出力を示す。
【００２３】同期検出回路７２の出力はラッチ回路８８
のクロック入力端子に入力し、ラッチ回路８８は、反転
Ｑ出力がラッチ回路９０のクロック入力端子に入力し、
Ｑ出力がラッチ回路９２のクロック入力端子に入力す
る。これにより、ラッチ回路９０，９２の出力は、図４
（２）及び同（３）に示すように、互いに位相がずれて
おり、しかも、同期検出回路７２の出力パルスの入力の
都度、一方が位相反転する。
のクロック入力端子に入力し、ラッチ回路８８は、反転
Ｑ出力がラッチ回路９０のクロック入力端子に入力し、
Ｑ出力がラッチ回路９２のクロック入力端子に入力す
る。これにより、ラッチ回路９０，９２の出力は、図４
（２）及び同（３）に示すように、互いに位相がずれて
おり、しかも、同期検出回路７２の出力パルスの入力の
都度、一方が位相反転する。
【００２４】ラッチ回路９０，９２の出力はそれぞれ、
排他的オア回路９４，９６の一方の入力に印加され、排
他的オア回路９４，９６の他方の入力には入力端子７
８，８０からデータＩａ，Ｑａが入力しているので、デ
ータＩａ，Ｑａは、同期検出回路７２の出力パルスの度
に、反転、即ち、９０度位相シフトする。このようにし
て、４相ＰＳＫ復調回路６８から出力される位相不確定
のデータＩａ，Ｑａは正しい位相のデータＩ，Ｑに変換
される。
排他的オア回路９４，９６の一方の入力に印加され、排
他的オア回路９４，９６の他方の入力には入力端子７
８，８０からデータＩａ，Ｑａが入力しているので、デ
ータＩａ，Ｑａは、同期検出回路７２の出力パルスの度
に、反転、即ち、９０度位相シフトする。このようにし
て、４相ＰＳＫ復調回路６８から出力される位相不確定
のデータＩａ，Ｑａは正しい位相のデータＩ，Ｑに変換
される。
【００２５】上記実施例では、位相変換回路７０により
位相不確定を除去したが、同期検出回路７２の出力によ
り４相ＰＳＫ復調回路６８の搬送波再生回路を制御して
も、同様の効果を得ることができる。
位相不確定を除去したが、同期検出回路７２の出力によ
り４相ＰＳＫ復調回路６８の搬送波再生回路を制御して
も、同様の効果を得ることができる。
【００２６】コスタス方式の４相ＰＳＫ復調回路の搬送
波再生回路を制御する実施例を説明する。図５は、コス
タス方式の４相ＰＳＫ復調回路の概略構成ブロック図を
示す。
波再生回路を制御する実施例を説明する。図５は、コス
タス方式の４相ＰＳＫ復調回路の概略構成ブロック図を
示す。
【００２７】１００は伝送路からの被変調波の入力端
子、１０２は再生搬送波を発生する電圧制御発振器（Ｖ
ＣＯ）、１０４は、入力端子１００からの被変調波に電
圧制御発振器１０２からの再生搬送波を乗算する乗算
器、１０６は、電圧制御発振器１０２の発生する再生搬
送波をπ／２だけ位相シフトするシフト回路、１０８は
入力端子１００からの被変調波に、シフト回路１０６で
π／２シフトした再生搬送波を乗算する乗算器、１１
０，１１２は乗算器１０４，１０８の出力から不要な高
周波成分を除去するローパス・フィルタ（ＬＰＦ）、１
１４，１１６はＬＰＦ１１０，１１２の出力を０又は１
のディジタル値に変換する判定回路、１１８，１２０は
判定回路１１４，１１６によるディジタル値の出力端子
である。
子、１０２は再生搬送波を発生する電圧制御発振器（Ｖ
ＣＯ）、１０４は、入力端子１００からの被変調波に電
圧制御発振器１０２からの再生搬送波を乗算する乗算
器、１０６は、電圧制御発振器１０２の発生する再生搬
送波をπ／２だけ位相シフトするシフト回路、１０８は
入力端子１００からの被変調波に、シフト回路１０６で
π／２シフトした再生搬送波を乗算する乗算器、１１
０，１１２は乗算器１０４，１０８の出力から不要な高
周波成分を除去するローパス・フィルタ（ＬＰＦ）、１
１４，１１６はＬＰＦ１１０，１１２の出力を０又は１
のディジタル値に変換する判定回路、１１８，１２０は
判定回路１１４，１１６によるディジタル値の出力端子
である。
【００２８】１２２は、ＬＰＦ１１０，１１２の出力に
応じて、電圧制御発振器１０２の制御信号を発生する制
御信号発生回路、１２４は同期検出回路７２からのパル
ス信号の入力端子、１２６は、入力端子１２４からのパ
ルス信号により一時的に開放される常閉スイッチであ
り、制御信号発生回路１２２の発生するバイアス信号を
電圧制御発振器１０２の制御端子に印加する。
応じて、電圧制御発振器１０２の制御信号を発生する制
御信号発生回路、１２４は同期検出回路７２からのパル
ス信号の入力端子、１２６は、入力端子１２４からのパ
ルス信号により一時的に開放される常閉スイッチであ
り、制御信号発生回路１２２の発生するバイアス信号を
電圧制御発振器１０２の制御端子に印加する。
【００２９】コスタス方式の４相ＰＳＫ復調回路は、復
調のための再生搬送波の周波数を、復調後の信号により
制御する。即ち、制御信号発生回路１２２がＬＰＦ１１
０，１１２の出力に応じて電圧制御発振器１０２の制御
電圧を発生する。制御ループがロックしている場合、再
生搬送波の位相は、変調器側で基準とした位相に対し一
定の位相差（０゜、９０゜、１８０゜又は２７０゜）で
位相ロックしている。
調のための再生搬送波の周波数を、復調後の信号により
制御する。即ち、制御信号発生回路１２２がＬＰＦ１１
０，１１２の出力に応じて電圧制御発振器１０２の制御
電圧を発生する。制御ループがロックしている場合、再
生搬送波の位相は、変調器側で基準とした位相に対し一
定の位相差（０゜、９０゜、１８０゜又は２７０゜）で
位相ロックしている。
【００３０】再生搬送波の位相が変調器側で基準とした
位相と一致しないと、先に説明したように、同期検出回
路７２は同期データを検出できない。そこで、本実施例
では、同期検出回路７２から出力される同期未検出を示
すパルス信号によりスイッチ１２６を制御し、当該パル
ス信号の期間、スイッチ１２６をオープンにする。スイ
ッチ１２６がオープンになることにより、電圧制御発振
器１０２は固定バイアスで発振する。同期検出回路７２
の出力パルスの立ち下がりにより、再びコスタス・ルー
プが閉じ、電圧制御発振器１０２は制御信号発生回路１
２２の発生する制御電圧により制御される。
位相と一致しないと、先に説明したように、同期検出回
路７２は同期データを検出できない。そこで、本実施例
では、同期検出回路７２から出力される同期未検出を示
すパルス信号によりスイッチ１２６を制御し、当該パル
ス信号の期間、スイッチ１２６をオープンにする。スイ
ッチ１２６がオープンになることにより、電圧制御発振
器１０２は固定バイアスで発振する。同期検出回路７２
の出力パルスの立ち下がりにより、再びコスタス・ルー
プが閉じ、電圧制御発振器１０２は制御信号発生回路１
２２の発生する制御電圧により制御される。
【００３１】このようにして、出力端子１１８，１２０
から出力されるデータが正しい位相になるまで、即ち、
再生搬送波の位相が変調器側の基準位相と一致するま
で、コスタス・ループのオープン／クローズの制御が繰
り返される。同期データが検出されると、その状態で図
５の復調回路の動作が安定する。
から出力されるデータが正しい位相になるまで、即ち、
再生搬送波の位相が変調器側の基準位相と一致するま
で、コスタス・ループのオープン／クローズの制御が繰
り返される。同期データが検出されると、その状態で図
５の復調回路の動作が安定する。
【００３２】位相一致の確率はスイッチング毎に１／４
であるから、同期データが検出されるまで、数回スイッ
チングすることが予想されるが、長い搬送波再生時間を
要しても良好な画像伝送が望まれる連続信号用復調器で
は、ＴＤＭＡ用復調器などと比較して、さほど問題にな
らない。
であるから、同期データが検出されるまで、数回スイッ
チングすることが予想されるが、長い搬送波再生時間を
要しても良好な画像伝送が望まれる連続信号用復調器で
は、ＴＤＭＡ用復調器などと比較して、さほど問題にな
らない。
【００３３】上記各実施例では、４相位相変調を例に説
明したが、本発明は、他の振幅位相変調方式であっても
適用できることはいうまでもない。送信情報も画像情報
に限定されない。
明したが、本発明は、他の振幅位相変調方式であっても
適用できることはいうまでもない。送信情報も画像情報
に限定されない。
【００３４】
【発明の効果】以上の説明から容易に理解できるよう
に、本発明によれば、冗長度を増すことなしに、同期検
波における位相不確定を除去できる。また、伝送回線状
態が悪化した場合でも、伝送誤り率が劣化することはな
いので、衛星通信回線などの、回線状態の悪い伝送媒体
を使用する通信でも、高い伝送効率を実現できる。
に、本発明によれば、冗長度を増すことなしに、同期検
波における位相不確定を除去できる。また、伝送回線状
態が悪化した場合でも、伝送誤り率が劣化することはな
いので、衛星通信回線などの、回線状態の悪い伝送媒体
を使用する通信でも、高い伝送効率を実現できる。
【図１】 本発明の一実施例の概略構成ブロック図であ
る。
る。
【図２】 従来例の概略構成ブロック図である。
【図３】 図１の位相変換回路７０の詳細な回路図であ
る。
る。
【図４】 図３の波形図である。
【図５】 復調回路の搬送波再生回路を制御する変更実
施例の概略ブロック図である。
施例の概略ブロック図である。
１０：入力端子 １２：画像符号化回路 １４：冗長デ
ータ付加回路 １６：差動符号化回路 １８：４相ＰＳ
Ｋ変調回路 ２０：出力端子 ２２：伝送路 ３０：デ
ータ受信装置 ３２：入力端子 ３４：４相ＰＳＫ復調
回路 ３６：差動復号化回路 ３８：画像復号化回路
４０：出力端子 ５０：入力端子 ５２：画像符号化回
路 ５４：冗長データ付加回路 ５６：２相変換回路
５８：４相ＰＳＫ変調回路 ６０：出力端子 ６２：伝
送路 ６４：データ受信装置 ６６：入力端子 ６８：
４相ＰＳＫ復調回路 ７０：位相変換回路 ７２：同期
検出回路 ７４：画像復号化回路 ７６：出力端子 ７
８：Ｉａ入力端子 ８０：Ｑａ入力端子 ８２：同期未
検出パルス入力端子 ８４，８６：排他的オア回路、８
８，９０，９２：ラッチ回路 ９４：Ｉ出力端子 ９
６：Ｑ出力端子 １００：被変調波入力端子 １０２：
電圧制御発振器（ＶＣＯ） １０４：乗算器 １０６：
π／２シフト回路 １０８：乗算器 １１０，１１２：
ローパス・フィルタ １１４，１１６：判定回路 １１
８，１２０：出力端子 １２２：制御信号発生回路 １
２４：同期未検出パルス入力端子 １２６：常閉スイッ
チ
ータ付加回路 １６：差動符号化回路 １８：４相ＰＳ
Ｋ変調回路 ２０：出力端子 ２２：伝送路 ３０：デ
ータ受信装置 ３２：入力端子 ３４：４相ＰＳＫ復調
回路 ３６：差動復号化回路 ３８：画像復号化回路
４０：出力端子 ５０：入力端子 ５２：画像符号化回
路 ５４：冗長データ付加回路 ５６：２相変換回路
５８：４相ＰＳＫ変調回路 ６０：出力端子 ６２：伝
送路 ６４：データ受信装置 ６６：入力端子 ６８：
４相ＰＳＫ復調回路 ７０：位相変換回路 ７２：同期
検出回路 ７４：画像復号化回路 ７６：出力端子 ７
８：Ｉａ入力端子 ８０：Ｑａ入力端子 ８２：同期未
検出パルス入力端子 ８４，８６：排他的オア回路、８
８，９０，９２：ラッチ回路 ９４：Ｉ出力端子 ９
６：Ｑ出力端子 １００：被変調波入力端子 １０２：
電圧制御発振器（ＶＣＯ） １０４：乗算器 １０６：
π／２シフト回路 １０８：乗算器 １１０，１１２：
ローパス・フィルタ １１４，１１６：判定回路 １１
８，１２０：出力端子 １２２：制御信号発生回路 １
２４：同期未検出パルス入力端子 １２６：常閉スイッ
チ
Claims (2)
- 【請求項１】 データを伝送フレーム化しディジタル位
相変調して伝送するシステムにおけるデータ受信装置で
あって、位相変調信号を同期検波により復調する復調手
段と、当該復調手段の出力位相を正しい位相に変換する
変換手段と、当該変換手段の出力から当該伝送フレーム
の同期データを検出し、同期データの未検出により当該
変換手段を制御する同期検出手段とからなることを特徴
とするデータ受信装置。 - 【請求項２】 データを伝送フレーム化しディジタル位
相変調して伝送するシステムにおけるデータ受信装置で
あって、位相変調信号を同期検波により復調する復調手
段と、当該復調手段の出力から当該伝送フレームの同期
データを検出し、同期データの未検出により当該復調手
段の再生搬送波を制御する同期検出手段とからなること
を特徴とするデータ受信装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5153641A JPH0730601A (ja) | 1993-06-24 | 1993-06-24 | データ受信装置 |
| US08/711,081 US5841815A (en) | 1993-06-24 | 1996-09-09 | Data receiver for correcting a phase of a received phase-modulated signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5153641A JPH0730601A (ja) | 1993-06-24 | 1993-06-24 | データ受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0730601A true JPH0730601A (ja) | 1995-01-31 |
Family
ID=15566967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5153641A Pending JPH0730601A (ja) | 1993-06-24 | 1993-06-24 | データ受信装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5841815A (ja) |
| JP (1) | JPH0730601A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5289740A (en) * | 1992-03-02 | 1994-03-01 | Saturn Corporation | Inference-based manual pulldown control of an automatic transmission |
| US6160855A (en) * | 1997-02-06 | 2000-12-12 | Mitsubishi Materials Corporation | Digital modulation method and digital communication system |
| US20040141222A1 (en) * | 2002-11-01 | 2004-07-22 | Communications Res. Lab., Ind. Admin. Inst. | Optical phase multi-level modulation method and apparatus, and error control method |
| US7924909B2 (en) * | 2004-06-02 | 2011-04-12 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for interference cancellation in wireless receivers |
| US8965645B2 (en) * | 2009-06-25 | 2015-02-24 | Toyota Motor Engineering & Manufacturing North America, Inc. | Method and system for automated control of transmission ratio change |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63217754A (ja) * | 1987-03-05 | 1988-09-09 | Toshiba Corp | デジタル位相復調回路 |
| JPS63245158A (ja) * | 1987-03-31 | 1988-10-12 | Nec Corp | 位相偏移変調信号の受信回路 |
| JPH04369927A (ja) * | 1991-06-19 | 1992-12-22 | Hitachi Ltd | Ｐｌｌ発振器 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4696008A (en) * | 1983-12-02 | 1987-09-22 | Canon Kabushiki Kaisha | Data storing device having position determining means |
| FR2672454B1 (fr) * | 1991-01-31 | 1994-10-07 | Alcatel Telspace | Procede de demodulation coherente pour modulation a deplacement de phase et dispositif de mise en óoeuvre de ce procede. |
| JP2555228B2 (ja) * | 1991-03-20 | 1996-11-20 | 富士通株式会社 | 中継装置 |
| US5260671A (en) * | 1991-05-17 | 1993-11-09 | Hitachi, Ltd. | Receiving circuit for demodulating an angle modulated signal |
| FR2680923B1 (fr) * | 1991-08-30 | 1996-11-22 | Patrick Vandamme | Dispositif de demodulation coherente a circuit numerique de recuperation d'onde porteuse. |
| US5177740A (en) * | 1991-09-03 | 1993-01-05 | General Electric Company | Frame/slot synchronization for U.S. digital cellular TDMA radio telephone system |
| US5422917A (en) * | 1993-01-04 | 1995-06-06 | Novatel Communications Ltd. | Frequency offset estimation using the phase rotation of channel estimates |
-
1993
- 1993-06-24 JP JP5153641A patent/JPH0730601A/ja active Pending
-
1996
- 1996-09-09 US US08/711,081 patent/US5841815A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63217754A (ja) * | 1987-03-05 | 1988-09-09 | Toshiba Corp | デジタル位相復調回路 |
| JPS63245158A (ja) * | 1987-03-31 | 1988-10-12 | Nec Corp | 位相偏移変調信号の受信回路 |
| JPH04369927A (ja) * | 1991-06-19 | 1992-12-22 | Hitachi Ltd | Ｐｌｌ発振器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5841815A (en) | 1998-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2643792B2 (ja) | 復調装置 | |
| CA2025232C (en) | Carrier recovery system | |
| JPH021675A (ja) | オフセットｑｐｓｋ方式用の搬送波再生回路 | |
| US5448201A (en) | Clock recovery circuit in π/4 shift quadriphase PSK demodulator | |
| EP0484914B1 (en) | Demodulator and method for demodulating digital signals modulated by a minimum shift keying | |
| JPH0730601A (ja) | データ受信装置 | |
| JP3120833B2 (ja) | バースト信号復調装置 | |
| US6700940B1 (en) | Carrier reproduction circuit | |
| JP2000115269A (ja) | キャリア位相追従装置および周波数ホッピング受信装置 | |
| EP0206203A2 (en) | Recording and reproducing apparatus using a modulator/demodulator for Offset Quadrature Differential Phase-Shift Keying | |
| WO1999039486A1 (fr) | Demodulateur numerique | |
| JP3359927B2 (ja) | 直交振幅変調方式ディジタル無線装置の復調装置 | |
| JP3904969B2 (ja) | ディジタル復調装置 | |
| JP3558811B2 (ja) | 変調器及び変調方法、復調器及び復調方法 | |
| JP4375032B2 (ja) | Ｑａｍ送信システムおよびｑａｍ受信装置 | |
| JP7540298B2 (ja) | デジタル受信装置 | |
| JPH06232939A (ja) | フレーム同期回路 | |
| JPH09130440A (ja) | 検波回路装置 | |
| JP3024111B2 (ja) | 受信機の受信信号絶対位相化装置 | |
| JP3377858B2 (ja) | クロック再生回路及びこれを用いた復調器 | |
| JP3118132B2 (ja) | データ受信装置 | |
| JPH0223748A (ja) | 無線通信方式 | |
| JP2650556B2 (ja) | 同期型スペクトル拡散変調復調装置 | |
| JP3578575B2 (ja) | ２相位相変調送受信装置 | |
| JP2974281B2 (ja) | データ伝送装置および伝送方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030630 |