JPS62180634A - フレ−ム同期方式 - Google Patents

フレ−ム同期方式

Info

Publication number
JPS62180634A
JPS62180634A JP61022481A JP2248186A JPS62180634A JP S62180634 A JPS62180634 A JP S62180634A JP 61022481 A JP61022481 A JP 61022481A JP 2248186 A JP2248186 A JP 2248186A JP S62180634 A JPS62180634 A JP S62180634A
Authority
JP
Japan
Prior art keywords
signal
phase
unique word
data
phase psk
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61022481A
Other languages
English (en)
Inventor
Shintaro Uno
新太郎 宇野
Makoto Nakamura
誠 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61022481A priority Critical patent/JPS62180634A/ja
Publication of JPS62180634A publication Critical patent/JPS62180634A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明はフレーム同期方式に係シ、特に4相PSK信
号とオフセット4相PSK信号に対して共用できるフレ
ーム同期方式に−する。
〔発明の技術的背景とその問題点〕
ディジタル変調方式には糧々あるが、無線通信において
はPSK、とシわけ4相PSK (QPSK )または
オフセット4相P8K (0QPSK )が、他の変調
方式に比較して一定のC/Nに対する符号誤シ率が小姑
いという特徴から有利である。
:ところで、PSKのようなディジタル変調方式によ之
伝送集では、受信側で受信を行なう際に通常フルシーム
尚期がとられる。
′4相psi信号の受信・復調回路は従来、第3図に示
すように受信した4相PSK信号を同期検波回路1,2
に供給して、キャリア再生回路3および90°位相シフ
ト回路4からの互いに90°位相のずれた再生キャリア
により同期検波し、再生キャリアとの同相成分、直交成
分データt、uを得た後、PLLを用いたクロック再生
回路5からの再生クロックV、Wを用いて識別回路6,
7で識別して復調データx、yを生成し、この復調デー
タ!、7を24ラレルシリアル変換回路8を介してフレ
ーム同期回路9に入力することにより同期をとっていた
0 第4図はこの様な回路をオフセット4相PSK信号の復
調に適用した場合のタイミングチャートを示す。即ち、
受信したオフセット4相PSK信号を再生キャリアによ
り同期検波を行うと、再生キャリアの位相が0°の場合
に再生キャリアとのデータの同相成分、直交成分はそれ
ぞれデータt、uとなり、再生クロック信号v、wを用
いて識別を行うと、復調データX、yが確立される。
ところでもし伝送路で加わる雑音信号のために、キャリ
ア再生回路3からの再生キャリアの位相が±90’のサ
イクルスキップを起こした場合に、換言すれば同期検波
回路1.2の同相成分、直交成分データt、uが入れか
わって、t/ 、 u /の様な状態になった場合に、
符号変換点がずれた分だけクロック再生回路からの再生
クロックも、v、wからv’、w’へと変化し、さらに
識別回路6,7からの識別データもx、yからx / 
、 y /へと変化する。この場合の再生クロックの時
間シフト分をT〔秒〕とするとクロック長は2Tである
ため、クロック再生回路5での入力位相が180°変化
することになシ、同期外れが一時的に起こる。クロック
再生回路5が同期外れを起こすと、再び同期が確立する
までにある程度の時間がかかシ、この間は復調データが
バーストエラーとなるという重大な問題がある。
このような問題を避けるため、オフセット4相PSK信
号の受信・復調回路では第5図とは全く異なる回路構成
をとることが考慮されていたが、4相PSKとオフセッ
ト4相PSKとでは多くの共通点があシ、また実際上同
じ系統で選択的に使用されることが多いことも考慮する
と、両方式にそれぞれ別の受信・復調回路を用意するこ
とはコスト面、等から得策でない。
〔発明の目的〕
本発明の目的は、簡単な付加手段により4相PSKとオ
フセット4相PSKの両方式の信号にほぼ同一回路構成
に対応でき、またバーストエラーを生μやことなく常に
安定な同期をとることができるフレーム同期方式を提供
することにある。
〔発明の概要〕
1:本発明に係るフレーム同期方式は、フレームの位、
置を指示するユニークワードiJ?ターンが挿入さ、れ
、た4相PSK信号またはオフセット4相PSK信号を
受信・復調して得られる再生キャリアとの同相成分デー
タ、直交成分データを、再生キャリア位相が00,90
°、180°、270°の4つの場合に対応する同相成
分データ、直交成分データの関係に着目して、受信信号
が4相PSKの場合は該信、号の、τ−タ伝送速度と同
一周波数で、またオフセット4相PSK信号の場合は、
該信号のデータ伝送速度の2倍の周波数でそれぞれサン
プリングし、得られたデータ中のユニークワード/4’
ターン挿入位置のパターンと予め定められたユニークワ
ードパターンとを比較し、これを考え得るすべての同相
成分、直交成分の関係について行なってユニークワード
を検出し、その検出信号をフレーム同期回路へ送出しフ
レーム同期を確立することを特徴とする。
〔発明の効果〕
本発明によれば、基本的にサンプリング周波数を切換え
るのみで4相PSKおよびオフセット4相PSKの両方
式の信号について、はぼ同一回路構成でフレーム同期を
とることができる。また、厄によるクロック再生回路を
使用せずに復調を行ない、しかもフレーム同期もクロッ
ク再生回路の影響を受けない信号から行なうため、再生
キャリアの位相がサイクルス:す11ツブを生じたよう
な場合でも、バーストエラーを生ずることなく常に同期
をとることが可能である。
6一 〔発明の実施例〕 4相PSK信号及びオフセット4相PSK信号の受信・
復調においては受信データを再生キャリアとの同相成分
及び直交成分(以下それぞれ1軸データ、Q軸データと
呼ぶ)に分解して復調する。
ここで再生キャリア位相を調べ、ユニークワードを検出
するためには、まず、再生キャリア位相が4つの状態即
ちO’、90°、180°、270°の場合について1
軸データ、Q軸データの関係を調べる必要がある。
オフセット4相PSKの場合には、工軸、Q軸の符号位
置がT〔秒〕ずれているとすると、再生キヤ・リア位相
が0°、180°の場合には、Q軸データがI軸データ
よシもT〔秒〕進み、180°のデータは0°のI軸デ
ータ、Q軸データをそれぞれ反転したものとなっている
。また、再生キャリア位相が、90’、270°の場合
には逆に、I軸データがQ軸データよりもT〔秒〕進み
、90°のデータは0°のデータに比べると00の1軸
データを反転し、Q軸データと入れ替えたものとなって
いる。
さらに、4相PSKの場合は、I軸データ、Q軸データ
の符号変換点が一致していることから、2T〔秒〕ごと
にデータが変化する。
第1図に本発明の一実施例に係る受信・復調回路の構成
を示し、また第2図にそのタイムチャートを示す。第1
図において2つの同期検波回路11.12とキャリア再
生回路13及び90°位相シフト回路14については第
3図と同様である。
オフセット4相PSK方式において、再生キャリアがO
’、180°の場合のQ軸データは、■軸データに比べ
符号変換位置の差に相当する時間T〔秒〕だけ進んでい
る。換言すれば、Q軸データT〔秒〕だけ遅らせば、1
軸データと同じ位相となる。再生キャリアが90’、2
70°の場合には、逆に1軸データがQ軸データよシも
T〔秒〕進んでいるから、1軸データをT〔秒〕遅らせ
れば、Q軸データと位相は等しくなる。
以上の事実に基づき、本実施例では同期検波回路11.
12から得られたシリアルなI軸データ。
Q@データをシリアルパラレル変換回路lりに入力し、
パラレルな信号A、B、C,Dを出力する。
第2図(a) 、 (b) l (e) 、 (d)は
、シリアルデータをパラレル信号A、B、C,Dに変換
した場合に、シリアルデータ中の任意のピットに関して
、変換後の位置関係を示したものである。ここで、UW
I’ 。
UWQ ′はフレーム同期をとるため1軸データ、Q軸
データに挿入されている8ビツトのユニークワード中の
例えば8ビツト目を示している。
信号Bは信号Aを、信号りは信号Cをそれぞれ〒1〔秒
〕遅らせたものとなっている◇特に再生キャリアが00
または18o0の場合には、第2図(、)〜(d)に示
す様に信号Cは信号AよりT〔秒〕進んでい□る。換言
すれば、Q軸データはI軸データよりC1Tて秒〕進ん
でいる。当然のことながら再生キャリアが90°もしく
は270°の場合には、この位置関係は逆になる・4相
PSK信号の場合には、信号Aと信号Cの位置は全く等
しくなる。
ところで、再生キャリア位相を調ベユニークヮードを検
出するために、オフセット4相PsK方式の場合には、
もしQ軸データが1軸データよシも符号変換点の差T〔
秒〕だけ進んでいる場合は、Q軸データをT〔秒〕遅ら
せて、1軸データと■軸ユニークヮードレヤターン、遅
らせたQ軸データとQ軸ユニークワード0・fターンを
それぞれ比較し、データが一致したならば再生キャリア
が00であることが分かる0同様に、I軸データと0.
1を反転したI軸ユ□ニークワニド、T(秒〕遅らせた
。軸データとO1□1を反転したQ軸ユニークワードが
それぞれ一致□したならば、再生キャリアが1800で
あることが分かる。さらに、もし1軸データがQ軸デー
タよシもT(秒〕進んでいたならば、I軸データをT〔
秒〕遅らせ、遅らせた1軸データと。
軸ユニークワートノ臂ターン、Q軸データとo′、1を
反転したI軸ユニークワ−pz4ターンをそれぞれ比較
し、一致したならば再生キャリア位相が90°であるこ
とが□分かる・同様に、遅らせた1軸データと0,1を
反転したQ軸ユニークワードパターン、QI11]デー
タと1軸ユニークワードパターンがそれぞれ一致した場
合に、再生キャリアが2700であることが分かる。′
4相PSKの場合には、■軸データとQ軸データの符号
変換点が一致していることから、I軸データとI軸ユニ
ークワ−トノやターン、Q軸データとQ軸ユニークワ−
トノやターンがそれぞれ一致した場合に、再生キャリア
位相が00であることが分かシ、I軸データ、Q軸デー
タと、それぞれ0,1を反転した■軸ユニークワーrノ
臂ターフ、Q軸ユニークワードパターンとがそれぞれ一
致した場合に、再生キャリア位相が180゜であること
が分かる。同様に、I軸データとQ軸ユニークワードパ
ターン、Q軸データとO、I全反転した1軸ユニークワ
ードパターンがそれぞれ一致した場合に、再生キャリア
位相が90°であることが分かシ、I軸データと0,1
を反転したQ軸ユニークワ−トノリーン、Ql111デ
ータと1軸ユニークワードツヤターンがそれぞれ一致し
た場合に再生キャリア位相が270°であることが分か
る。
以上の事実に基づいてシリアルパラレル変換回路17の
出力信号である信号A、B、C,Dは、すべての状態を
抽出するためにT〔秒〕の4分の1の周期を持つクロッ
ク信号(、)によって駆動される選択回路18に入力さ
れ、その結果、4相PSKの場合には信号A、Cを交互
に繰シ返す信号fを出力し、オフセット4相PSKの場
合には信号A、D。
B、Cの順で交互に繰シ返す信号gを出力する。
勿論、信号A、D、B、Cに出力している間、1軸デー
タ、Q軸データは変化しない。
この選択回路18の出力信号は、ユニークワードパター
ン発生回路19からのユニークワードパターンUWI 
、 UWQとともに不一致数計数回路20に入力される
。この不一致数計数回路20の出力には入力信号が4相
PSK信号の場合は第2図(h)に示す信号が得られ、
オフセラ)(iff号の場合は同図(1)に示す信号が
得られる。ここで、UWI 、 UWQはそれぞれ1軸
データ、Q軸データについて定められた8ビツトのユニ
ークワードパターンでsb、UWIは、UWIを反転し
たものである。また、trwr■A。
UWQ■B 、UWQ■C、UWI■Dはユニークワ−
トノ母ターンと、それに対応する同期検波回路11.1
2の出力中のユニークワードパターン挿入位置のパター
ンとの不一致数を表わす記号である〇再生キャリア位相
を調べるためには、■軸データとQ軸データがともに特
定のユニークワードパターンと一致していなければなら
ない。これを調べるために、信号i、または信号りがラ
ッチ回路2.1に入力されてT/4〔秒〕だけ遅延され
た後、々日算回路22に入力され、■軸データ中のユニ
ークワード/4’ターン不一致数とQ軸データ中のユニ
ー、クワードパターン不一致数とが加算されることにな
る。この加算回路22の出力は第2図(j)に示・す信
号となる。
、ζこで、(I、Q)は1軸データと1軸ユニークワー
ドパターンとの不一致数とて〔秒〕遅らせたQ軸データ
とQ軸ユニークワードl?ターンとの不一致数とを加算
したものであシ、これが許容誤シ数以下ならば前述の様
に再生キャリアが06であることを示す。同様に、(1
、Q)は1軸データと反転した1軸ユニークワードパタ
ーンとの不一致数と、T〔秒〕遅らせたQ軸データと反
転したQ軸データのユニークワードパターンとの不一致
数をカ目算したものであシ、これが許容誤bp以下なら
ば再生キャリアは180°である。また、(1,Q)は
T〔秒〕遅らせたI軸データとQ軸ユニークワ−トノ2
ターンの不一致数と、Q軸データと反転した1軸ユニー
クワ−トノぐターンとの不一致数を加算したものであシ
、これが許容誤シ数以下ならば再生キャリアは90°で
ある。同様に、(1,Q)はT〔秒〕遅らせたI軸デー
タと反転したQ軸ユニークワード・ぐターンの不一致数
と、Q軸データと■軸ユニークワードパターンの不一致
数とを加算したものであシ、これが許容誤シ数以下なら
ば再生キャリアは270°である。これらユニークワー
ドパターン発生回路19.不一致数計数回路20、ラッ
チ回路21および加算回路22によって、ユニークワ−
piJ?ターン比較手段が構成されている。
加算回路22の出力信号は比較回路23に入力され、許
容誤シ数設定回路24から発生される許容誤シ数を示す
信号と比較される。この許容誤シ数設定回路24は、受
信されたユニークワードと特定ユニークワードパターン
とを比較した場合に、許容される不一致ビット数の最大
値を設定するものであシ、特に必要でなければ取シ除く
ことも可能である。これにより比較回路23の出力には
、第2図(k)に示す様な信号が得られる。この比較回
路23の出力信号は、0°、90°、180°、270
゜の各々のキャリア位相に対応する工軸、Q軸データ内
のユニークワード挿入位置の部分が検出されたかどうか
を表わし、検出されていればノ)イレペル信号となる。
以上の比較回路23と許容誤シ数設定回路24によって
、ユニークワードパターン検出手段が構成されている。
一方、比較回路23の出力はユニークワードパターンが
検出された場合に、ハイレベルの信号となるので、この
ユニークワードパターン検出信号はフレーム同期回路2
5に供給される。フレーム同期回路25からはフレーム
の例えば先頭位置を示すフレーム同期パルスが得られる
。比較回路23の出力信号はまた、再生キャリアの位相
情報が0°、90’、1800.270’のいずれであ
るかをも示している。この信号は位相不確定除去回路2
6に供給され、ここで同期検波回路11 、12から得
られた復調データを適宜反転し位相不確定性を除去した
データが出力される。
以上のようにして、本発明によれば4相PSKおよびオ
フセットの両方式の信号について基本的にサンプリング
周波数(スイッチ回路18へのクロック信号周波数)を
変えるのみで対応できるため、これら両方式が混在する
ような系において経済的に有利であシ、また特にオフセ
ット4相PSK信号の受信・復調に際してクロック再生
回路からのクロックを使用しないためパーそトエラーを
生じることがなく、確実にフレーム同期を維持できると
いう利点がある。
なお、本発明は上記実施例に限定されるものでなく、要
旨を逸脱しない範囲において種々変形実施が可能であシ
、例えば実施例ではオフセット4相PSKについてI軸
上のデータがQ軸上のデータよりも90°遅れている場
合を図示したが、逆の場合でも同様に本発明を適用でき
ることはいうまでもない。
【図面の簡単な説明】
第1図は本発明の一実施例に係るフレーム同期方式を説
明するだめの4相PSK信号およびオフセット4相PS
K信号の受信・復調回路の構成図、第2図はその動作を
説明するためのタイムチャート、第3図は従来の4相P
SK信号受信・復調回路の構成を示す図、第4図はその
動作を説明するためのタイムチャートである。

Claims (2)

    【特許請求の範囲】
  1. (1)フレームの位置を指示するユニークワードパター
    ンが挿入された4相PSK信号またはオフセット4相P
    SK信号を受信・復調して得られる、再生キャリアとの
    同相成分データ及び直交相成分データを、受信信号が4
    相PSK信号の場合は該信号のデータ伝送速度と同一周
    波数で、またオフセット4相PSK信号の場合は該信号
    のデータ伝送速度の2倍の周波数でそれぞれサンプリン
    グして出力する手段と、この手段により得られた出力信
    号中のユニークワードパターンと予め定められたユニー
    クワードパターンとを比較し、一致した時にユニークワ
    ードパターン検出信号を出力する手段と、この手段によ
    り得られたユニークワードパターン検出信号に基いてフ
    レーム同期を確立するフレーム同期回路とを備えたこと
    を特徴とするフレーム同期方式。
  2. (2)入力信号が4相PSKの場合に、受信・復調出力
    の非有効区間における前記ユニークワードパターン検出
    手段の出力を禁止するゲート手段を付加したことを特徴
    とする特許請求の範囲第1項記載のフレーム同期方式。
JP61022481A 1986-02-04 1986-02-04 フレ−ム同期方式 Pending JPS62180634A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61022481A JPS62180634A (ja) 1986-02-04 1986-02-04 フレ−ム同期方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61022481A JPS62180634A (ja) 1986-02-04 1986-02-04 フレ−ム同期方式

Publications (1)

Publication Number Publication Date
JPS62180634A true JPS62180634A (ja) 1987-08-07

Family

ID=12083909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61022481A Pending JPS62180634A (ja) 1986-02-04 1986-02-04 フレ−ム同期方式

Country Status (1)

Country Link
JP (1) JPS62180634A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5619507A (en) * 1993-06-30 1997-04-08 Nec Corporation Method and apparatus for establishing and maintaining frame synchronization in a satellite communication system
EP0924908A2 (en) * 1997-12-18 1999-06-23 Nec Corporation Frequency control in PSK receivers
US6046618A (en) * 1997-05-12 2000-04-04 Samsung Electronics Co., Ltd. Phase correction circuit and method therefor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5619507A (en) * 1993-06-30 1997-04-08 Nec Corporation Method and apparatus for establishing and maintaining frame synchronization in a satellite communication system
US6046618A (en) * 1997-05-12 2000-04-04 Samsung Electronics Co., Ltd. Phase correction circuit and method therefor
EP0924908A2 (en) * 1997-12-18 1999-06-23 Nec Corporation Frequency control in PSK receivers
EP0924908A3 (en) * 1997-12-18 2002-07-10 Nec Corporation Frequency control in PSK receivers
US6748036B1 (en) 1997-12-18 2004-06-08 Nec Corporation Radio receiving method and apparatus

Similar Documents

Publication Publication Date Title
JPH021675A (ja) オフセットqpsk方式用の搬送波再生回路
TWI516062B (zh) Demodulation device and demodulation method, and program products
JPH06205062A (ja) 遅延検波回路
JPH0136745B2 (ja)
US20020034266A1 (en) Demodulator for demodulating digital modulated signals
JP3108364B2 (ja) データ復調装置
JPS62180634A (ja) フレ−ム同期方式
JPH08265384A (ja) 復調装置
JPH06120995A (ja) ディジタル無線用受信機のフレーム同期回路
JP3783853B2 (ja) Fsk復調信号の中心レベル検出補正回路
JPS58194450A (ja) 復調装置
US6959051B2 (en) Clock regenerator for use in demodulating digital modulated signals
JP2795761B2 (ja) Msk信号復調回路
JPS6159579B2 (ja)
JP2912246B2 (ja) 復調システム
JP2002529991A (ja) ローカルクロックをコードレス通信網クロックと同期させる方法
JP3561595B2 (ja) Rds受信装置
JPH0479183B2 (ja)
JPH04281647A (ja) 連続位相変調信号復調回路
JPS63258142A (ja) Gmskモデムデ−タ識別装置
JPH0817408B2 (ja) 信号系列検出装置
JPH09153921A (ja) シンボルクロック再生回路
JPH02281851A (ja) 復調装置
JPH0637838A (ja) クロック位相誤差検出方法および回路
JPH0234552B2 (ja)