JPH09153921A - シンボルクロック再生回路 - Google Patents
シンボルクロック再生回路Info
- Publication number
- JPH09153921A JPH09153921A JP7309648A JP30964895A JPH09153921A JP H09153921 A JPH09153921 A JP H09153921A JP 7309648 A JP7309648 A JP 7309648A JP 30964895 A JP30964895 A JP 30964895A JP H09153921 A JPH09153921 A JP H09153921A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- difference
- symbol
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 位相変調信号の復調の際に、どんな情報パタ
ーンからでも高精度なシンボルクロックが再生できるシ
ンボルクロック再生回路を提供する。 【解決手段】 位相検波出力は、半シンボル遅延させる
遅延回路１０に入力され、半シンボル遅延された出力
は、差分回路１１にて位相検波出力と１階差分される。
１階差分出力は、全波整流回路１２に入力され絶対値演
算処理され、さらに半シンボル遅延回路２０と差分回路
２１で２階差分される。この２階差分の出力は、シンボ
ルタイミングで必ず立ち下がり、他の期間では立ち下が
りを生じないため、二値化回路１３にて二値化して理想
的なシンボルクロックを再生する。
ーンからでも高精度なシンボルクロックが再生できるシ
ンボルクロック再生回路を提供する。 【解決手段】 位相検波出力は、半シンボル遅延させる
遅延回路１０に入力され、半シンボル遅延された出力
は、差分回路１１にて位相検波出力と１階差分される。
１階差分出力は、全波整流回路１２に入力され絶対値演
算処理され、さらに半シンボル遅延回路２０と差分回路
２１で２階差分される。この２階差分の出力は、シンボ
ルタイミングで必ず立ち下がり、他の期間では立ち下が
りを生じないため、二値化回路１３にて二値化して理想
的なシンボルクロックを再生する。
Description
【０００１】
【発明の属する技術分野】本発明は、位相変調信号の復
調時に、その検波信号からシンボルクロックを再生する
シンボルクロック再生回路に関するものである。
調時に、その検波信号からシンボルクロックを再生する
シンボルクロック再生回路に関するものである。
【０００２】
【従来の技術】従来から、位相変調信号の復調時に、そ
の位相変調信号を準同期検波して得られる検波信号であ
るベースバンド信号からシンボルクロックを再生するた
め、シンボルクロック再生回路が用いられている。
の位相変調信号を準同期検波して得られる検波信号であ
るベースバンド信号からシンボルクロックを再生するた
め、シンボルクロック再生回路が用いられている。
【０００３】図８は従来のシンボルクロック再生回路の
構成を示すブロック図である。図８において、１５は、
ベースバンド信号に含まれる同相ベースバンド信号Ｉお
よび直交ベースバンド信号Ｑにより、位相情報（ｔａｎ
-1（Ｑ／Ｉ））を求めるアークタンジェントＲＯＭ、１
０は半シンボル遅延（Ｔs ／２）させる半シンボル遅延
回路、１１は位相差を計算する差分回路、１２は位相差
の絶対値を求める全波整流回路、１６は全波整流回路１
２の出力を安定させるＰＬＬ回路である。
構成を示すブロック図である。図８において、１５は、
ベースバンド信号に含まれる同相ベースバンド信号Ｉお
よび直交ベースバンド信号Ｑにより、位相情報（ｔａｎ
-1（Ｑ／Ｉ））を求めるアークタンジェントＲＯＭ、１
０は半シンボル遅延（Ｔs ／２）させる半シンボル遅延
回路、１１は位相差を計算する差分回路、１２は位相差
の絶対値を求める全波整流回路、１６は全波整流回路１
２の出力を安定させるＰＬＬ回路である。
【０００４】位相変調信号を準同期検波して得られるベ
ースバンド信号Ｉ，Ｑは、アークタンジェントＲＯＭ１
５で位相情報ｔａｎ-1（Ｑ／Ｉ）になり、半シンボル遅
延回路１０および差分回路１１で半シンボル間隔の差分
値が出力される。隣接シンボルで必ず位相が変化するπ
／４シフトＱＰＳＫ信号ならば、シンボルタイミングで
ゼロクロスするので、全波整流回路１２で絶対値演算し
た後、ＰＬＬ回路１６で安定したシンボルクロックを再
生する。
ースバンド信号Ｉ，Ｑは、アークタンジェントＲＯＭ１
５で位相情報ｔａｎ-1（Ｑ／Ｉ）になり、半シンボル遅
延回路１０および差分回路１１で半シンボル間隔の差分
値が出力される。隣接シンボルで必ず位相が変化するπ
／４シフトＱＰＳＫ信号ならば、シンボルタイミングで
ゼロクロスするので、全波整流回路１２で絶対値演算し
た後、ＰＬＬ回路１６で安定したシンボルクロックを再
生する。
【０００５】上記構成において、シンボルクロックが再
生される様子を図９に示す。図９（ａ）において、実線
はアークタンジェントＲＯＭ１５の出力であり、点線は
半シンボル遅延回路１０の出力である。各々の差分した
結果、つまり差分回路１１の出力は図９（ｂ）のように
なる。この図から、周期Ｔsym 毎に存在するシンボル点
でゼロクロスしていることが分かる。図９（ｃ）は上記
図９（ａ）および図９（ｂ）の様子を表として表した図
である。図９（ｃ）からも明らかなように、シンボル点
でゼロクロスすることが分かる。したがって、全波整流
回路１２で差分出力の絶対値を求め、ＰＬＬ回路１６を
通すことによってシンボルクロックを再生することがで
きる。
生される様子を図９に示す。図９（ａ）において、実線
はアークタンジェントＲＯＭ１５の出力であり、点線は
半シンボル遅延回路１０の出力である。各々の差分した
結果、つまり差分回路１１の出力は図９（ｂ）のように
なる。この図から、周期Ｔsym 毎に存在するシンボル点
でゼロクロスしていることが分かる。図９（ｃ）は上記
図９（ａ）および図９（ｂ）の様子を表として表した図
である。図９（ｃ）からも明らかなように、シンボル点
でゼロクロスすることが分かる。したがって、全波整流
回路１２で差分出力の絶対値を求め、ＰＬＬ回路１６を
通すことによってシンボルクロックを再生することがで
きる。
【０００６】図１０に、従来のシンボルクロック再生回
路の動作の一例を示す。図１０において、実線は位相情
報で、点線は位相情報を差分した後に絶対値を求めた信
号である。信号には、（財）電波システム開発センター
標準規格ＲＣＲ ＳＴＤ−２８に規定されたプリアンブ
ルパターン（１００１）を用いている。
路の動作の一例を示す。図１０において、実線は位相情
報で、点線は位相情報を差分した後に絶対値を求めた信
号である。信号には、（財）電波システム開発センター
標準規格ＲＣＲ ＳＴＤ−２８に規定されたプリアンブ
ルパターン（１００１）を用いている。
【０００７】
【発明が解決しようとする課題】しかしながら上記のよ
うな従来のシンボルクロック再生回路では、以下の理由
により、位相変調信号のキャリアに周波数ズレがある場
合に対しては弱く、良好にシンボルクロックを再生する
ことができないという問題点を有していた。
うな従来のシンボルクロック再生回路では、以下の理由
により、位相変調信号のキャリアに周波数ズレがある場
合に対しては弱く、良好にシンボルクロックを再生する
ことができないという問題点を有していた。
【０００８】図１１にキャリアに周波数ズレがある場合
におけるアークタンジェントＲＯＭ１５の出力の位相情
報を遅延差分した様子を示す。図１１（ａ）において、
実線はアークタンジェントＲＯＭ１５の出力であり、点
線は半シンボル遅延回路１０の出力である。各々の差分
した結果、つまり差分回路１１の出力は、図１１（ｂ）
のようになる。
におけるアークタンジェントＲＯＭ１５の出力の位相情
報を遅延差分した様子を示す。図１１（ａ）において、
実線はアークタンジェントＲＯＭ１５の出力であり、点
線は半シンボル遅延回路１０の出力である。各々の差分
した結果、つまり差分回路１１の出力は、図１１（ｂ）
のようになる。
【０００９】この図から、位相変調信号のキャリアに周
波数ズレがある場合には、図１１（ｂ）に示すようなオ
フセットが生じ、サンプル点でゼロクロスしない場合が
生じることが分かる。また、図８に示すように、１回だ
け遅延差分を行うということは、（式１）および（式
２）で示されるように、位相誤差成分は除去されるが、
キャリア周波数誤差成分は除去されていないということ
が分かる。
波数ズレがある場合には、図１１（ｂ）に示すようなオ
フセットが生じ、サンプル点でゼロクロスしない場合が
生じることが分かる。また、図８に示すように、１回だ
け遅延差分を行うということは、（式１）および（式
２）で示されるように、位相誤差成分は除去されるが、
キャリア周波数誤差成分は除去されていないということ
が分かる。
【００１０】すなわち、検波器出力は（式１）のように
表される。
表される。
【００１１】
【数１】
【００１２】ここで、θ（ｔ）＝情報がのっている位
相、δωｔ＝周波数誤差、θ′＝位相誤差である。そし
て、１回差分の結果は、ｔ＝０とすると、（式２）のよ
うになり、位相誤差成分θ′のみが除去されている。
相、δωｔ＝周波数誤差、θ′＝位相誤差である。そし
て、１回差分の結果は、ｔ＝０とすると、（式２）のよ
うになり、位相誤差成分θ′のみが除去されている。
【００１３】
【数２】
【００１４】このため、位相変調信号の復調の際に、情
報パターンとして、プリアンブルパターン以外の任意の
ランダムパターンが入力された場合には、その情報パタ
ーンから高精度なシンボルクロックを再生することがで
きないという問題点をも有していた。
報パターンとして、プリアンブルパターン以外の任意の
ランダムパターンが入力された場合には、その情報パタ
ーンから高精度なシンボルクロックを再生することがで
きないという問題点をも有していた。
【００１５】本発明は、上記の問題点を解決するもの
で、位相変調信号の復調の際に、入力されたどのような
情報パターンに対しても、その情報パターンから高精度
なシンボルクロックを再生することができるシンボルク
ロック再生回路を提供する。
で、位相変調信号の復調の際に、入力されたどのような
情報パターンに対しても、その情報パターンから高精度
なシンボルクロックを再生することができるシンボルク
ロック再生回路を提供する。
【００１６】
【課題を解決するための手段】上記課題を解決するた
め、本発明の請求項１に記載のシンボルクロック再生回
路は、位相変調信号の位相検波信号とそれを前記位相変
調信号のシンボルクロックの１／２周期だけ遅延した信
号との差分値を演算して出力する第１の差分手段と、前
記第１の差分手段から出力された信号の絶対値を演算し
て出力する絶対値手段と、前記絶対値手段から出力され
た信号とそれを前記１／２周期だけ遅延した信号との差
分値を演算して出力する第２の差分手段と、前記第２の
差分手段から出力された信号を二値化して、前記シンボ
ルクロックと相関する周期を有する信号を生成する二値
化手段とを備えた構成とする。
め、本発明の請求項１に記載のシンボルクロック再生回
路は、位相変調信号の位相検波信号とそれを前記位相変
調信号のシンボルクロックの１／２周期だけ遅延した信
号との差分値を演算して出力する第１の差分手段と、前
記第１の差分手段から出力された信号の絶対値を演算し
て出力する絶対値手段と、前記絶対値手段から出力され
た信号とそれを前記１／２周期だけ遅延した信号との差
分値を演算して出力する第２の差分手段と、前記第２の
差分手段から出力された信号を二値化して、前記シンボ
ルクロックと相関する周期を有する信号を生成する二値
化手段とを備えた構成とする。
【００１７】この構成によると、どのような情報パター
ンに対しても、その情報パターンに基づいて半シンボル
間隔で差分して絶対値演算を行い、さらに、その演算結
果に基づいて、シンボルタイミングで必ず立ち下がる２
階差分の信号を出力し、この出力信号を二値化手段に供
給して二値化する。
ンに対しても、その情報パターンに基づいて半シンボル
間隔で差分して絶対値演算を行い、さらに、その演算結
果に基づいて、シンボルタイミングで必ず立ち下がる２
階差分の信号を出力し、この出力信号を二値化手段に供
給して二値化する。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態を示す
シンボルクロック再生回路について、図面を参照しなが
ら説明する。
シンボルクロック再生回路について、図面を参照しなが
ら説明する。
【００１９】本発明の請求項１に対応する一実施の形態
である第１の実施の形態のシンボルクロック再生回路に
ついて説明する。図１は第１の実施の形態のシンボルク
ロック再生回路のブロック図である。図１において、１
０は位相検波器からの位相検波出力を半シンボル期間
（Ｔsym ／２）だけ遅延させる遅延回路、１１は位相検
波出力と遅延回路１０の出力との差を出力する第１の差
分手段としての差分回路、１２は絶対値演算を行う絶対
値手段としての全波整流回路、２０は全波整流回路１２
の出力を半シンボル期間（Ｔ sym ／２）だけ遅延させる
遅延回路、２１は全波整流回路１２の出力と遅延回路２
０の出力との差を出力する第２の差分手段としての差分
回路、１３は、２段階の差分回路１１，２１を通した２
階差分出力を、０をしきい値としてリミッタ処理し二値
化する二値化手段としての二値化回路である。
である第１の実施の形態のシンボルクロック再生回路に
ついて説明する。図１は第１の実施の形態のシンボルク
ロック再生回路のブロック図である。図１において、１
０は位相検波器からの位相検波出力を半シンボル期間
（Ｔsym ／２）だけ遅延させる遅延回路、１１は位相検
波出力と遅延回路１０の出力との差を出力する第１の差
分手段としての差分回路、１２は絶対値演算を行う絶対
値手段としての全波整流回路、２０は全波整流回路１２
の出力を半シンボル期間（Ｔ sym ／２）だけ遅延させる
遅延回路、２１は全波整流回路１２の出力と遅延回路２
０の出力との差を出力する第２の差分手段としての差分
回路、１３は、２段階の差分回路１１，２１を通した２
階差分出力を、０をしきい値としてリミッタ処理し二値
化する二値化手段としての二値化回路である。
【００２０】ここで、遅延回路１０，２０を実現するに
は次のような方法がある。たとえば、システム構成が１
シンボル８サンプルで処理を行うものであれば、８×ｆ
sym（ｆsym はシンボル周波数）のクロックでｎｂｉｔ
×４段（ｎは量子化ビット数）のシフトレジスタを用い
れば、容易に半シンボル遅延させることができる。又、
先入れ先出しメモリ（ＦＩＦＯ）を用いても良い。
は次のような方法がある。たとえば、システム構成が１
シンボル８サンプルで処理を行うものであれば、８×ｆ
sym（ｆsym はシンボル周波数）のクロックでｎｂｉｔ
×４段（ｎは量子化ビット数）のシフトレジスタを用い
れば、容易に半シンボル遅延させることができる。又、
先入れ先出しメモリ（ＦＩＦＯ）を用いても良い。
【００２１】次に、上記構成により、シンボルクロック
が再生される様子を図２に示す。図２において、図２
（ａ）のごとくＴsym （シンボル周期）で入力位相が変
化したとき、これを半シンボル遅延させた位相は図２
（ｂ）となり、１階差分出力の絶対値をとった結果は図
２（ｃ）となる。図２（ｄ）は図２（ｃ）を半シンボル
遅延させた位相で、図２（ｅ）は２階差分の出力結果で
ある。ここで、−｜φ｜は負の値である。図２から明ら
かなように、差分回路１１，２１による２階差分の出力
信号は、周期Ｔsym 毎のシンボルタイミングで必ず立ち
下がり、正確なシンボルクロックが再生できる。
が再生される様子を図２に示す。図２において、図２
（ａ）のごとくＴsym （シンボル周期）で入力位相が変
化したとき、これを半シンボル遅延させた位相は図２
（ｂ）となり、１階差分出力の絶対値をとった結果は図
２（ｃ）となる。図２（ｄ）は図２（ｃ）を半シンボル
遅延させた位相で、図２（ｅ）は２階差分の出力結果で
ある。ここで、−｜φ｜は負の値である。図２から明ら
かなように、差分回路１１，２１による２階差分の出力
信号は、周期Ｔsym 毎のシンボルタイミングで必ず立ち
下がり、正確なシンボルクロックが再生できる。
【００２２】又、キャリアに周波数ずれがある場合の２
階差分出力結果までを図３に示す。図３において、キャ
リア周波数誤差成分をδωｔとすると、入力位相は図３
（ａ）のごとくθn ＋δωｔ（ｎは整数）と表され、こ
れを半シンボル遅延させた位相は、ｔ＝０のとき図３
（ｂ）となる。図３（ｃ）は１階差分出力の絶対値をと
った結果で、これを半シンボル遅延させた結果は図３
（ｄ）となり、２階差分出力の結果は図３（ｅ）であ
る。
階差分出力結果までを図３に示す。図３において、キャ
リア周波数誤差成分をδωｔとすると、入力位相は図３
（ａ）のごとくθn ＋δωｔ（ｎは整数）と表され、こ
れを半シンボル遅延させた位相は、ｔ＝０のとき図３
（ｂ）となる。図３（ｃ）は１階差分出力の絶対値をと
った結果で、これを半シンボル遅延させた結果は図３
（ｄ）となり、２階差分出力の結果は図３（ｅ）であ
る。
【００２３】この図から明らかなように、２階差分の結
果はシンボルタイミングの前後で正から負へ符号が変化
して必ずゼロクロスし、キャリアの周波数ずれからの影
響は受けずに正確なシンボルクロックが再生できる。
果はシンボルタイミングの前後で正から負へ符号が変化
して必ずゼロクロスし、キャリアの周波数ずれからの影
響は受けずに正確なシンボルクロックが再生できる。
【００２４】図４は、図１の構成における２階差分出力
の波形の一例を示す図である。送信データには疑似ラン
ダムパターンを用いた。図４に示すように、正確にシン
ボル間隔周期（Ｔsym ）でクロックが抽出できる。
の波形の一例を示す図である。送信データには疑似ラン
ダムパターンを用いた。図４に示すように、正確にシン
ボル間隔周期（Ｔsym ）でクロックが抽出できる。
【００２５】本発明の請求項２に対応する一実施の形態
である第２の実施の形態のシンボルクロック再生回路に
ついて説明する。図５は第２の実施の形態のシンボルク
ロック再生回路のブロック図である。このシンボルクロ
ック再生回路は乗積回路を用いることを特徴としてい
る。図５において、１０は、準同期検波出力である直交
検波出力Ｉ（Ｉa ），Ｑ（Ｑa ）を、半シンボル期間
（Ｔsym ／２）だけ遅延させて、遅延直交検波出力Ｉ
b ，Ｑbを出力する遅延手段としての遅延回路、１７は
直交検波出力Ｉa ，Ｑa と遅延回路１０からの遅延直交
検波出力Ｉb ，Ｑb とを乗積する乗積手段としての乗積
回路である。２０は乗積回路１７の出力を半シンボル期
間（Ｔsym ／２）だけ遅延させる遅延回路、１１は乗積
回路１７の出力と遅延回路２０の出力との差を出力する
差分手段としての差分回路、１３は、差分回路１１の出
力を、０をしきい値としてリミッタ処理し、二値化する
二値化手段としての二値化回路である。
である第２の実施の形態のシンボルクロック再生回路に
ついて説明する。図５は第２の実施の形態のシンボルク
ロック再生回路のブロック図である。このシンボルクロ
ック再生回路は乗積回路を用いることを特徴としてい
る。図５において、１０は、準同期検波出力である直交
検波出力Ｉ（Ｉa ），Ｑ（Ｑa ）を、半シンボル期間
（Ｔsym ／２）だけ遅延させて、遅延直交検波出力Ｉ
b ，Ｑbを出力する遅延手段としての遅延回路、１７は
直交検波出力Ｉa ，Ｑa と遅延回路１０からの遅延直交
検波出力Ｉb ，Ｑb とを乗積する乗積手段としての乗積
回路である。２０は乗積回路１７の出力を半シンボル期
間（Ｔsym ／２）だけ遅延させる遅延回路、１１は乗積
回路１７の出力と遅延回路２０の出力との差を出力する
差分手段としての差分回路、１３は、差分回路１１の出
力を、０をしきい値としてリミッタ処理し、二値化する
二値化手段としての二値化回路である。
【００２６】準同期検波信号を各々Ｉa ＝ｃｏｓθ
n+1 、Ｑa ＝ｓｉｎθn+1 とし、準同期検波信号を遅延
回路１０で半シンボル遅延させた信号を各々Ｉb ＝ｃｏ
ｓθn 、Ｑb ＝ｓｉｎθn として、これらを乗積回路１
７で乗積すると、（式３）のようになる。
n+1 、Ｑa ＝ｓｉｎθn+1 とし、準同期検波信号を遅延
回路１０で半シンボル遅延させた信号を各々Ｉb ＝ｃｏ
ｓθn 、Ｑb ＝ｓｉｎθn として、これらを乗積回路１
７で乗積すると、（式３）のようになる。
【００２７】
【数３】
【００２８】ここで、φn ＝θn+1 −θn とすると、ｃ
ｏｓφn は｜φn ｜に対して単調減少するので、さらに
ｃｏｓφn を遅延回路１０および差分回路１１で半シン
ボル間隔の差分値を出力すると、図１における２階差分
出力と同様になる。
ｏｓφn は｜φn ｜に対して単調減少するので、さらに
ｃｏｓφn を遅延回路１０および差分回路１１で半シン
ボル間隔の差分値を出力すると、図１における２階差分
出力と同様になる。
【００２９】２階差分出力を二値化回路１３でリミッタ
処理して二値化し、シンボルクロックを再生する。この
実施の形態の場合、乗積回路１７を必要とする代わり、
アークタンジェントＲＯＭは不要となる。
処理して二値化し、シンボルクロックを再生する。この
実施の形態の場合、乗積回路１７を必要とする代わり、
アークタンジェントＲＯＭは不要となる。
【００３０】本発明の請求項３に対応する一実施の形態
である第３の実施の形態のシンボルクロック再生回路に
ついて説明する。図６は第３の実施の形態のシンボルク
ロック再生回路のブロック図である。このシンボルクロ
ック再生回路は排他的論理和回路を用いることを特徴と
している。図６において、１３ａは、例えば無線受信機
の中間周波信号等の変調信号を、０をしきい値としてリ
ミッタ処理し、二値化する第１の二値化手段としての二
値化回路、１０は二値化回路１３ａの出力を半シンボル
期間（Ｔsym ／２）だけ遅延させる遅延回路、１８は二
値化回路１３ａの出力と遅延回路１０の出力との排他的
論理和をとる排他的論理和演算手段としての排他的論理
和回路である。１９は排他的論理和回路１８の出力を平
滑化する低域通過フィルタ（ＬＰＦ）である。２０は平
滑化された低域通過フィルタ１９の出力を半シンボル期
間（Ｔsym ／２）だけ遅延させる遅延回路、２１は低域
通過フィルタ１９の出力と遅延回路２０の出力との差を
出力する差分手段としての差分回路、１３ｂは、差分回
路２１の出力を、０をしきい値としてリミッタ処理し、
二値化する第２の二値化手段としての二値化回路であ
る。
である第３の実施の形態のシンボルクロック再生回路に
ついて説明する。図６は第３の実施の形態のシンボルク
ロック再生回路のブロック図である。このシンボルクロ
ック再生回路は排他的論理和回路を用いることを特徴と
している。図６において、１３ａは、例えば無線受信機
の中間周波信号等の変調信号を、０をしきい値としてリ
ミッタ処理し、二値化する第１の二値化手段としての二
値化回路、１０は二値化回路１３ａの出力を半シンボル
期間（Ｔsym ／２）だけ遅延させる遅延回路、１８は二
値化回路１３ａの出力と遅延回路１０の出力との排他的
論理和をとる排他的論理和演算手段としての排他的論理
和回路である。１９は排他的論理和回路１８の出力を平
滑化する低域通過フィルタ（ＬＰＦ）である。２０は平
滑化された低域通過フィルタ１９の出力を半シンボル期
間（Ｔsym ／２）だけ遅延させる遅延回路、２１は低域
通過フィルタ１９の出力と遅延回路２０の出力との差を
出力する差分手段としての差分回路、１３ｂは、差分回
路２１の出力を、０をしきい値としてリミッタ処理し、
二値化する第２の二値化手段としての二値化回路であ
る。
【００３１】ここで、変調信号としての中間周波信号等
を遅延させる遅延回路１０を実現するには、シフトレジ
スタを多段構成することでも良いし、電子情報通信学会
１９９５年総合大会講演論文集のＢ−３５３にある弾性
表面波共振子を用いても可能である。
を遅延させる遅延回路１０を実現するには、シフトレジ
スタを多段構成することでも良いし、電子情報通信学会
１９９５年総合大会講演論文集のＢ−３５３にある弾性
表面波共振子を用いても可能である。
【００３２】次に、上記構成により、シンボルクロック
が再生される様子を図７に示す。図７において、図７
（ａ）のごとく中間周波信号が＋４５°、−１３５°と
変化したとき、これを半シンボル遅延させた中間周波信
号は図７（ｂ）となる。この図７（ａ）と図７（ｂ）の
排他的論理和をとった結果は、図７（ｃ）となる。図７
（ｃ）を低域通過フィルタを通して平滑化すると、図２
（ｃ）にある１階差分出力の絶対値をとったものと同様
になる。
が再生される様子を図７に示す。図７において、図７
（ａ）のごとく中間周波信号が＋４５°、−１３５°と
変化したとき、これを半シンボル遅延させた中間周波信
号は図７（ｂ）となる。この図７（ａ）と図７（ｂ）の
排他的論理和をとった結果は、図７（ｃ）となる。図７
（ｃ）を低域通過フィルタを通して平滑化すると、図２
（ｃ）にある１階差分出力の絶対値をとったものと同様
になる。
【００３３】したがって、さらに半シンボル遅延差分し
リミッタ処理して二値化することで、正確なシンボルク
ロックを抽出することができる。この実施の形態の場
合、排他的論理和回路１８と低域通過フィルタ１９を必
要とする代わり、アークタンジェントＲＯＭは不要とな
る。
リミッタ処理して二値化することで、正確なシンボルク
ロックを抽出することができる。この実施の形態の場
合、排他的論理和回路１８と低域通過フィルタ１９を必
要とする代わり、アークタンジェントＲＯＭは不要とな
る。
【００３４】
【発明の効果】以上のように本発明によれば、どのよう
な情報パターンに対しても、その情報パターンに基づい
て半シンボル間隔で差分して絶対値演算を行い、さら
に、その演算結果に基づいて、シンボルタイミングで必
ず立ち下がる２階差分の信号を出力し、この出力信号を
二値化手段に供給して二値化することができる。
な情報パターンに対しても、その情報パターンに基づい
て半シンボル間隔で差分して絶対値演算を行い、さら
に、その演算結果に基づいて、シンボルタイミングで必
ず立ち下がる２階差分の信号を出力し、この出力信号を
二値化手段に供給して二値化することができる。
【００３５】そのため、位相変調信号の復調の際に、入
力されたどのような情報パターンに対しても、その情報
パターンから高精度なシンボルクロックを再生すること
ができる。
力されたどのような情報パターンに対しても、その情報
パターンから高精度なシンボルクロックを再生すること
ができる。
【図１】本発明の第１の実施の形態のシンボルクロック
再生回路のブロック図
再生回路のブロック図
【図２】同実施の形態における２階差分出力までの結果
の説明図
の説明図
【図３】同実施の形態におけるキャリア周波数ずれ時の
２階差分出力結果の説明図
２階差分出力結果の説明図
【図４】同実施の形態における２階差分後の出力波形図
【図５】本発明の第２の実施の形態のシンボルクロック
再生回路のブロック図
再生回路のブロック図
【図６】本発明の第３の実施の形態のシンボルクロック
再生回路のブロック図
再生回路のブロック図
【図７】同実施の形態における１階差分出力までの結果
の説明図
の説明図
【図８】従来のシンボルクロック再生回路のブロック図
【図９】同従来例における位相情報の説明図
【図１０】同従来例における再生波形図
【図１１】同従来例におけるキャリア周波数ずれ時の位
相情報の説明図
相情報の説明図
１０ 遅延回路 １１ 差分回路 １２ 全波整流回路 １３，１３ａ，１３ｂ 二値化回路 １７ 乗積回路 １８ 排他的論理和回路 １９ 低域通過フィルタ ２１ 差分回路
Claims (3)
- 【請求項１】 位相変調信号の位相検波信号とそれを前
記位相変調信号のシンボルクロックの１／２周期だけ遅
延した信号との差分値を演算して出力する第１の差分手
段と、前記第１の差分手段から出力された信号の絶対値
を演算して出力する絶対値手段と、前記絶対値手段から
出力された信号とそれを前記１／２周期だけ遅延した信
号との差分値を演算して出力する第２の差分手段と、前
記第２の差分手段から出力された信号を二値化して、前
記シンボルクロックと相関する周期を有する信号を生成
する二値化手段とを備えたシンボルクロック再生回路。 - 【請求項２】 位相変調信号の準同期検波信号とそれを
前記位相変調信号のシンボルクロックの１／２周期だけ
遅延した信号との各同相成分および各直交成分に基づい
て、それらの乗積値を演算して出力する乗積手段と、前
記乗積手段から出力された信号とそれを前記１／２周期
だけ遅延した信号との差分値を演算して出力する差分手
段と、前記差分手段から出力された信号を二値化して、
前記シンボルクロックと相関する周期を有する信号を生
成する二値化手段とを備えたシンボルクロック再生回
路。 - 【請求項３】 位相変調信号を二値化して出力する第１
の二値化手段と、前記第１の二値化手段から出力された
信号とそれを前記位相変調信号のシンボルクロックの１
／２周期だけ遅延した信号との排他的論理和を演算して
出力する排他的論理和演算手段と、前記排他的論理和演
算手段から出力された信号を平滑化して、その低域成分
を抽出する低域通過フィルタと、前記低域通過フィルタ
から抽出された信号とそれを前記１／２周期だけ遅延し
た信号との差分値を演算して出力する差分手段と、前記
差分手段から出力された信号を二値化して、前記シンボ
ルクロックと相関する周期を有する信号を生成する第２
の二値化手段とを備えたシンボルクロック再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7309648A JPH09153921A (ja) | 1995-11-29 | 1995-11-29 | シンボルクロック再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7309648A JPH09153921A (ja) | 1995-11-29 | 1995-11-29 | シンボルクロック再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09153921A true JPH09153921A (ja) | 1997-06-10 |
Family
ID=17995581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7309648A Pending JPH09153921A (ja) | 1995-11-29 | 1995-11-29 | シンボルクロック再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09153921A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005160042A (ja) * | 2003-10-30 | 2005-06-16 | Matsushita Electric Ind Co Ltd | Ａｓｋ復調装置およびそれを用いた無線装置 |
-
1995
- 1995-11-29 JP JP7309648A patent/JPH09153921A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005160042A (ja) * | 2003-10-30 | 2005-06-16 | Matsushita Electric Ind Co Ltd | Ａｓｋ復調装置およびそれを用いた無線装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000278341A (ja) | 直交位相復調回路 | |
| US7046743B2 (en) | Demodulator for demodulating digital modulated signals | |
| JP3108364B2 (ja) | データ復調装置 | |
| JP3729366B2 (ja) | パケットｆｓｋ受信機用クロック再生回路 | |
| JPH09153921A (ja) | シンボルクロック再生回路 | |
| JPH06177927A (ja) | Ｄｑｐｓｋ遅延検波回路 | |
| US4803385A (en) | Phase detecting circuit | |
| US6959051B2 (en) | Clock regenerator for use in demodulating digital modulated signals | |
| JPH0870332A (ja) | クロック再生装置 | |
| JP2795761B2 (ja) | Ｍｓｋ信号復調回路 | |
| JP3134442B2 (ja) | 復調装置 | |
| JP2003188931A (ja) | クロック再生装置及びクロック再生方法 | |
| JPS5975743A (ja) | クロツク再生回路 | |
| JPH0614070A (ja) | デジタル復調器 | |
| JP3353331B2 (ja) | クロック抽出方法及びクロック抽出回路 | |
| JPH0131823B2 (ja) | ||
| JP3392771B2 (ja) | フレーム同期信号検出装置及びそれを用いたキャリア再生装置 | |
| JPH066397A (ja) | 遅延検波器 | |
| JPH06197138A (ja) | ディジタルクロック再生回路 | |
| JPH0637838A (ja) | クロック位相誤差検出方法および回路 | |
| JP3183456B2 (ja) | クロック再生回路及びこれを用いた受信装置 | |
| JPS6159579B2 (ja) | ||
| JP3015680B2 (ja) | バイフェ−ズｂｐｓｋ信号の復号回路 | |
| JP4594713B2 (ja) | シンボルタイミング発生回路 | |
| JPH0479183B2 (ja) |