JP3183456B2 - クロック再生回路及びこれを用いた受信装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、位相変調信号の復
調器にクロック再生回路に関し、特に、多相位相変調
（多相ＰＳＫ）信号や多値直交振幅位相変調（多値ＱＡ
Ｍ）信号のクロック再生回路及びこれを用いた受信装置
に関する。

【０００２】

【従来の技術】従来の多値ＱＡＭ復調器等においては、
復調出力であるベースバンド信号からクロック再生回路
によりクロック信号を再生して出力データを復調、再生
するように構成されている。

【０００３】図１０は、このような受信装置の基本構成
を示すブロック図である。入力端子８０に印加された多
値ＱＡＭ信号等の受信信号は、同期検波回路８１におい
て位相が直交する２つの搬送波を用いて復調されベース
バンドの復調データとして出力される。それぞれの出力
は、それぞれ多値識別回路８２、８３において再生クロ
ックにより多値レベル信号として識別され、位相平面の
直交軸上のＩ及びＱ出力となる。また、同期検波回路８
１の一方の出力は、クロック位相誤差検出回路８４に入
力され該出力からクロック信号の位相誤差信号が生成さ
れる。位相誤差信号はループフィルタ８５を介して電圧
制御発振器ＶＣＯ８６に印加され、電圧制御発振器ＶＣ
Ｏ８６の出力位相は前記復調データ信号に含まれるクロ
ック位相に一致するように制御される。

【０００４】従来、クロック位相誤差の検出回路として
は、クロック信号により復調データから検出される隣接
するシンボルの中間点の信号値を、ゼロレベルをリファ
レンスとして検出する構成のゼロクロス法が知られてい
る。

【０００５】図１１は、このようなクロック再生回路に
おける位相誤差信号の検出回路の一例を示すブロック図
である（特開平６−２７６２４７号公報参照）。

【０００６】クロック再生回路の誤差信号の検出回路
は、入力端子９１から供給される多値ＱＡＭの復調デー
タのＩ（又はＱ）信号ａを多値ＱＡＭ変調時の標本化周
波数の２倍の周波数のクロックで遅延させる２つの遅延
回路９２、９３と、入力端子９１から供給される現在の
Ｉ（又はＱ）信号ａから遅延回路９２、９３により２ク
ロックだけ遅延したＩ（又はＱ）信号ｂを減算する減算
回路９４と、この減算回路９４の減算結果に応じて遅延
回路９２により１クロック遅延したＩ（又はＱ）信号ｃ
の符号を反転又は非反転する符号反転回路９６と、前記
減算回路９４の減算結果の絶対値が端子１０１から供給
される第１のしきい値よりも大きいか否かを判定する第
１の判定回路９５と、入力端子９１から供給される現在
のＩ（又はＱ）信号ａと遅延回路９２、９３により２ク
ロック遅延されたＩ（又はＱ）信号ｂを加算する加算回
路９８と、この加算回路９８の加算結果が端子１０２か
ら供給される第２のしきい値よりも小さいか否かを判定
する第２の判定回路９９と、第１の判定回路９５及び第
２の判定回路９９の判定結果に応じて符号反転回路９６
からの信号の通過を制御するゲート回路９７とから構成
され、出力端子１００から出力される位相誤差検出信号
をループフィルタを介してクロック発生回路としての図
示しない電圧制御発振器ＶＣＯを制御し、電圧制御発振
器ＶＣＯから再生クロックを出力する。

【０００７】次に、図１１に示す誤差信号検出回路の動
作を説明する。

【０００８】減算回路９４は、信号ａと信号ｂとの減算
結果により符号反転回路９６を制御し、信号ｃから検出
される位相誤差信号の符号を信号ａから信号ｂへの信号
の変化方向により切換える。これにより、符号反転回路
９６は信号ａから信号ｂへの変化が正か負かに拘わらず
一定極性の誤差信号を出力する。

【０００９】判定回路９５は、前記減算結果が端子１０
１から与えられたしきい値より大きいか否かを判断し
て、信号ａから信号ｂへの信号変化幅の大きい場合にの
み信号ｃから位相誤差信号を出力するようにゲート回路
９７を制御する。

【００１０】加算回路９８及び判定回路９９は、信号ａ
と信号ｂとの加算結果が端子１０２から与えられたしき
い値より小さいか否かを判定し、ゲート回路９７のゲー
トの開閉を行う。これにより、ゲート回路９７は、信号
ａから信号ｂへの信号レベルの変化がゼロレベルに対し
て略対称関係にある場合にのみ信号ｃから位相誤差信号
を出力する。

【００１１】この結果、図１１に示す回路は、信号ａ及
び信号ｂの変化がゼロレベルに対して対称で大きな変化
を起こす場合にのみ、信号ｃからクロック発生回路に負
帰還制御が可能な極性の位相誤差を検出し出力端子１０
０から位相誤差信号を出力するように動作する。

【００１２】また、図１２は、他の位相誤差信号の検出
回路を用いたクロック再生回路の例を示すブロック図で
ある（特開平９−２７８２９号公報参照）。位相誤差信
号として、復調データから検出される隣接するシンボル
の平均値をリファレンスとして、隣接するシンボルの中
間の信号値からの差を演算する方式である。

【００１３】同図のクロック再生回路における誤差信号
の検出回路は、入力端子１１１から供給される多値ＱＡ
Ｍの復調信号のＩ（又はＱ）信号Ａをクロック信号の２
倍の周波数のクロックで遅延させる２つのＤ型フリップ
フロップを用いた遅延回路１１２、１１３と、入力端子
１１１から供給される現在のＩ（又はＱ）信号Ａと遅延
回路１１２、１１３により２クロックだけ遅延されたＩ
（又はＱ）信号Ｂとの平均値（Ａ＋Ｂ）／２を算出する
予測値検出演算回路１１４と、この予測値検出演算回路
１１４の出力と遅延回路１１２の出力Ｃとの減算を行う
減算処理回路１１５とを有する。また、同様な構成の遅
延回路１１６、１１７と、入力端子１１１から供給され
る現在のＩ（又はＱ）信号Ａと遅延回路１１６、１１７
により２クロック遅延したＩ（又はＱ）信号Ｂとの減算
値（Ａ−Ｂ）を算出する減算処理回路１１８と、該減算
処理回路１１８の出力（Ａ−Ｂ）と減算処理手段１１５
の出力｛（Ａ＋Ｂ）／２−Ｃ｝とを乗算する乗算処理回
路１１９から構成されている。

【００１４】次に、図１２に示す誤差信号の検出回路の
動作を説明する。

【００１５】予測値検出演算回路１１４は、隣接するシ
ンボルの信号Ａと信号Ｂの平均値（Ａ＋Ｂ）／２を位相
誤差信号の予測値として出力する。また、減算処理回路
１１５は、隣接するシンボルの中間の信号値を信号Ｃか
ら検出して出力（Ａ＋Ｂ）／２との差｛（Ａ＋Ｂ）／２
−Ｃ｝を求める。この減算処理では、隣接するシンボル
の中間値をリファレンスとして誤差信号を求めることに
なる。一方、減算処理回路１１８は、信号Ａと信号Ｂと
の差を求めることにより、隣接するシンボル間の変化の
方向及びその変化幅の情報を有する信号（Ａ−Ｂ）を出
力する。

【００１６】乗算処理回路１１９は、両減算処理回路１
１５、１１８の出力を乗算することにより、クロック信
号の位相を制御する位相誤差信号を生成し出力端子１２
０に出力する。出力端子１２０からの位相誤差信号をル
ープフィルタを介してクロック発生回路としての電圧制
御発信器ＶＣＯを制御し、ＶＣＯから発生される再生ク
ロックの位相を制御する。

【００１７】

【発明が解決しようとする課題】図１１に示すようなゼ
ロクロス法に基づく方式は、多値ＰＳＫや多値ＱＡＭに
適用した場合、多値数が増えるほどゼロクロス点のずれ
の検出が困難となる。また、誤差信号の検出は隣接する
シンボル間の信号の変化がゼロレベルに対して対称関係
にあり、かつ信号レベルが大きいときに限られて行われ
るので、誤差信号のサンプル頻度が荒くなり再生クロッ
クにジッタ誤差が生じるという問題がある。

【００１８】また、図１２に示すような隣接するシンボ
ル間の信号の平均値を基準として前記シンボルの中間時
点の信号値からの差を検出する方式は、シンボル間の信
号の変化がゼロレベルに対して対称関係でない場合にも
誤差信号を検出することが可能でありサンプル頻度を向
上させることが可能である。しかし、この方式は、シン
ボル間の信号の変化が直線的なものであることと、復調
データから検出されるシンボルの値が理想的値を有する
ものと仮定するものであるが、実際にはいずれもかなり
の誤差を伴うものでありリファレンスとしての精度は不
十分であるから位相誤差検出の精度も不十分なものとな
るという問題があった。

【００１９】（発明の目的）本発明は、再生クロックの
位相誤差の検出頻度及び精度を向上させ再生クロックの
ジッタ成分を少なくすることを可能とするクロック再生
回路を提供することを目的とする。

【００２０】本発明は、多値位相変調信号又は多値位相
振幅変調信号に対してジッタ成分の少ないクロックを再
生し復調データを再生することを可能とする受信装置を
提供することを目的とする。

【００２１】

【課題を解決するための手段】本発明のクロック再生回
路は、多値位相変調信号又は多値直交振幅変調信号の復
調データからクロック信号を再生するクロック再生回路
において、クロック信号により復調データから検出され
る隣接するシンボルの中間時点の信号値を出力する第一
の出力手段と、復調データを正規の多値レベルの信号に
変換した後、信号伝送路の特性と近似するロールオフ特
性を有する帯域制限用のフィルタを介して得た信号の前
記中間時点の信号値を出力する第二の出力手段と、前記
両信号値の差分値に基づいて位相誤差信号を生成する演
算手段と、前記位相誤差信号によりクロック信号の位相
が制御されるクロック発生手段とを有する。

【００２２】また、前記クロック再生回路において、前
記演算手段は、隣接するシンボル間の変化方向を判定
し、隣接するシンボルの間の変化方向に拘わらず前記差
分値の極性を一定にする符号反転手段を有し、また、第
一の出力手段は、受信データを入力とする、それぞれク
ロック信号の１／２周期遅延する直列接続された第一及
び第二の遅延手段を有し、前記直列接続点からシンボル
の中間時点の信号値を出力する構成とし、また、前記演
算手段は、前記隣接するシンボル間の変化幅を判定し
て、前記変化幅が一定値以下の場合の前記差分値を廃棄
するゲート手段を有する構成とすることができる。

【００２３】本発明の受信装置は、多値位相変調信号又
は多値直交振幅変調信号を復調しデジタルデータを再生
する受信装置において、前記復調又は再生に用いるクロ
ック信号を出力するクロック再生回路を有し、該クロッ
ク再生回路は、クロック信号により検出される復調デー
タの隣接するシンボルの中間時点の信号値を出力する第
一の出力手段と、復調データを正規の多値レベルの信号
に変換した後、信号伝送路の特性と近似するロールオフ
特性を有する帯域制限用のフィルタを介して得た信号の
前記中間時点の信号値を出力する第二の出力手段と、前
記両信号値の差分値に基づいて位相誤差信号を生成する
演算手段と、前記位相誤差信号によりクロック信号の位
相が制御されるクロック発生手段とを有する。

【００２４】また、前記受信装置において、前記演算手
段は、隣接するシンボル間の変化方向を判定し、隣接す
るシンボルの間の変化方向に拘わらず前記差分値の極性
を一定にする符号反転手段を有し、また、前記演算手段
は、前記隣接するシンボル間の変化幅を判定して、前記
変化幅が一定値以下の前記差分値を廃棄するゲート手段
を有する構成とすることができる。

【００２５】

【発明の実施の形態】本発明のクロック再生回路及びこ
れを用いた受信装置の一実施の形態について以下詳細に
説明する。

【００２６】図１は、本実施の形態のクロック再生回路
を示すブロック図である。

【００２７】図１において、本実施の形態は、入力端子
１に接続されたビット判定回路２と、ビット判定回路２
に直列接続されたクロック間隔の遅延時間を有する遅延
回路３，４，５と、前記ビット判定回路２及び遅延回路
３，４，５の出力を入力とする演算回路１０と、入力端
子１に接続されたクロック間隔の１／２の遅延時間を有
する遅延回路６，７，８，９と、前記遅延回路８の出力
と前記演算回路１０の出力の差を出力する減算回路１３
と、前記遅延回路６，７，８，９の中央出力に相当する
遅延回路７の出力と最終遅延出力の前記遅延回路９の出
力を入力とし、各信号のレベルに対する判定を行う第１
の判定回路１１及び第２の判定回路１２と、第１の判定
回路１１の出力により前記減算回路１３の出力信号の極
性を制御する符号反転回路１４と、前記第２の判定回路
１２の出力により前記符号反転回路の出力を開閉するゲ
ート回路１５とから構成されている。

【００２８】本実施の形態の構成において、入力端子１
には多値ＰＳＫ信号又は多値ＱＡＭ信号から復調された
ベースバンド信号が入力される。ビット判定回路２は、
入力信号に対し各多値レベルに応じ量子化を行い理想的
な多値信号に変換する機能を有する。遅延回路３，４，
５と演算回路１０は、全体として伝送路特性と類似のロ
ールオフ特性を有するフィルタとしての機能を有する。
判定回路１１は、遅延回路７の出力信号ａと１データ間
隔遅れた出力信号ｂの変化の方向を検出して、その中間
時点の信号ｃから検出される誤差信号の極性を制御する
機能を有する。第２の判定回路１２は、前記出力信号
ａ，ｂに基づき位相誤差信号として不要なサンプルを除
去する機能を有する。

【００２９】次に、図１に示す本実施の形態の動作につ
いて説明する。

【００３０】遅延回路６、７、８、９は遅延時間がそれ
ぞれデータのクロック間隔の１／２に設定されている。
従って、直列接続された遅延回路の出力の関係は、ある
時点で出力信号ａ及びｂがシンボル点を示すとすると出
力信号ｃは隣接するシンボルの中間点であり、この中間
点における信号値と基準となる信号値との差を検出する
ことでクロック信号の位相誤差を表す位相誤差信号を生
成することができる。

【００３１】本実施の形態では後述するようにこの基準
となる信号を前記ビット判定回路２及び遅延回路３、
４、５及び演算回路１０により出力する。

【００３２】第１の判定回路１１は、クロック発生回路
から出力される再生クロックの位相と、当該位相が本来
の位相に対する誤差に相当する前記位相誤差信号を前記
クロック発生回路に負帰還し正しい位相に自動調整する
ことができるように前記位相誤差信号の極性を調整す
る。つまり、第１の判定回路１１は、隣接するシンボル
点の信号レベルを比較することにより誤差信号がクロッ
ク発生回路が出力するクロックの位相がゼロになる方向
に制御するように、出力信号Ｃから得られる誤差信号の
極性を、隣接するシンボルの変化方向により切り替え
る。より具体的には、第１の判定回路１１は、出力信号
ａと出力信号ｂの差信号の極性を判断することにより隣
接するシンボル間の信号変化の方向を検出する。

【００３３】更に、第２の判定回路１２は、隣接するシ
ンボル間の信号レベル差が少ない場合等に検出される誤
差信号を、出力することを回避することを可能とする。
多値になるほどシンボル間の信号レベル差が少なくなる
ので、位相誤差の検出不要な事象が発生する場合に用い
られる。第２判定回路１２は、このような場合に設けら
れ符号反転回路１４からの不要な検出出力をゲート回路
１５により阻止する。

【００３４】次に、ビット判定回路２は、入力信号をビ
ット判定により理想的なデータ信号に変換するものであ
り、電圧比較ないし量子化動作により入力信号を多値に
応じた本来の信号レベルに成形する。

【００３５】図２は、ビット判定回路２の構成例を示す
ものである。同図の回路は、入力信号Ｉ（又はＱ）の符
号を検出する符号検出回路２１と、入力信号の絶対値｜
Ｉ｜を出力する絶対値回路２２と、絶対値｜Ｉ｜のモジ
ュロ（法）演算を行う除算回路２３と、各回路の出力の
加減演算を行う減算回路２４及び加算回路２５、２６と
から構成される。

【００３６】入力信号は多値ＱＡＭ信号の復調出力Ｉ
（又はＱ）とすると、位相平面上においてＩ（又はＱ）
のとりうる信号レベルは、例えば、理想値として（２ｎ
＋１）α（ｎ＝０，±１，±２，………）と表すことが
できる。しかし、受信装置における実際の復調出力は理
想値からずれるため、その値をβとすると入力信号の各
シンボルの値Ｉ（又はＱ）は、 Ｉ＝（２ｎ＋１）α＋β（ｎ＝０，±１，±２，……
…） と表される。

【００３７】このような入力信号を符号検出回路２１及
び絶対値回路２２を介して得られる信号値｜Ｉ｜を除算
回路２３において２・αで除算しその剰余を求める（モ
ジュロ２・Ａ演算）と（α＋β）が得られるので減算回
路２４の出力は｜２ｎ・α｜となる。αは既知の値であ
るから加算回路２５で前記出力にαを加算すると（｜２
ｎα｜＋α）が得られる。この信号値に符号検出回路２
１で検出した入力信号の符号を与えることにより、入力
信号の理想値±（２ｎ＋１）αが得られる。

【００３８】具体的なビット判定回路２の構成として
は、量子化回路乃至比較器により構成することが可能で
ある。例えば、６４ＱＡＭ信号の場合の直交軸の何れの
理想値も、８ビットデータでは、 ５４（００１１１０００） ４０（００１０１０００） ２４（０００１１０００） ８（００００１０００） −８（１１１１１０００） −２４（１１１０１０００） −４０（１１０１１０００） −５６（１１００１０００） と表せるので、ビット判定回路は実際の任意の入力デー
タをＩとすると、８ビットの各々の演算としてより簡単
に、 Ｏ＝｛Ｉ（ＸＸＸＸＸＸＸＸ）＆（１１１１０００
０）｝｜（００００１０００） で表すことができる。ただし、上式において、＆は各ビ
ット間の論理積演算を、また、｜は各ビット間の論理和
演算をそれぞれ表している。

【００３９】具体的な多値信号の数値例として、Ｉ＝６
０（００１１１１００）の場合を演算すると、まず、
（００１１１１００）と（１１１１００００）とを論理
積演算を行い、 （００１１１１００）＆（１１１１００００）＝（００
１１００００） となり、更に、演算結果（００１１００００）と（００
００１０００）とを論理和演算を行い、 （００１１００００）｜（００００１０００）＝（００
１１１０００） となる。

【００４０】従って、このような演算を実現する論理回
路は、図３に示すような入力データの下位４ビットに対
して論理積回路３１〜３４及び論理和回路３５を有する
論理回路で構成することが可能である。

【００４１】次に、ビット判定回路２の出力Ａは、１ク
ロック間隔の遅延時間を有する複数の遅延回路３、４、
５に入力され、各遅延回路からは順次遅延出力Ｂ、Ｃ、
Ｄが生成される。各遅延出力は、演算回路１０に入力さ
れ、演算回路では図４に示すような乗算器４１、４２、
４３、４４において係数発生器４６、４７、４８、４９
からの係数ｒｅｇが乗算され、更に加算器４５で加算さ
れる。前記遅延回路及び演算回路は、トランスバーサル
型フィルタを構成しており好適には多値ＱＡＭ信号の伝
送路特性を実現する。この場合、加算回路４５の出力Ｅ
は、理想値の信号が信号伝送路を伝送されたと同等な信
号特性を示すことになり前記遅延回路８の出力ｃに対す
る最適なリファレンス信号となる。

【００４２】減算回路１３においては、信号Ｅ及び信号
ｃの差信号の出力Ｆを得ることにより、クロック信号の
本来の位相に対する精度の高い位相誤差信号が生成され
る。減算回路１３の出力Ｆは、符号反転回路１４を介し
て位相誤差信号をクロック発生回路に対する負帰還制御
が可能な極性にし、また、その出力はゲート回路１５に
おいて位相誤差信号として不要なサンプルを除去して出
力端子１６に出力することは上述のとおりである。

【００４３】次に、本実施の形態のクロック再生回路の
制御動作の原理を図５及び図６により説明する。

【００４４】図５及び図６は、時間軸上の入力信号の状
態変化を表すものであり、実際の伝送路を介して受信さ
れる、多値ＱＡＭ信号の復調データである実際の入力信
号と、前記入力信号をビット判定回路２において理想的
データとし、更に実際の伝送路特性と同等な特性を有す
るフィルタを通した理想データとを表している。

【００４５】同図において、各データ上のＡ，Ｂ，Ｃ，
Ｄ及びａ，ｂはシンボル点を示しており、また、図１の
遅延回路２、３の出力信号Ｂ，Ｃ及び演算回路１０の出
力信号Ｅは、遅延回路７と遅延回路９の出力信号ａ，ｂ
及び遅延回路８の出力信号ｃとタイミング的に一致する
ので、シンボル点の関係はＢとａ、Ｃとｃ、Ｅとｅとが
対応する。

【００４６】同図において、クロック発生回路のクロッ
ク位相が正常であれば、実際の入力データと理想データ
とはほぼ一致し、特に、シンボル点Ｂとａ、Ｃとｂのず
れはフィルタ特性により極小にすることが可能である。
実際にはクロック信号の位相が本来の位相よりずれるの
で各データは異なる形状となる。

【００４７】図５（ａ）、（ｂ）は、クロック信号が進
んだ場合の状態を表している。図１における減算回路１
３において、実際のデータにおける出力ｃとリファレン
スとなる理想データとの関係から位相誤差が検出され
る。隣接するシンボル間にａ＞ｂの関係がある場合は、
理想データの値Ｅとの間で位相誤差（Ｅ−ｃ）が検出さ
れ、また、隣接するシンボル間にａ＜ｂの関係がある場
合は、理想データの値Ｅとの間で位相誤差（ｃ−Ｅ）が
検出される。

【００４８】同様に、図６（ａ）、（ｂ）は、クロック
信号が遅れた場合の状態を表している。隣接するシンボ
ル間にａ＞ｂの関係がある場合は、理想データの値Ｅと
の間で位相誤差（ｃ−Ｅ）が検出され、また、隣接する
シンボル間にａ＜ｂの関係がある場合は、理想データの
値Ｅとの間で位相誤差（Ｅ−ｃ）が検出される。

【００４９】図５（ａ）、（ｂ）及び図６（ａ）、
（ｂ）からわかるように、それぞれ、クロックの位相ず
れの方向が同じであるにもかかわらず隣接するシンボル
の組み合わせの相違により位相誤差の極性が異なるの
で、符号反転回路１４により信号ａ、ｂの大小関係に影
響なく同一方向に位相誤差を補正するように位相制御を
行うことができるように位相誤差信号の極性を揃える。
このために信号ａ，ｂの関係を第１の判定回路により判
定され符号反転回路１４はその結果により上述のように
制御される。

【００５０】このように、理想データの隣接するシンボ
ルの中間の信号値Ｅをリファレンスとして利用する構成
により、次のような利点を有する。

【００５１】隣接するシンボルの中間のゼロクロスから
のずれを検出する方式と異なり、位相誤差の検出点とし
てシンボルの信号値ａ，ｂがゼロレベルに対して対称で
あるというような制約を伴わないので、基本的には信号
値ａ，ｂのすべての組み合わせの事象の場合でも位相誤
差の検出が可能である。

【００５２】このことは、位相誤差信号の検出頻度を高
めることを可能とすることを意味しクロック信号のジッ
タを十分に低減することを可能にする。

【００５３】また、入力信号そのものの隣接するシンボ
ルの信号値の単なる加算平均値を位相誤差信号のリファ
レンスとする方式と異なり、理想データに基づいてリフ
ァレンスを生成するものであるから、精度の高い位相誤
差信号を検出することが可能である。

【００５４】次に、前記クロック再生回路を適用した本
発明の受信装置について説明する。

【００５５】図７及び図８は、上述のクロック再生回路
を用いた本発明の多値ＱＡＭ信号等の受信装置の一実施
の形態を示すブロック図である。

【００５６】図７に示す本実施の態様の受信装置は、入
力端子５１から多値ＱＡＭ信号等の受信信号を入力し、
準同期直交検波回路５２において再生搬送波により、準
同期直交検波を行う。同期検波出力はそれぞれＡ／Ｄ変
換回路５３、５４によりクロック周波数によりサンプリ
ングし検波出力をＡ／Ｄ変換して出力する。Ａ／Ｄ変換
回路からのデジタル出力は複素乗算回路５５においてそ
の残留する搬送波成分を除去し本来の直交成分とし、更
に低周波通過フィルタ５６、５７を介してＩ及びＱ信号
を出力する。

【００５７】クロック再生回路５８は、前記Ｉ（又は
Ｑ）信号を入力として再生クロック信号の位相誤差を検
出して内部の電圧制御発振器の発信位相を制御して前記
Ａ／Ｄ変換回路５３、５４等の前記基準信号を出力す
る。

【００５８】クロック再生回路５８は、図８に示すよう
な位相同期回路で構成される。位相誤差検出回路６２
は、図１に示すような構成を有し各遅延回路の動作は電
圧制御発振器の出力周波数により制御される。位相誤差
信号はループフィルタ６３を介してクロック発生回路と
しての電圧制御発振器６４に印加され発振位相の負帰還
制御が行われる。

【００５９】図９は、Ｉ信号及びＱ信号を利用するもの
であり、２つの位相誤差検出回路６５、６６の出力の合
成値により位相同期を行うように構成したものである。
加算回路６７により各位相誤差検出回路６５、６６の出
力を加算してループフィルタ５３に誤差信号を出力す
る。Ｉ及びＱ出力から位相誤差信号を生成することで、
位相誤差信号の精度及びループ利得を向上させることが
可能である。

【００６０】以上説明した実施の形態では、ビット判定
回路の出力部のフィルタとしてトランスバーサル型フィ
ルタを用いたが、このフィルタには他の受動フィルタや
能動フィルタ等を用いることが可能である。また、トラ
ンスバーサル型フィルタを採用する本実施の形態では、
複数の遅延回路３、４、５として３段構成の例を説明し
たが、段数をより多くすることにより伝送路特性をより
高精度に近似することができ、より高精度のリファレン
スを得ることが可能である。なお、この場合、遅延回路
６、７、８、９…側の段数は前記遅延回路３、４、５…
側に併せて両系統のタイミングをそろえる必要があるこ
とは云うまでもない。また、遅延回路としては、再生ク
ロック信号に同期した信号により入力信号をシフト動作
するＤ型フリップフロップを用いることも可能である。

【００６１】また、ビット判定回路は、入力信号の中間
レベルを理想的多値レベルに量子化するものであればよ
いので、この回路としては中間レベルの信号を各多値レ
ベルに変換することが可能な多値レベルに対応する量子
化の出力を発生する多段型の比較器を用いて構成するこ
とが可能である。

【００６２】更に、信号ａ，ｂの変化方向を判定する判
定回路１１に代えて、両信号の減算値（差信号）を求め
る減算回路を用い、また、符号反転回路に代えて図１２
に示すような乗算回路を用いることにより、前記減算値
（ａ−ｂ）と出力Ｆとを乗算するように構成することが
できる。このような構成とすると信号ａ，ｂの変化方向
に加えて変化幅の情報を重み付けとして利用することが
可能となり、信号ａ，ｂの変化幅を位相誤差信号に反映
させることができるという利点を有する。

【００６３】また、本発明の基本原理によれば、前記実
施の形態に示すように位相誤差の検出点が制限されるこ
とは無いので、ゲート回路１５では全ての隣接するシン
ボル間の中間値をサンプリングするように構成すること
ができる。

【００６４】

【発明の効果】本発明のクロック再生回路によれば、リ
ファレンス信号を受信データから作成した理想データに
基づいて生成するので、位相誤差検出の頻度を上げると
ともに、位相誤差検出の精度を上げることが可能であ
り、再生クロックのジッタ成分を少なくすることが可能
である。

【００６５】また、復調データを量子化することにより
理想データとし伝送路特性と同じロールオフ特性のフィ
ルタを介することによりリファレンス信号自体も高精度
に生成することができるので、再生クロック信号の位相
精度を向上させることができる。

【００６６】更に、本発明の受信装置によれば、ジッタ
の少ないクロック信号により多相位相変調信号及び多値
直交振幅位相変調信号等を高精度に復調し、受信データ
を再生することが可能である。

【００６７】

【図面の簡単な説明】

【図１】本発明の一実施の形態のクロック再生回路を示
すブロック図である。

【図２】本実施の形態のビット判定回路の構成例を示す
ブロック図である。

【図３】ビット判定回路のより具体的な構成例を示すブ
ロック図である。

【図４】本実施の形態のフィルタの演算回路の構成を示
すブロック図である。

【図５】クロック再生回路における再生クロックが進ん
だ場合の理想データと実際のデータとの関係を示す図で
ある。

【図６】クロック再生回路における再生クロックが遅れ
た場合の理想データと実際のデータとの関係を示す図で
ある。

【図７】クロック再生回路を適用した多値ＱＡＭ信号の
受信装置を示すブロック図である。

【図８】クロック再生回路の構成例を示すブロック図で
ある。

【図９】クロック再生回路の他の構成例を示すブロック
図である。

【図１０】従来の多値ＱＡＭ信号の受信装置を示すブロ
ック図である。

【図１１】従来のゼロクロス法によるクロック再生回路
の位相誤差検出回路の構成を示すブロック図である。

【図１２】従来の他のクロック再生回路の位相誤差検出
回路の構成を示すブロック図である。

【符号の説明】

１、２０、３０、５１、６１、５１ 入力端子 ２ ビット判定手段 ３、４、５ 遅延回路 ６、７、８、９ 遅延回路 １０、２３ 演算回路 １１、１２ 判定回路 １３、２４減算回路 １４ 符号反転回路 １５ ゲート回路 １６、２７、６５ 出力端子 ２１ 符号検出回路 ２２ 絶対値回路 ２５ 加算回路 ２６、４１、４２、４３、４４ 乗算回路 ３１、３２、３３、３４、３５ 論理回路 ４６、４７、４８、４９ 係数回路 ５２ 準同期直交検波回路 ５３、５４ Ａ／Ｄ変換回路 ５５ 複素乗算回路 ５６、５７ フィルタ ５８ クロック再生回路 ６２ 位相誤差検出回路 ６３ ループフィルタ ６４ 電圧制御発振器 ７１、７２ 位相検出回路 ７３ 加算回路 ７４ ループフィルタ ７５ 電圧制御発振器 ８０ 受信信号 ８１ 同期検波回路 ８２、８３ 多値識別回路 ８４ クロック位相誤差検出回路 ８５ ループフィルタ ８６ 電圧制御発振器 ９１、１１１ 入力端子 ９２、９３ 遅延回路 ９４ 減算回路 ９５、９９ 判定回路 ９６ 符号反転回路 ９７ ゲート回路 ９８ 加算回路 １００、１２０ 出力端子 １０１、１０２ 基準電圧端子 １１２、１１３、１１６、１１７ 遅延回路（Ｄ型フリ
ップフロップ） １１４ 予測値検出演算回路 １１５、１１８ 演算処理回路 １１９ 乗算処理回路

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 27/38 H04L 7/00 H04L 27/22

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】 多値位相変調信号又は多値直交振幅変調
   信号の復調データからクロック信号を再生するクロック
   再生回路において、 クロック信号により復調データから検出される隣接する
   シンボルの中間時点の信号値を出力する第一の出力手段
   と、復調データを正規の多値レベルの信号に変換した
   後、信号伝送路の特性と近似するロールオフ特性を有す
   る帯域制限用のフィルタを介して得た信号の前記中間時
   点の信号値を出力する第二の出力手段と、前記両信号値
   の差分値に基づいて位相誤差信号を生成する演算手段
   と、前記位相誤差信号によりクロック信号の位相が制御
   されるクロック発生手段とを有することを特徴とするク
   ロック再生回路。
2. 【請求項２】 前記演算手段は、隣接するシンボル間の
   変化方向を判定し、隣接するシンボルの間の変化方向に
   拘わらず前記差分値の極性を一定にする符号反転手段を
   有することを特徴とする請求項１記載のクロック再生回
   路。
3. 【請求項３】 第一の出力手段は、受信データを入力と
   する、それぞれクロック信号の１／２周期遅延する直列
   接続された第一及び第二の遅延手段を有し、前記直列接
   続点からシンボルの中間時点の信号値を出力することを
   特徴とする請求項１記載のクロック再生回路。
4. 【請求項４】 前記演算手段は、前記隣接するシンボル
   間の変化幅を判定して、前記変化幅が一定値以下の場合
   の前記差分値を廃棄するゲート手段を有することを特徴
   とする請求項２記載のクロック再生回路。
5. 【請求項５】 多値位相変調信号又は多値直交振幅変調
   信号を復調しデジタルデータを再生する受信装置におい
   て、 前記復調又は再生に用いるクロック信号を出力するクロ
   ック再生回路を有し、該クロック再生回路は、クロック
   信号により検出される復調データの隣接するシンボルの
   中間時点の信号値を出力する第一の出力手段と、復調デ
   ータを正規の多値レベルの信号に変換した後、信号伝送
   路の特性と近似するロールオフ特性を有する帯域制限用
   のフィルタを介して得た信号の前記中間時点の信号値を
   出力する第二の出力手段と、前記両信号値の差分値に基
   づいて位相誤差信号を生成する演算手段と、前記位相誤
   差信号によりクロック信号の位相が制御されるクロック
   発生手段とを有することを特徴とする受信装置。
6. 【請求項６】 前記演算手段は、隣接するシンボル間の
   変化方向を判定し、隣接するシンボルの間の変化方向に
   拘わらず前記差分値の極性を一定にする符号反転手段を
   有することを特徴とする請求項５記載の受信装置。
7. 【請求項７】 前記演算手段は、前記隣接するシンボル
   間の変化幅を判定して、前記変化幅が一定値以下の前記
   差分値を廃棄するゲート手段を有することを特徴とする
   請求項５又は６記載の受信装置。