JP3339093B2 - クロック再生回路及び多値ｑａｍ復調器 - Google Patents
クロック再生回路及び多値ｑａｍ復調器Info
- Publication number
- JP3339093B2 JP3339093B2 JP06223693A JP6223693A JP3339093B2 JP 3339093 B2 JP3339093 B2 JP 3339093B2 JP 06223693 A JP06223693 A JP 06223693A JP 6223693 A JP6223693 A JP 6223693A JP 3339093 B2 JP3339093 B2 JP 3339093B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- input signal
- unit
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、伝送されて来たデータ
からクロックを再生するクロック再生回路及びこのクロ
ック再生回路を用いて多値ＱＡＭ信号を復調する多値Ｑ
ＡＭ復調器に関する。
からクロックを再生するクロック再生回路及びこのクロ
ック再生回路を用いて多値ＱＡＭ信号を復調する多値Ｑ
ＡＭ復調器に関する。
【０００２】
【従来の技術】データ信号を伝送するための種々の通信
方式が知られているが、近年、特に無線通信において、
できるだけ占有帯域幅を小さくして、効率よくディジタ
ル信号を伝送する技術がさかんに研究されている。
方式が知られているが、近年、特に無線通信において、
できるだけ占有帯域幅を小さくして、効率よくディジタ
ル信号を伝送する技術がさかんに研究されている。
【０００３】例えば４相位相変調（ＱＰＳＫ）方式は、
一つの搬送波で二つのディジタル信号を伝送しようとす
るものであり、また例えば１６値振幅位相変調方式（１
６値ＡＰＳＫ方式）は、一つの搬送波で４チャンネルの
ディジタル信号を伝送しようとするものである。
一つの搬送波で二つのディジタル信号を伝送しようとす
るものであり、また例えば１６値振幅位相変調方式（１
６値ＡＰＳＫ方式）は、一つの搬送波で４チャンネルの
ディジタル信号を伝送しようとするものである。
【０００４】この１６値ＡＰＳＫ方式は、送信用の搬送
波として直交するcos 波とsin 波との二つを用意し、そ
れぞれ負の振幅を含めて４値の振幅変調を行い、それら
を加え合わせて１６値ＡＰＳＫの信号を得る。すなわ
ち、この方式は１６通りの４ビットの組（クオドビッ
ト：quadbits) に対し、１６通りの振幅と位相の組を割
り当てる方式であり、直交振幅変調（ＱＡＭ：Quadratu
re Amplitude Modulation)とも呼ばれている。このＱＡ
Ｍ方式では、１６通りの４ビットの組に位相と振幅を割
り当てているが、これを応用すれば、６４通りの８ビッ
トの組に位相と振幅を割り当ることもでき、最近では２
５６通りの１６ビットの組に位相と振幅を割り当てる方
式も報告されている。以下、ＱＡＭ方式を１６値である
ことに限定せず、多値ＱＡＭ方式とする。
波として直交するcos 波とsin 波との二つを用意し、そ
れぞれ負の振幅を含めて４値の振幅変調を行い、それら
を加え合わせて１６値ＡＰＳＫの信号を得る。すなわ
ち、この方式は１６通りの４ビットの組（クオドビッ
ト：quadbits) に対し、１６通りの振幅と位相の組を割
り当てる方式であり、直交振幅変調（ＱＡＭ：Quadratu
re Amplitude Modulation)とも呼ばれている。このＱＡ
Ｍ方式では、１６通りの４ビットの組に位相と振幅を割
り当てているが、これを応用すれば、６４通りの８ビッ
トの組に位相と振幅を割り当ることもでき、最近では２
５６通りの１６ビットの組に位相と振幅を割り当てる方
式も報告されている。以下、ＱＡＭ方式を１６値である
ことに限定せず、多値ＱＡＭ方式とする。
【０００５】これらＱＰＳＫ方式や多値ＱＡＭ方式によ
り伝送されてきたデータを復調するためには、ＱＰＳＫ
復調器や多値ＱＡＭ復調器が用いられている。
り伝送されてきたデータを復調するためには、ＱＰＳＫ
復調器や多値ＱＡＭ復調器が用いられている。
【０００６】例えばＱＰＳＫ復調器におけるＱＰＳＫ信
号の復調方法には同期検波、遅延検波の２つの方法があ
る。この内、同期検波方式は、搬送波再生により得られ
た基準位相搬送波を互いに直交させた２つの基準位相搬
送波（以下、Ｉ信号及びＱ信号という）の内のどちらか
一方からクロックを再生して、この再生クロックを基に
データを復調するものである。
号の復調方法には同期検波、遅延検波の２つの方法があ
る。この内、同期検波方式は、搬送波再生により得られ
た基準位相搬送波を互いに直交させた２つの基準位相搬
送波（以下、Ｉ信号及びＱ信号という）の内のどちらか
一方からクロックを再生して、この再生クロックを基に
データを復調するものである。
【０００７】クロックを再生するクロック再生回路は、
図６に示すように、入力端子９１を介して供給される例
えばＩ信号からクロックを再生するための位相誤差を検
出するクロック位相誤差検出回路９２と、このクロック
位相誤差検出回路９２で検出された位相誤差信号の直流
分を含めた低周波分を通過させる一種のローパスフィル
タ（ＬＰＦ）であるループフィルタ９３と、このループ
フィルタ９３で濾波された位相誤差に基づいてクロック
を発生する電圧制御発振器（以下ＶＣＯという）９４と
から構成されており、伝送データレートの２倍のクロッ
クを再生し、出力端子９５から導出する。
図６に示すように、入力端子９１を介して供給される例
えばＩ信号からクロックを再生するための位相誤差を検
出するクロック位相誤差検出回路９２と、このクロック
位相誤差検出回路９２で検出された位相誤差信号の直流
分を含めた低周波分を通過させる一種のローパスフィル
タ（ＬＰＦ）であるループフィルタ９３と、このループ
フィルタ９３で濾波された位相誤差に基づいてクロック
を発生する電圧制御発振器（以下ＶＣＯという）９４と
から構成されており、伝送データレートの２倍のクロッ
クを再生し、出力端子９５から導出する。
【０００８】このクロック再生回路を構成するクロック
位相誤差検出回路９２は、従来、図７に示す構成とされ
てきた。すなわち、入力端子９１を介して供給される例
えばＩ信号をそれぞれ１クロック分遅延させる遅延回路
９７、９８と、この現在のＩ信号（以下この信号を信号
ａという）と遅延回路９７と遅延回路９８とにより合計
２クロック遅延された信号ｂとの差をとる減算回路９９
と、この減算回路９９の減算結果の符号に応じて遅延回
路９７により１クロック遅延された信号ｃより推定され
た値の符号を反転／非反転する符号反転回路１００と、
上記減算回路９９の減算結果に応じた値が端子１０４か
ら供給されるしきい値よりも大きいか否かを判定する判
定回路１０１と、この判定回路１０１の判定結果に応じ
て上記符号反転回路１００で符号が反転又は非反転され
た推定値（信号ｃと線形の関係にあるので信号ｃ自体で
もよく、以下信号ｃとする）を位相誤差信号として通過
させるゲート回路１０２とにより構成される。そして、
この位相誤差信号は出力端子１０３を介して上記ループ
フィルタ９３に供給される。
位相誤差検出回路９２は、従来、図７に示す構成とされ
てきた。すなわち、入力端子９１を介して供給される例
えばＩ信号をそれぞれ１クロック分遅延させる遅延回路
９７、９８と、この現在のＩ信号（以下この信号を信号
ａという）と遅延回路９７と遅延回路９８とにより合計
２クロック遅延された信号ｂとの差をとる減算回路９９
と、この減算回路９９の減算結果の符号に応じて遅延回
路９７により１クロック遅延された信号ｃより推定され
た値の符号を反転／非反転する符号反転回路１００と、
上記減算回路９９の減算結果に応じた値が端子１０４か
ら供給されるしきい値よりも大きいか否かを判定する判
定回路１０１と、この判定回路１０１の判定結果に応じ
て上記符号反転回路１００で符号が反転又は非反転され
た推定値（信号ｃと線形の関係にあるので信号ｃ自体で
もよく、以下信号ｃとする）を位相誤差信号として通過
させるゲート回路１０２とにより構成される。そして、
この位相誤差信号は出力端子１０３を介して上記ループ
フィルタ９３に供給される。
【０００９】このクロック位相誤差検出回路９２では、
判定回路１０１に供給された減算回路９９の減算結果の
絶対値｜ａ−ｂ｜が、この判定回路１０１に供給される
しきい値より大きいとき、遅延回路９７により１クロッ
ク遅延された信号ｃを符号反転回路１００で符号調整
（反転又は非反転）し、位相誤差信号としている。
判定回路１０１に供給された減算回路９９の減算結果の
絶対値｜ａ−ｂ｜が、この判定回路１０１に供給される
しきい値より大きいとき、遅延回路９７により１クロッ
ク遅延された信号ｃを符号反転回路１００で符号調整
（反転又は非反転）し、位相誤差信号としている。
【００１０】符号反転回路１００で行われる符号反転と
は、位相誤差信号の極性をクロック位相の進み／遅れに
合わせるために、減算結果（ａ−ｂ）の符号に応じて反
転／非反転する回路である。例えば、クロック位相が進
んでいる時に、位相誤差信号は正の値を示すものとする
と、図８に示すように（ａ’−ｂ’）＞０で位相誤差信
号ｃ' の符号を非反転、（ａ−ｂ）＜０で位相誤差信号
ｃの符号を反転して、位相誤差信号の極性を合わせる。
は、位相誤差信号の極性をクロック位相の進み／遅れに
合わせるために、減算結果（ａ−ｂ）の符号に応じて反
転／非反転する回路である。例えば、クロック位相が進
んでいる時に、位相誤差信号は正の値を示すものとする
と、図８に示すように（ａ’−ｂ’）＞０で位相誤差信
号ｃ' の符号を非反転、（ａ−ｂ）＜０で位相誤差信号
ｃの符号を反転して、位相誤差信号の極性を合わせる。
【００１１】
【発明が解決しようとする課題】ところで、上述したよ
うなクロック再生回路を多値化が進んだ多値ＱＡＭ信号
を復調するような多値ＱＡＭ復調器に適用すると、しき
い値を越える信号変化分すなわち信号ａn と信号ｂn の
差の絶対値｜ａn −ｂn ｜が求められる信号ａnと信号
ｂn の信号変化パス（（ａn ，ｂn ）と表現する）が増
え、その中には誤った位相誤差（その値が直接位相誤差
信号とはならない）を与える信号変化パスも含まれてし
まうので、再生されたクロックはジッタを伴い、安定し
た復調が行えなくなる。
うなクロック再生回路を多値化が進んだ多値ＱＡＭ信号
を復調するような多値ＱＡＭ復調器に適用すると、しき
い値を越える信号変化分すなわち信号ａn と信号ｂn の
差の絶対値｜ａn −ｂn ｜が求められる信号ａnと信号
ｂn の信号変化パス（（ａn ，ｂn ）と表現する）が増
え、その中には誤った位相誤差（その値が直接位相誤差
信号とはならない）を与える信号変化パスも含まれてし
まうので、再生されたクロックはジッタを伴い、安定し
た復調が行えなくなる。
【００１２】図９を用いてこれを説明する。例えば、ク
ロック位相が遅れ、信号ａ1 と信号ｂ1 の信号変化パス
（ａ1 ，ｂ 1 ）、信号ａ2 と信号ｂ2 の信号変化パス
（ａ2 ，ｂ2 ）及び信号ａ3 と信号ｂ 3 の信号変化パス
（ａ3 ，ｂ3 ）から求められる差の絶対値｜ａ1 −ｂ1
｜、｜ａ2 −ｂ2 ｜及び｜ａ3 −ｂ3 ｜がしきい値を超
えるとする。
ロック位相が遅れ、信号ａ1 と信号ｂ1 の信号変化パス
（ａ1 ，ｂ 1 ）、信号ａ2 と信号ｂ2 の信号変化パス
（ａ2 ，ｂ2 ）及び信号ａ3 と信号ｂ 3 の信号変化パス
（ａ3 ，ｂ3 ）から求められる差の絶対値｜ａ1 −ｂ1
｜、｜ａ2 −ｂ2 ｜及び｜ａ3 −ｂ3 ｜がしきい値を超
えるとする。
【００１３】信号変化パス（ａ1 ，ｂ1 ）と信号変化パ
ス（ａ3 ，ｂ3 ）は、図９からも判るように破線Ｏを中
心として対称関係にあるので信号ｃ1 と信号ｃ3 の値を
位相誤差にできるが、信号変化パス（ａ2 ，ｂ2 ）は対
称関係にないので信号ｃ2 を位相誤差にできない。
ス（ａ3 ，ｂ3 ）は、図９からも判るように破線Ｏを中
心として対称関係にあるので信号ｃ1 と信号ｃ3 の値を
位相誤差にできるが、信号変化パス（ａ2 ，ｂ2 ）は対
称関係にないので信号ｃ2 を位相誤差にできない。
【００１４】本発明は上記実情に鑑みてなされたもので
あり、確実な位相誤差を検出することによって、ジッタ
の少ないクロック再生ができるクロック再生回路及びこ
のクロック再生回路を用いて安定したデータ復調が行え
る多値ＱＡＭ復調器の提供を目的とする。
あり、確実な位相誤差を検出することによって、ジッタ
の少ないクロック再生ができるクロック再生回路及びこ
のクロック再生回路を用いて安定したデータ復調が行え
る多値ＱＡＭ復調器の提供を目的とする。
【００１５】
【課題を解決するための手段】本発明に係るクロック再
生回路は、入力信号である多値ディジタル変調信号から
クロックを再生するクロック再生回路において、現在の
入力信号から１データ周期遅れた入力信号を減算する減
算部と、この減算部の減算結果に応じて１／２データ周
期遅れた入力信号の符号を反転又は非反転する符号反転
部と、上記減算部の減算結果に応じた値が第１のしきい
値よりも大きいか否かを判定する第１の判定部と、現在
の入力信号と１データ周期遅れた入力信号を加算する加
算部と、この加算部の加算結果に応じた値が第２のしき
い値よりも小さいか否かを判定する第２の判定部と、上
記第１の判定部及び上記第２の判定部の判定結果に応じ
て上記符号反転部で反転又は非反転された信号を通過さ
せるゲート部を有することを特徴として上記課題を解決
する。
生回路は、入力信号である多値ディジタル変調信号から
クロックを再生するクロック再生回路において、現在の
入力信号から１データ周期遅れた入力信号を減算する減
算部と、この減算部の減算結果に応じて１／２データ周
期遅れた入力信号の符号を反転又は非反転する符号反転
部と、上記減算部の減算結果に応じた値が第１のしきい
値よりも大きいか否かを判定する第１の判定部と、現在
の入力信号と１データ周期遅れた入力信号を加算する加
算部と、この加算部の加算結果に応じた値が第２のしき
い値よりも小さいか否かを判定する第２の判定部と、上
記第１の判定部及び上記第２の判定部の判定結果に応じ
て上記符号反転部で反転又は非反転された信号を通過さ
せるゲート部を有することを特徴として上記課題を解決
する。
【００１６】ここで、上記符号反転部は排他的論理和回
路によって構成されるのが好ましい。
路によって構成されるのが好ましい。
【００１７】また、現在の入力信号から１データ周期遅
れた入力信号や、１／２データ周期遅れた入力信号を得
るには、変調時の標本化周波数の２倍の周波数で動作す
る遅延回路を前段に２段直列接続するのが好ましい。す
なわち、上記減算部及び上記加算部に供給され、現在の
入力信号と減算及び加算される１データ周期遅れた入力
信号は上記減算部及び上記加算部の前段に接続され、変
調時の標本化周波数の２倍の周波数で動作する遅延回路
を２つ通過した入力信号であり、上記符号反転部に供給
される１／２データ周期遅れた入力信号は上記遅延回路
を１つ通過した入力信号である。
れた入力信号や、１／２データ周期遅れた入力信号を得
るには、変調時の標本化周波数の２倍の周波数で動作す
る遅延回路を前段に２段直列接続するのが好ましい。す
なわち、上記減算部及び上記加算部に供給され、現在の
入力信号と減算及び加算される１データ周期遅れた入力
信号は上記減算部及び上記加算部の前段に接続され、変
調時の標本化周波数の２倍の周波数で動作する遅延回路
を２つ通過した入力信号であり、上記符号反転部に供給
される１／２データ周期遅れた入力信号は上記遅延回路
を１つ通過した入力信号である。
【００１８】また、本発明に係る多値ＱＡＭ復調器は、
伝送されてきた多値ＱＡＭ信号を入力信号として受け取
り、該入力信号から再生したクロックに応じてディジタ
ル信号を復調する多値ＱＡＭ復調器において、上記再生
クロックを、現在の入力信号から１データ周期遅れた入
力信号を減算する減算部と、この減算部の減算結果に応
じて１／２データ周期遅れた入力信号の符号を反転又は
非反転する符号反転部と、上記減算部の減算結果に応じ
た値が第１のしきい値よりも大きいか否かを判定する第
１の判定部と、現在の入力信号と１データ周期遅れた入
力信号を加算する加算部と、この加算部の加算結果に応
じた値が第２のしきい値よりも小さいか否かを判定する
第２の判定部と、上記第１の判定部及び上記第２の判定
部の判定結果に応じて上記符号反転部で反転又は非反転
された信号を通過させるゲート部とを有するクロック再
生回路によって再生し、上記課題を解決する。
伝送されてきた多値ＱＡＭ信号を入力信号として受け取
り、該入力信号から再生したクロックに応じてディジタ
ル信号を復調する多値ＱＡＭ復調器において、上記再生
クロックを、現在の入力信号から１データ周期遅れた入
力信号を減算する減算部と、この減算部の減算結果に応
じて１／２データ周期遅れた入力信号の符号を反転又は
非反転する符号反転部と、上記減算部の減算結果に応じ
た値が第１のしきい値よりも大きいか否かを判定する第
１の判定部と、現在の入力信号と１データ周期遅れた入
力信号を加算する加算部と、この加算部の加算結果に応
じた値が第２のしきい値よりも小さいか否かを判定する
第２の判定部と、上記第１の判定部及び上記第２の判定
部の判定結果に応じて上記符号反転部で反転又は非反転
された信号を通過させるゲート部とを有するクロック再
生回路によって再生し、上記課題を解決する。
【００１９】すなわち、本発明に係る多値ＱＡＭ復調器
は、入力信号である多値ＱＡＭ信号から２系列の位相変
調信号を再生するそれぞれ２つの同期検波回路と、変調
器側で用いられた搬送波を再生する搬送波再生回路と、
２系列の位相変調信号の一方から変調器側で用いられた
クロックを再生するために上記構成とされたクロック再
生回路と、このクロック再生回路からの再生クロックを
元に２系列それぞれの位相変調信号から多値データを識
別判定する２つの多値識別判定回路とを有して構成され
ている。
は、入力信号である多値ＱＡＭ信号から２系列の位相変
調信号を再生するそれぞれ２つの同期検波回路と、変調
器側で用いられた搬送波を再生する搬送波再生回路と、
２系列の位相変調信号の一方から変調器側で用いられた
クロックを再生するために上記構成とされたクロック再
生回路と、このクロック再生回路からの再生クロックを
元に２系列それぞれの位相変調信号から多値データを識
別判定する２つの多値識別判定回路とを有して構成され
ている。
【００２０】なお、上記第１のしきい値は、入力信号の
最大信号変化に対して約７０％の値としてもよい。ま
た、上記第２のしきい値は、加算部の加算結果が０に近
い小さな値であることを第２の判定部が判定するような
小さな値であることが望ましい。
最大信号変化に対して約７０％の値としてもよい。ま
た、上記第２のしきい値は、加算部の加算結果が０に近
い小さな値であることを第２の判定部が判定するような
小さな値であることが望ましい。
【００２１】
【作用】現在の入力信号から１データ周期遅れた入力信
号を減算した減算結果に応じた値が第１のしきい値より
大きく、現在の入力信号と１データ周期遅れた入力信号
を加算した加算結果に応じた値が第２のしきい値より小
さいときに、上記減算結果に応じて符号が反転又は非反
転された１／２データ周期遅れた信号をゲート出力とす
るので、多値化が進んだ変調信号からでも確実な位相誤
差を検出でき、ジッタの少ないクロックを再生できる。
号を減算した減算結果に応じた値が第１のしきい値より
大きく、現在の入力信号と１データ周期遅れた入力信号
を加算した加算結果に応じた値が第２のしきい値より小
さいときに、上記減算結果に応じて符号が反転又は非反
転された１／２データ周期遅れた信号をゲート出力とす
るので、多値化が進んだ変調信号からでも確実な位相誤
差を検出でき、ジッタの少ないクロックを再生できる。
【００２２】また、このようにジッタの少ないクロック
を再生する再生回路を用いた多値ＱＡＭ復調器では安定
した復調が行える。
を再生する再生回路を用いた多値ＱＡＭ復調器では安定
した復調が行える。
【００２３】
【実施例】以下、本発明に係るクロック再生回路の実施
例とこの実施例を採用した多値ＱＡＭ復調器の構成を説
明する。図１は、実施例であるクロック再生回路の回路
構成を示すブロック図であり、図２は上記クロック再生
回路を採用した多値ＱＡＭ復調器の回路構成を示すブロ
ック図である。
例とこの実施例を採用した多値ＱＡＭ復調器の構成を説
明する。図１は、実施例であるクロック再生回路の回路
構成を示すブロック図であり、図２は上記クロック再生
回路を採用した多値ＱＡＭ復調器の回路構成を示すブロ
ック図である。
【００２４】先ず、多値ＱＡＭ復調器について図２を用
いて説明する。入力端子１を介して供給された多値ＱＡ
Ｍ信号は同期検波回路２及び同期検波回路３に供給され
る。この同期検波回路２及び同期検波回路３は多値ＱＡ
Ｍ信号から２系列の位相変調信号であるＩ信号とＱ信号
を再生する。
いて説明する。入力端子１を介して供給された多値ＱＡ
Ｍ信号は同期検波回路２及び同期検波回路３に供給され
る。この同期検波回路２及び同期検波回路３は多値ＱＡ
Ｍ信号から２系列の位相変調信号であるＩ信号とＱ信号
を再生する。
【００２５】例えばＩ信号は、搬送波再生回路４で再生
された搬送波を同期検波回路２で多値ＱＡＭ信号に乗算
することによって得られる。また例えばＱ信号は、π／
２移相回路５を介した搬送波再生回路４からの搬送波を
同期検波回路３で多値ＱＡＭ信号に乗算することによっ
て得られる。ここで、上記搬送波再生回路４は、多値Ｑ
ＡＭ変調器側で用いられた搬送波と同じ搬送波を再生す
る回路である。
された搬送波を同期検波回路２で多値ＱＡＭ信号に乗算
することによって得られる。また例えばＱ信号は、π／
２移相回路５を介した搬送波再生回路４からの搬送波を
同期検波回路３で多値ＱＡＭ信号に乗算することによっ
て得られる。ここで、上記搬送波再生回路４は、多値Ｑ
ＡＭ変調器側で用いられた搬送波と同じ搬送波を再生す
る回路である。
【００２６】上記同期検波回路２からのＩ信号は、上記
搬送波再生回路４、多値識別判定回路６及びクロック再
生回路１０に供給される。上記同期検波回路３からのＱ
信号は、上記搬送波再生回路４及び多値識別判定回路７
に供給される。ここで、多値識別判定回路６及び７は、
後述するクロック再生回路１０から供給される再生クロ
ックに基づいて上記Ｉ信号及び上記Ｑ信号を多値識別判
定し、例えば４値の振幅変調された信号から２ビットデ
ータを得る。
搬送波再生回路４、多値識別判定回路６及びクロック再
生回路１０に供給される。上記同期検波回路３からのＱ
信号は、上記搬送波再生回路４及び多値識別判定回路７
に供給される。ここで、多値識別判定回路６及び７は、
後述するクロック再生回路１０から供給される再生クロ
ックに基づいて上記Ｉ信号及び上記Ｑ信号を多値識別判
定し、例えば４値の振幅変調された信号から２ビットデ
ータを得る。
【００２７】上記多値識別判定回路６及び７から出力さ
れた例えば２次元の２ビットデータは、並列直列変換回
路８に供給され、１次元の復調データとされ、出力端子
９から導出される。
れた例えば２次元の２ビットデータは、並列直列変換回
路８に供給され、１次元の復調データとされ、出力端子
９から導出される。
【００２８】ここで、クロック再生回路１０は、同期検
波されて得られたＩ信号又はＱ信号（以下、Ｉ信号から
得るものとして説明するがもちろんＱ信号からでもよ
い）からデータ変調に必要なタイミングのクロックを再
生する回路であり、クロックを再生するための位相誤差
を検出するクロック位相誤差検出回路１１と、このクロ
ック位相誤差検出回路１１で検出された位相誤差信号の
直流分を含めた低周波分を通過させるループフィルタ１
２と、このループフィルタ１２でフィルタリングされた
位相誤差に基づいて、クロックを発生する電圧制御発振
器（以下ＶＣＯという）１３とから構成されており、伝
送レートの２倍のクロックを再生し、該再生クロックを
出力端子１４から上記同期検波２及び３や上記多値識別
判定回路６及び７に供給している。
波されて得られたＩ信号又はＱ信号（以下、Ｉ信号から
得るものとして説明するがもちろんＱ信号からでもよ
い）からデータ変調に必要なタイミングのクロックを再
生する回路であり、クロックを再生するための位相誤差
を検出するクロック位相誤差検出回路１１と、このクロ
ック位相誤差検出回路１１で検出された位相誤差信号の
直流分を含めた低周波分を通過させるループフィルタ１
２と、このループフィルタ１２でフィルタリングされた
位相誤差に基づいて、クロックを発生する電圧制御発振
器（以下ＶＣＯという）１３とから構成されており、伝
送レートの２倍のクロックを再生し、該再生クロックを
出力端子１４から上記同期検波２及び３や上記多値識別
判定回路６及び７に供給している。
【００２９】この図２に示された多値ＱＡＭ復調器で
は、上記クロック再生回路１０を図１に示すような構成
としている。但し、図１に示したループフィルタ１２、
ＶＣＯ１３は省略している。もちろん、出力端子２９か
らの位相誤差信号は、このループフィルタ１２、ＶＣＯ
１３に供給されることによって、再生クロックとされ
る。
は、上記クロック再生回路１０を図１に示すような構成
としている。但し、図１に示したループフィルタ１２、
ＶＣＯ１３は省略している。もちろん、出力端子２９か
らの位相誤差信号は、このループフィルタ１２、ＶＣＯ
１３に供給されることによって、再生クロックとされ
る。
【００３０】すなわち、上記クロック再生回路１０は、
図１に示すように、入力端子２１から供給される多値Ｑ
ＡＭ信号のＩ信号を多値ＱＡＭ変調時の標本化周波数の
２倍の周波数のクロックで遅延させる遅延回路２２及び
遅延回路２３と、入力端子２１から供給される現在のＩ
信号から遅延回路２２と遅延回路２３とにより２クロッ
ク遅延されたＩ信号を減算する減算回路２４と、この減
算回路２４の減算結果に応じて遅延回路２２により１ク
ロック遅延されたＩ信号の符号を反転又は非反転する符
号反転回路２７と、上記減算回路２４の減算結果の絶対
値が入力端子２６から供給される第１のしきい値よりも
大きいか否かを判定する第１の判定回路２５と、入力端
子２１から供給される現在のＩ信号と遅延回路２２、遅
延回路２３とにより２クロック遅延されたＩ信号を加算
する加算回路３０と、この加算回路３０の加算結果が入
力端子３２から供給される第２のしきい値よりも小さい
か否かを判定する第２の判定回路３１と、上記第１の判
定回路２５及び上記第２の判定回路３１の判定結果に応
じて上記符号反転回路２７で反転又は非反転された信号
を通過させるゲート回路２８を有して構成され、該ゲー
ト回路２８が出力端子２９を介して導出する位相誤差検
出信号は、上述のループフィルタ１２及びＶＣＯ１３を
介して再生クロックとされ、出力端子１４から導出され
る。
図１に示すように、入力端子２１から供給される多値Ｑ
ＡＭ信号のＩ信号を多値ＱＡＭ変調時の標本化周波数の
２倍の周波数のクロックで遅延させる遅延回路２２及び
遅延回路２３と、入力端子２１から供給される現在のＩ
信号から遅延回路２２と遅延回路２３とにより２クロッ
ク遅延されたＩ信号を減算する減算回路２４と、この減
算回路２４の減算結果に応じて遅延回路２２により１ク
ロック遅延されたＩ信号の符号を反転又は非反転する符
号反転回路２７と、上記減算回路２４の減算結果の絶対
値が入力端子２６から供給される第１のしきい値よりも
大きいか否かを判定する第１の判定回路２５と、入力端
子２１から供給される現在のＩ信号と遅延回路２２、遅
延回路２３とにより２クロック遅延されたＩ信号を加算
する加算回路３０と、この加算回路３０の加算結果が入
力端子３２から供給される第２のしきい値よりも小さい
か否かを判定する第２の判定回路３１と、上記第１の判
定回路２５及び上記第２の判定回路３１の判定結果に応
じて上記符号反転回路２７で反転又は非反転された信号
を通過させるゲート回路２８を有して構成され、該ゲー
ト回路２８が出力端子２９を介して導出する位相誤差検
出信号は、上述のループフィルタ１２及びＶＣＯ１３を
介して再生クロックとされ、出力端子１４から導出され
る。
【００３１】上記遅延回路２２と上記遅延回路２３は、
多値ＱＡＭ変調時の２倍の周波数のクロックで動作する
遅延回路であり、２段直列接続されている。
多値ＱＡＭ変調時の２倍の周波数のクロックで動作する
遅延回路であり、２段直列接続されている。
【００３２】ここで、現在のＩ信号を信号ａ、２クロッ
ク遅延されたＩ信号をｂ、１クロック遅延された信号を
ｃとする。第１の判定回路２５に供給された減算回路２
４の減算結果の絶対値｜ａ−ｂ｜は、入力端子２６から
供給される第１のしきい値（例えばＩ信号の最大振幅の
約７０％）と比較される。また、第２の判定回路３１に
供給された加算回路３０の加算結果の絶対値｜ａ＋ｂ｜
は、入力端子３２から供給される第２のしきい値と比較
される。ゲート回路２８は、第１の判定回路２５の判定
結果と第２の判定回路３１の判定結果に応じて符号反転
回路２７の出力信号すなわち符号が反転又は非反転され
た信号ｃを通すか否かを制御されるが、減算結果の絶対
値｜ａ−ｂ｜が第１のしきい値より大きく、かつ加算結
果の絶対値｜ａ＋ｂ｜が第２のしきい値より小さいとき
にゲートを開放し、符号が反転又は非反転された信号ｃ
を位相誤差検出信号として出力する。
ク遅延されたＩ信号をｂ、１クロック遅延された信号を
ｃとする。第１の判定回路２５に供給された減算回路２
４の減算結果の絶対値｜ａ−ｂ｜は、入力端子２６から
供給される第１のしきい値（例えばＩ信号の最大振幅の
約７０％）と比較される。また、第２の判定回路３１に
供給された加算回路３０の加算結果の絶対値｜ａ＋ｂ｜
は、入力端子３２から供給される第２のしきい値と比較
される。ゲート回路２８は、第１の判定回路２５の判定
結果と第２の判定回路３１の判定結果に応じて符号反転
回路２７の出力信号すなわち符号が反転又は非反転され
た信号ｃを通すか否かを制御されるが、減算結果の絶対
値｜ａ−ｂ｜が第１のしきい値より大きく、かつ加算結
果の絶対値｜ａ＋ｂ｜が第２のしきい値より小さいとき
にゲートを開放し、符号が反転又は非反転された信号ｃ
を位相誤差検出信号として出力する。
【００３３】ゲート回路２８に供給される信号ｃの符号
の反転又は非反転は、位相誤差の極性をクロック位相の
進み／遅れに合わせるために行われるものである。すな
わち、符号反転回路２７は、上記減算回路２４の減算結
果（ａ−ｂ）の符号に応じて現在のＩ信号より１クロッ
ク遅延された信号ｃの符号を反転又は非反転する。この
ため、クロック位相が進んでいるときには常に位相誤差
信号の極性を正とし、クロック位相が遅れているときに
は常に位相誤差信号の極性を負とできる。
の反転又は非反転は、位相誤差の極性をクロック位相の
進み／遅れに合わせるために行われるものである。すな
わち、符号反転回路２７は、上記減算回路２４の減算結
果（ａ−ｂ）の符号に応じて現在のＩ信号より１クロッ
ク遅延された信号ｃの符号を反転又は非反転する。この
ため、クロック位相が進んでいるときには常に位相誤差
信号の極性を正とし、クロック位相が遅れているときに
は常に位相誤差信号の極性を負とできる。
【００３４】この図１に示したクロック再生回路１１
は、図７に示したクロック再生回路に図３に示す回路を
付加したものである。図３の回路は、上記遅延回路２４
に対応する遅延回路４２と、上記遅延回路２３に対応す
る遅延回路４３と、上記加算回路３０に対応する加算回
路４４と、上記第２の判定回路３１に対応する判定回路
４６と、上記符号反転回路２７に対応する符号反転回路
４５と、上記ゲート回路２８に対応するゲート回路４８
とを有している。
は、図７に示したクロック再生回路に図３に示す回路を
付加したものである。図３の回路は、上記遅延回路２４
に対応する遅延回路４２と、上記遅延回路２３に対応す
る遅延回路４３と、上記加算回路３０に対応する加算回
路４４と、上記第２の判定回路３１に対応する判定回路
４６と、上記符号反転回路２７に対応する符号反転回路
４５と、上記ゲート回路２８に対応するゲート回路４８
とを有している。
【００３５】この回路は、入力端子４１から供給される
現在の信号ａと遅延回路４２、４３によって２クロック
遅延された信号ｂとを加算回路４４によって加算し、こ
の加算結果が入力端子４７から供給されるしきい値より
も小さいか否かを判定回路４６で判定し、ゲート回路４
８のゲートの開閉を行う。ゲート回路４８には、加算結
果ａ＋ｂに応じて１クロック遅延された信号ｃの符号を
反転又は非反転する符号反転回路４５からの出力信号が
供給されており、判定回路４６の判定結果に応じて出力
端子４９から位相誤差検出信号を導出する。この位相誤
差検出信号は図示しないループフィルタ、ＶＣＯを介す
ことによって再生クロックとされる。
現在の信号ａと遅延回路４２、４３によって２クロック
遅延された信号ｂとを加算回路４４によって加算し、こ
の加算結果が入力端子４７から供給されるしきい値より
も小さいか否かを判定回路４６で判定し、ゲート回路４
８のゲートの開閉を行う。ゲート回路４８には、加算結
果ａ＋ｂに応じて１クロック遅延された信号ｃの符号を
反転又は非反転する符号反転回路４５からの出力信号が
供給されており、判定回路４６の判定結果に応じて出力
端子４９から位相誤差検出信号を導出する。この位相誤
差検出信号は図示しないループフィルタ、ＶＣＯを介す
ことによって再生クロックとされる。
【００３６】この図３に示された回路は、上記図９に示
した信号ａ2 と信号ｂ2 の信号変化パス（ａ2 ，ｂ2 ）
のように非対称関係にあるパスから位相誤差を検出する
のを避ける。しかし、対称関係にある信号変化パスであ
れば、小さな変化のパスにまで対応してしまい、ノイズ
等の影響を受けやすくしてしまう。
した信号ａ2 と信号ｂ2 の信号変化パス（ａ2 ，ｂ2 ）
のように非対称関係にあるパスから位相誤差を検出する
のを避ける。しかし、対称関係にある信号変化パスであ
れば、小さな変化のパスにまで対応してしまい、ノイズ
等の影響を受けやすくしてしまう。
【００３７】このため、図７に示された位相誤差検出回
路に図３に示された回路を付加し、図１に示すようなク
ロック再生回路を用いている。すなわち、図１に示され
たクロック再生回路は、２重の位相誤差検出を行う構成
とすることにより、第１の判定回路２５及び第２の判定
回路３１の判定条件のいずれも満たす場合のみ、位相誤
差信号を検出し、この位相誤差検出信号に応じて確実に
クロックを再生している。
路に図３に示された回路を付加し、図１に示すようなク
ロック再生回路を用いている。すなわち、図１に示され
たクロック再生回路は、２重の位相誤差検出を行う構成
とすることにより、第１の判定回路２５及び第２の判定
回路３１の判定条件のいずれも満たす場合のみ、位相誤
差信号を検出し、この位相誤差検出信号に応じて確実に
クロックを再生している。
【００３８】図４は、図１に示されたクロック再生回路
の位相誤差検出回路の具体的構成例である。入力端子５
１には、データレートＦS の２倍の周波数２ＦS でサン
プリングされたＩ信号が供給される。遅延回路としては
クロック端子５３、５５から周波数２ＦS の再生クロッ
クが供給されるＤフリップフロップ回路５２、５４が、
第１の判定回路としては端子５８から第１のしきい値が
供給されるコンパレータ５７が、第２の判定回路として
は端子６１から第２のしきい値が供給されるコンパレー
タ６０が、符号反転回路としては排他的論理和回路６４
が、ゲート回路としてはクロック端子６３から周波数Ｆ
S のクロックが供給されるＡＮＤ回路６２と該ＡＮＤ回
路６２の出力をクロック端子に受け取るＤフリップフロ
ップ回路６５が用いられている。
の位相誤差検出回路の具体的構成例である。入力端子５
１には、データレートＦS の２倍の周波数２ＦS でサン
プリングされたＩ信号が供給される。遅延回路としては
クロック端子５３、５５から周波数２ＦS の再生クロッ
クが供給されるＤフリップフロップ回路５２、５４が、
第１の判定回路としては端子５８から第１のしきい値が
供給されるコンパレータ５７が、第２の判定回路として
は端子６１から第２のしきい値が供給されるコンパレー
タ６０が、符号反転回路としては排他的論理和回路６４
が、ゲート回路としてはクロック端子６３から周波数Ｆ
S のクロックが供給されるＡＮＤ回路６２と該ＡＮＤ回
路６２の出力をクロック端子に受け取るＤフリップフロ
ップ回路６５が用いられている。
【００３９】入力端子５１から供給されるディジタル多
値ＱＡＭ信号は、Ｄフリップフロップ回路５２、５４に
より２クロック遅延されて減算器５６及び加算器５９に
供給される。この減算器５６及び加算器５９には、現在
のディジタル多値ＱＡＭ信号も供給されており、減算器
５６は、現在の信号ａと２クロック遅延された信号ｂを
減算し、加算器５９は、現在の信号ａと２クロック遅延
された信号ｂを加算する。減算器５６の減算結果の絶対
値｜ａ−ｂ｜はコンパレータ５７に供給され、端子５８
から供給された第１のしきい値と比較される。加算器６
０の加算結果の絶対値｜ａ＋ｂ｜はコンパレータ６０に
供給され、端子６１から供給された第２のしきい値と比
較される。コンパレータ５７は、第１のしきい値より減
算結果の絶対値｜ａ−ｂ｜が大きいと判定したとき、Ａ
ＮＤ回路６２に“Ｈ”を送る。コンパレータ６０は、第
２のしきい値より加算結果の絶対値｜ａ＋ｂ｜が小さい
と判定したとき、ＡＮＤ回路６２に“Ｈ”を送る。ＡＮ
Ｄ回路６２は、クロック端子６３から周波数ＦS のクロ
ックが供給されるタイミングでＤフリップフロップ回路
６５にＡＮＤ出力“Ｈ”を送る。
値ＱＡＭ信号は、Ｄフリップフロップ回路５２、５４に
より２クロック遅延されて減算器５６及び加算器５９に
供給される。この減算器５６及び加算器５９には、現在
のディジタル多値ＱＡＭ信号も供給されており、減算器
５６は、現在の信号ａと２クロック遅延された信号ｂを
減算し、加算器５９は、現在の信号ａと２クロック遅延
された信号ｂを加算する。減算器５６の減算結果の絶対
値｜ａ−ｂ｜はコンパレータ５７に供給され、端子５８
から供給された第１のしきい値と比較される。加算器６
０の加算結果の絶対値｜ａ＋ｂ｜はコンパレータ６０に
供給され、端子６１から供給された第２のしきい値と比
較される。コンパレータ５７は、第１のしきい値より減
算結果の絶対値｜ａ−ｂ｜が大きいと判定したとき、Ａ
ＮＤ回路６２に“Ｈ”を送る。コンパレータ６０は、第
２のしきい値より加算結果の絶対値｜ａ＋ｂ｜が小さい
と判定したとき、ＡＮＤ回路６２に“Ｈ”を送る。ＡＮ
Ｄ回路６２は、クロック端子６３から周波数ＦS のクロ
ックが供給されるタイミングでＤフリップフロップ回路
６５にＡＮＤ出力“Ｈ”を送る。
【００４０】加算器５６からの減算結果（ａ−ｂ）の最
上位ビット（ＭＳＢ）は、排他的論理和回路（Ｅx −Ｏ
Ｒ）６４に送られる。このＥx −ＯＲ回路６４には、Ｄ
フリップフロップ回路５２により１クロック遅延された
信号ｃも供給されている。したがって、このＥx −ＯＲ
回路６４は、ＭＳＢが“Ｈ”のとき（クロック位相が進
んでいるとき）１クロック遅延された信号ｃの符号を非
反転し、ＭＳＢが“Ｌ”のとき（クロック位相が遅れて
いるとき）１クロック遅延された信号ｃの符号を反転し
て出力する。このＥx −ＯＲ回路６４の出力は、Ｄフリ
ップフロップ回路６５に供給されており、ＡＮＤ回路６
２のＡＮＤ出力に応じて、該Ｄフリップフロップ回路６
５はＥx −ＯＲ回路６４で符号が反転又は非反転された
１クロック遅延された信号ｃを位相誤差検出信号として
出力する。そして、この位相誤差検出信号は、出力端子
６６から上記ループフィルタ１２に供給されて帯域制限
され、ＶＣＯ１３でクロックが発生される。
上位ビット（ＭＳＢ）は、排他的論理和回路（Ｅx −Ｏ
Ｒ）６４に送られる。このＥx −ＯＲ回路６４には、Ｄ
フリップフロップ回路５２により１クロック遅延された
信号ｃも供給されている。したがって、このＥx −ＯＲ
回路６４は、ＭＳＢが“Ｈ”のとき（クロック位相が進
んでいるとき）１クロック遅延された信号ｃの符号を非
反転し、ＭＳＢが“Ｌ”のとき（クロック位相が遅れて
いるとき）１クロック遅延された信号ｃの符号を反転し
て出力する。このＥx −ＯＲ回路６４の出力は、Ｄフリ
ップフロップ回路６５に供給されており、ＡＮＤ回路６
２のＡＮＤ出力に応じて、該Ｄフリップフロップ回路６
５はＥx −ＯＲ回路６４で符号が反転又は非反転された
１クロック遅延された信号ｃを位相誤差検出信号として
出力する。そして、この位相誤差検出信号は、出力端子
６６から上記ループフィルタ１２に供給されて帯域制限
され、ＶＣＯ１３でクロックが発生される。
【００４１】以上より、本実施例は、確実に位相誤差信
号を検出でき、この確実な位相誤差検出信号を基にジッ
タの少ないクロックを再生できる。また、このようにジ
ッタの少ないクロックを再生する再生回路を用いた多値
ＱＡＭ復調器は安定した復調を行える。
号を検出でき、この確実な位相誤差検出信号を基にジッ
タの少ないクロックを再生できる。また、このようにジ
ッタの少ないクロックを再生する再生回路を用いた多値
ＱＡＭ復調器は安定した復調を行える。
【００４２】なお、本発明に係るクロック再生回路及び
多値ＱＡＭ復調器は、上記実施例にのみ限定されるもの
ではなく、例えばクロック再生回路の具体的構成例は、
図５に示すような回路でもよい。
多値ＱＡＭ復調器は、上記実施例にのみ限定されるもの
ではなく、例えばクロック再生回路の具体的構成例は、
図５に示すような回路でもよい。
【００４３】すなわち、図５に示す具体例は、図４に示
した具体例の第１の判定部であるコンパレータ５７の代
わりにＲＯＭ７７を用い、第２の判定部であるコンパレ
ータ６０の代わりにＲＯＭ７９を用いている。他の構成
は、図４と同様であるので説明を省略する。
した具体例の第１の判定部であるコンパレータ５７の代
わりにＲＯＭ７７を用い、第２の判定部であるコンパレ
ータ６０の代わりにＲＯＭ７９を用いている。他の構成
は、図４と同様であるので説明を省略する。
【００４４】
【発明の効果】本発明に係るクロック再生回路は、減算
部が現在の入力信号から１データ周期遅れた入力信号を
減算し、符号反転部が上記減算結果に応じて１／２デー
タ周期遅れた入力信号の符号を反転又は非反転し、第１
の判定部が上記減算部の減算結果に応じた値が第１のし
きい値よりも大きいか否かを判定し、加算部が現在の入
力信号と１データ周期遅れた入力信号を加算し、第２の
判定部が上記加算結果に応じた値が第２のしきい値より
も小さいか否かを判定し、ゲート部が上記第１の判定部
及び上記第２の判定部の判定結果に応じて上記符号反転
部の出力信号を通過させるので、現在の入力信号から１
データ周期遅れた入力信号を減算した減算結果に応じた
値が第１のしきい値より大きく、現在の入力信号と１デ
ータ周期遅れた入力信号を加算した加算結果が第２のし
きい値より小さいときに、上記減算結果に応じて符号が
反転又は非反転された１／２データ周期遅れた入力信号
を位相誤差検出信号として出力でき、この位相誤差検出
信号に応じてクロックを再生するので、ジッタの少ない
クロックを再生できる。
部が現在の入力信号から１データ周期遅れた入力信号を
減算し、符号反転部が上記減算結果に応じて１／２デー
タ周期遅れた入力信号の符号を反転又は非反転し、第１
の判定部が上記減算部の減算結果に応じた値が第１のし
きい値よりも大きいか否かを判定し、加算部が現在の入
力信号と１データ周期遅れた入力信号を加算し、第２の
判定部が上記加算結果に応じた値が第２のしきい値より
も小さいか否かを判定し、ゲート部が上記第１の判定部
及び上記第２の判定部の判定結果に応じて上記符号反転
部の出力信号を通過させるので、現在の入力信号から１
データ周期遅れた入力信号を減算した減算結果に応じた
値が第１のしきい値より大きく、現在の入力信号と１デ
ータ周期遅れた入力信号を加算した加算結果が第２のし
きい値より小さいときに、上記減算結果に応じて符号が
反転又は非反転された１／２データ周期遅れた入力信号
を位相誤差検出信号として出力でき、この位相誤差検出
信号に応じてクロックを再生するので、ジッタの少ない
クロックを再生できる。
【００４５】また、このようにジッタの少ないクロック
を再生するクロック再生回路を用いた本発明に係る多値
ＱＡＭ復調器は安定したデータの復調を行える。
を再生するクロック再生回路を用いた本発明に係る多値
ＱＡＭ復調器は安定したデータの復調を行える。
【図１】本発明に係るクロック再生回路の一実施例の構
成を示すブロック図である。
成を示すブロック図である。
【図２】図１に示した一実施例が適用される多値ＱＡＭ
復調器の構成を示すブロック図である。
復調器の構成を示すブロック図である。
【図３】図１に示した一実施例の要部の構成を示すブロ
ック図である。
ック図である。
【図４】図１に示した一実施例の具体的構成例を示す回
路図である。
路図である。
【図５】図１に示した一実施例の他の具体的構成例を示
す回路図である。
す回路図である。
【図６】一般的なクロック再生回路の概略構成を示すブ
ロック図である。
ロック図である。
【図７】従来のクロック再生回路の要部の構成を示すブ
ロック図である。
ロック図である。
【図８】符号反転回路の動作を説明するための図であ
る。
る。
【図９】図７に示した従来のクロック再生回路の要部を
多値ＱＡＭ復調器に適用したときの該クロック再生回路
の動作を説明するための図である。
多値ＱＡＭ復調器に適用したときの該クロック再生回路
の動作を説明するための図である。
２２、２３・・遅延回路 ２４・・・・・減算回路 ２５・・・・・第１の判定回路 ２７・・・・・符号反転回路 ２８・・・・・ゲート回路 ３０・・・・・加算回路 ３１・・・・・第２の判定回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−211935（ＪＰ，Ａ) 特開 昭63−215235（ＪＰ，Ａ) 特開 昭62−12219（ＪＰ，Ａ) 特開 平６−37838（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/00 - 27/38
Claims (4)
- 【請求項１】 入力信号である多値ディジタル変調信号
からクロックを再生するクロック再生回路において、 現在の入力信号から１データ周期遅れた入力信号を減算
する減算部と、 この減算部の減算結果に応じて１／２データ周期遅れた
入力信号の符号を反転又は非反転する符号反転部と、 上記減算部の減算結果に応じた値が第１のしきい値より
も大きいか否かを判定する第１の判定部と、 現在の入力信号と１データ周期遅れた入力信号を加算す
る加算部と、 この加算部の加算結果に応じた値が第２のしきい値より
も小さいか否かを判定する第２の判定部と、 上記第１の判定部及び上記第２の判定部の判定結果に応
じて上記符号反転部で反転又は非反転された信号を通過
させるゲート部を有することを特徴とするクロック再生
回路。 - 【請求項２】 上記符号反転部は排他的論理和回路によ
って構成されることを特徴とする請求項１記載のクロッ
ク再生回路。 - 【請求項３】 上記減算部及び上記加算部に供給され、
現在の入力信号と減算及び加算される１データ周期遅れ
た入力信号は上記減算部及び上記加算部の前段に接続さ
れ、変調時の標本化周波数の２倍の周波数で動作する遅
延回路を２つ通過した入力信号であり、上記符号反転部
に供給される１／２データ周期遅れた入力信号は上記遅
延回路を１つ通過した入力信号であることを特徴とする
請求項１記載のクロック再生回路。 - 【請求項４】 伝送されてきた多値ＱＡＭ信号を入力信
号として受け取り、該入力信号から再生したクロックに
応じてディジタル信号を復調する多値ＱＡＭ復調器にお
いて、 上記再生クロックは、 現在の入力信号から１データ周期遅れた入力信号を減算
する減算部と、 この減算部の減算結果に応じて１／２データ周期遅れた
入力信号の符号を反転又は非反転する符号反転部と、 上記減算部の減算結果に応じた値が第１のしきい値より
も大きいか否かを判定する第１の判定部と、 現在の入力信号と１データ周期遅れた入力信号を加算す
る加算部と、 この加算部の加算結果に応じた値が第２のしきい値より
も小さいか否かを判定する第２の判定部と、 上記第１の判定部及び上記第２の判定部の判定結果に応
じて上記符号反転部で反転又は非反転された信号を通過
させるゲート部とを有するクロック再生回路によって再
生されることを特徴とする多値ＱＡＭ復調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06223693A JP3339093B2 (ja) | 1993-03-22 | 1993-03-22 | クロック再生回路及び多値ｑａｍ復調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06223693A JP3339093B2 (ja) | 1993-03-22 | 1993-03-22 | クロック再生回路及び多値ｑａｍ復調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06276247A JPH06276247A (ja) | 1994-09-30 |
| JP3339093B2 true JP3339093B2 (ja) | 2002-10-28 |
Family
ID=13194326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06223693A Expired - Fee Related JP3339093B2 (ja) | 1993-03-22 | 1993-03-22 | クロック再生回路及び多値ｑａｍ復調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3339093B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10327208A (ja) | 1997-05-22 | 1998-12-08 | Nec Corp | クロック再生回路 |
-
1993
- 1993-03-22 JP JP06223693A patent/JP3339093B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06276247A (ja) | 1994-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1192615A (en) | Carrier recovery circuit | |
| JP3403849B2 (ja) | 多重無線装置の受信部に設けられるクロック位相検出回路及びクロック再生回路 | |
| JPH0223106B2 (ja) | ||
| JP2000049882A (ja) | クロック同期回路 | |
| JPH11177644A (ja) | ビットタイミング再生回路 | |
| JPS63142938A (ja) | 通信システムに用いられる受信装置 | |
| EP0576826B1 (en) | A demodulator for a phase shift keying (PSK) signal | |
| EP0484914B1 (en) | Demodulator and method for demodulating digital signals modulated by a minimum shift keying | |
| JP3339093B2 (ja) | クロック再生回路及び多値ｑａｍ復調器 | |
| JPH08265384A (ja) | 復調装置 | |
| JP3489493B2 (ja) | シンボル同期装置および周波数ホッピング受信装置 | |
| JPH0428185B2 (ja) | ||
| JP3312658B2 (ja) | クロック位相誤差検出方法および回路 | |
| US4134075A (en) | Amplitude-and-phase demodulator comprising a quantization circuit | |
| JP3167341B2 (ja) | 連続位相変調信号復調回路 | |
| JP2001177587A (ja) | ディジタル変復調の同期方式 | |
| JP3518429B2 (ja) | デジタルｐｌｌ装置およびシンボル同期装置 | |
| JP3183456B2 (ja) | クロック再生回路及びこれを用いた受信装置 | |
| JP3865893B2 (ja) | 復調回路 | |
| JP2795761B2 (ja) | Ｍｓｋ信号復調回路 | |
| JP2007142939A (ja) | 復調器 | |
| JP3332042B2 (ja) | 搬送波位相誤差検出方法および回路 | |
| JP2787607B2 (ja) | Ｐｓｋ復調回路 | |
| JPH0234552B2 (ja) | ||
| JP2901414B2 (ja) | ディジタル無線通信方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020716 |
|
| LAPS | Cancellation because of no payment of annual fees |