JPH0428185B2 - - Google Patents
Info
- Publication number
- JPH0428185B2 JPH0428185B2 JP59177857A JP17785784A JPH0428185B2 JP H0428185 B2 JPH0428185 B2 JP H0428185B2 JP 59177857 A JP59177857 A JP 59177857A JP 17785784 A JP17785784 A JP 17785784A JP H0428185 B2 JPH0428185 B2 JP H0428185B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- predetermined
- phase
- circuit
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 18
- 230000008929 regeneration Effects 0.000 claims description 15
- 238000011069 regeneration method Methods 0.000 claims description 15
- 238000005070 sampling Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 13
- 230000001360 synchronised effect Effects 0.000 claims description 10
- 238000007493 shaping process Methods 0.000 claims description 6
- 230000009471 action Effects 0.000 claims description 4
- 230000001172 regenerating effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 8
- 230000008859 change Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 238000000605 extraction Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
（産業上の利用分野）
本発明は復調装置に関し、特にデイジタル搬送
波伝送方式において、復調ベースバンド信号をサ
ンプリング整形してデイジタル変換するための、
タイミング信号発生手段を改良した復調装置に関
する。 （従来の技術） デイジタル搬送波伝送方式に用いられる復調装
置においては、一般に復調されたベースバンド信
号をデイジタル信号に変換するために、所定の周
期ならびにタイミング位相を有するタイミング信
号を必要とし、このタイミング信号の発生手段と
して、一般に、復調ベースバンド信号より所定の
タイミング信号を再生するタイミング同期回路が
用いられている。 第５図は、従来の復調装置の１例で、第１の位
相検波器１と、第２の位相検波器２と、π/2位相
推移器３と、２ビツトＡ／Ｄコンバータ４および
同５と、搬送波再生回路６と、電圧制御発振器４
０と、全波整流回路７および同８と、位相調整回
路９および同１０と、位相比較器１１、低域ろ波
器１２および電圧制御発振器１３より成る第１の
タイミング同期回路１４と、第１のタイミング同
期回路と同様の構成内容および機能を有する第２
のタイミング同期回路１５とを備えている。 この従来例は、４相位相変調波に対する復調装
置の場合を示しており、４相位相変調信号Ｓは２
分岐されて、それぞれ第１の位相検波器１および
第２の位相検波器２に入力される。一方、搬送波
再生回路６からの制御信号（誤差信号）を受けた
電圧制御発振器４０からは所定の位相の搬送波再
生信号が出力され、２分岐されてπ/2位相推移器
３を介して相互にπ/2ラジアンの位相差を有する
基準信号として、それぞれ第１の位相検波器１お
よび第２の位相検波器２に供給される。第１の位
相検波器１および第２の位相検波器２において
は、２分岐された４相位相変調信号Ｓが、前記基
準信号を介して同期検波され、それぞれ２値ベー
スバンド信号として２ビツトＡ／Ｄコンバータ４
および５に送られるとともに、対応する全波整流
回路７および同８に入力される。全波整流回路７
および同８においては、それぞれの２値ベースバ
ンド信号は２逓倍され、タイミング信号が抽出さ
れる。この抽出信号は、それぞれ第１のタイミン
グ同期回路１４および第２のタイミング同期回路
１５に入力されるが、これらのタイミング同期回
路の動作内容については、いずれも同じであるの
で、第１のタイミング同期回路で説明する。 第１のタイミング同期回路１４において、全波
整流回路７から出力される前記抽出タイミング信
号は、位相比較器１１に入力されるが、位相比較
器１１、低域ろ波器１２および電圧制御発振器１
３は、位相同期系を形成しており、電圧制御発振
器１３からは、前記抽出タイミング信号に位相同
期し、且つ等価的な狭帯域通過特性によりジツタ
成分が抑圧された再生タイミング信号が出力され
る。この再生タイミング信号は位相調整回路９に
入力され、位相を調整されて２ビツトＡ／Ｄコン
バータ４に入力される。同様に、第２のタイミン
グ同期回路１５においても、全波整流回路８から
入力される抽出タイミング信号に対応して、ジツ
タ成分を抑圧された再生タイミング信号が出力さ
れ、位相調整回路１０において位相変調されて２
ビツトＡ／Ｄコンバータ５に入力される。 ２ビツトＡ／Ｄコンバータ４および同５におい
ては、前述のように、それぞれ第１の位相検波器
１および第２の位相検波器２から入力される２値
ベースバンド信号が、それぞれ位相調整回路９お
よび同１０を経由して入力される前記タイミング
信号によりサンプリング整形されてデイジタル変
換され、データ信号X1およびY1として出力され
る。２ビツトＡ／Ｄコンバータ４および同５から
は、前記データ信号X1およびY1とともに、それ
ぞれデータ信号X2およびY2も出力され、これら
のデータ信号X1、X2、Y1およびY2は搬送波再生
回路６に入力される。そこで誤差信号が作成さ
れ、その出力が電圧制御発振器４０を制御しその
出力で所定の搬送波再生信号が生成される。この
搬送波再生信号は２分されて、一方は直接第１の
位相検波器１に入力され、他方はπ/2位相推移器
３を経由して第２の位相検波器２に入力される。
搬送波再生回路６の作用については、すでに知ら
れている（例えば特開昭57−131151）。 （発明が解決しようとする問題点） この従来の復調装置において、タイミング信号
再生用として用いられているタイミング同期回路
においては、復調ベースバンド信号がＡ／Ｄコン
バータにおいて最適タイミングでサンプリングさ
れるようにするために、前述のように、位相調整
回路９および同１０を用いて位相調整をしなけれ
ばならないという運用上の欠点がある。 （問題点を解決するための手段） 本発明の目的は上記欠点を除去し、タイミング
信号の位相調整を要することなく常時最適タイミ
ングで復調ベースバンド信号をサンプリング整形
することができ、且つ、広い引込同期範囲を得る
ことができるタイミング同期回路を具備した復調
装置を提供することにある。 上記の目的を達成するための本発明は次の構成
を有する。 即ち、Ｎ（Ｎ＝２、４、８、16、…）相位相変
調方式または2L（Ｌ＝２、３、４、…）値直交振
幅変調方式による、所定の帯域制限されたデイジ
タル搬送波変調信号と搬送波再生信号を受けて同
期検波し所定の復調ベースバンド信号を生成する
第１の位相検波器と、同じく前記所定の帯域制限
されたデイジタル搬送波変調信号と前記搬送波再
生信号に対しπ/2ラジアンの位相差を有する搬送
波再生信号を受けて同期検波し所定の復調ベース
バンド信号を生成する第２の位相検波器と、第１
の位相検波器からの復調ベースバンド信号を受け
て所定のタイミング信号によるサンプリング整形
作用によりデイジタル変換し所定のｋ（１以上の
整数）系列のデータ信号として出力するｋビツト
Ａ／Ｄコンバータと、第２の位相検波器からの復
調ベースバンド信号を受けて前記所定のタイミン
グ信号によるサンプリング整形作用によりデイジ
タル変換し所定のｋ（１以上の整数）系列のデー
タ信号として出力するｋビツトＡ／Ｄコンバータ
と、前記一対のＡ／Ｄコンバータから出力される
１対のｋ系列のデータ信号の内の、少くとも２系
列以上の特定のデータ信号を入力して、前記デイ
ジタル搬送波変調信号の搬送波信号に対応する搬
送波再生信号を生成し、前記第１の位相検波器及
び前記第２の位相検波器に対する同期検波用とし
て出力する搬送波再生手段と、 前記タイミング信号を生成する手段として、所
定の位相制御信号により、当該タイミング信号の
出力位相が自動的に制御調整されるように形成さ
れるタイミング信号発生回路と、前記１対のＡ／
Ｄコンバータから出力される１対のｋ系列のデー
タ信号の内の、特定の極性判別用のデータ信号を
入力して、前記Ａ／Ｄコンバータのサンプリング
点における前記帯域制限されたベースバンド信号
の微係数の極性を判別する極性判別回路と、前記
極性判別回路とともにタイミング同期システムの
位相制御信号検出系を形成し、前記極性判別回路
から出力される所定の極性判別信号を参照して、
前記１対のＡ／Ｄコンバータから出力される１対
のｋ系列のデータ信号の内の、所定のベースバン
ド信号の位置判別用データ信号に対して、所定の
論理操作を行うことにより前記位相制御信号を生
成して出力する論理回路とにより形成される所定
のタイミング同期回路と、 前記搬送波再生手段の非同期状態を検出する検
出回路と前記検出回路出力によつて前記タイミン
グ同期回路のループ定数を変化させる手段とを具
備することを特徴とする復調装置。 第１図は本発明の実施例の構成を示すブロツク
図であつて、４相位相変調方式による復調装置の
場合を示しており、第１の位相検波器１６と、第
２の位相検波器１７と、π/2位相推移器１８と、
２ビツトＡ／Ｄコンバータ１９および同２０と、
搬送波再生回路２１と、極性判別回路２２、論理
回路２３、低域ろ波器２４および電圧制御発振器
２５から成るタイミング同期回路２６と、電圧制
御発振器４０と、キヤリア非同期検出回路４１と
を備えている。 前記低域ろ波器２４および電圧制御発振器２５
はタイミング信号発生回路を形成しており、また
前記低域ろ波器２４は前記タイミング同期回路２
６のループ定数を変化させる手段ともなつてい
る。また搬送波再生回路２１と電圧制御発振器４
０とで搬送波再生手段を構成している。 第１図において、中間周波数帯の４相位相変調
信号Ｓが２分岐されて、第１の位相検波器１６お
よび第２の位相検波器１７と、２ビツトＡ／Ｄコ
ンバータ１９および同２０とを経由して、データ
信号X1、X2、Y1およびY2に変換されて出力され
る動作過程については、既に従来の技術について
説明したとおりである。従つて、本発明の主眼と
なるタイミング同期回路２６の動作内容に焦点を
おいて説明する。 （作用） まず、第２図ａおよびｂに示されるタイミング
同期系の動作説明図を参照して、タイミング同期
回路の動作原理について説明する。 第２図ａにおいて、m1〜m4は帯域制限された
２値ベースバンド信号の波形を示しており、m1
は２値ベースバンド信号が「０→１→１」と変化
している場合、m2は「０→０→１」と変化して
いる場合、m3は「１→１→０」と変化している
場合、m4は「１→０→０」と変化する場合を示
している。この帯域制限された２値ベースバンド
信号は、所定の２ビツトＡ／Ｄコンバータにおい
てサンプリングされ、第２図ａに示される基準レ
ベルl1、l2およびl3により識別されて、データ信
号X1およびX2に変換される。このベースバンド
信号ｍとデータ信号X1およびX2との関係は、第
１表に示されるとおりである。
波伝送方式において、復調ベースバンド信号をサ
ンプリング整形してデイジタル変換するための、
タイミング信号発生手段を改良した復調装置に関
する。 （従来の技術） デイジタル搬送波伝送方式に用いられる復調装
置においては、一般に復調されたベースバンド信
号をデイジタル信号に変換するために、所定の周
期ならびにタイミング位相を有するタイミング信
号を必要とし、このタイミング信号の発生手段と
して、一般に、復調ベースバンド信号より所定の
タイミング信号を再生するタイミング同期回路が
用いられている。 第５図は、従来の復調装置の１例で、第１の位
相検波器１と、第２の位相検波器２と、π/2位相
推移器３と、２ビツトＡ／Ｄコンバータ４および
同５と、搬送波再生回路６と、電圧制御発振器４
０と、全波整流回路７および同８と、位相調整回
路９および同１０と、位相比較器１１、低域ろ波
器１２および電圧制御発振器１３より成る第１の
タイミング同期回路１４と、第１のタイミング同
期回路と同様の構成内容および機能を有する第２
のタイミング同期回路１５とを備えている。 この従来例は、４相位相変調波に対する復調装
置の場合を示しており、４相位相変調信号Ｓは２
分岐されて、それぞれ第１の位相検波器１および
第２の位相検波器２に入力される。一方、搬送波
再生回路６からの制御信号（誤差信号）を受けた
電圧制御発振器４０からは所定の位相の搬送波再
生信号が出力され、２分岐されてπ/2位相推移器
３を介して相互にπ/2ラジアンの位相差を有する
基準信号として、それぞれ第１の位相検波器１お
よび第２の位相検波器２に供給される。第１の位
相検波器１および第２の位相検波器２において
は、２分岐された４相位相変調信号Ｓが、前記基
準信号を介して同期検波され、それぞれ２値ベー
スバンド信号として２ビツトＡ／Ｄコンバータ４
および５に送られるとともに、対応する全波整流
回路７および同８に入力される。全波整流回路７
および同８においては、それぞれの２値ベースバ
ンド信号は２逓倍され、タイミング信号が抽出さ
れる。この抽出信号は、それぞれ第１のタイミン
グ同期回路１４および第２のタイミング同期回路
１５に入力されるが、これらのタイミング同期回
路の動作内容については、いずれも同じであるの
で、第１のタイミング同期回路で説明する。 第１のタイミング同期回路１４において、全波
整流回路７から出力される前記抽出タイミング信
号は、位相比較器１１に入力されるが、位相比較
器１１、低域ろ波器１２および電圧制御発振器１
３は、位相同期系を形成しており、電圧制御発振
器１３からは、前記抽出タイミング信号に位相同
期し、且つ等価的な狭帯域通過特性によりジツタ
成分が抑圧された再生タイミング信号が出力され
る。この再生タイミング信号は位相調整回路９に
入力され、位相を調整されて２ビツトＡ／Ｄコン
バータ４に入力される。同様に、第２のタイミン
グ同期回路１５においても、全波整流回路８から
入力される抽出タイミング信号に対応して、ジツ
タ成分を抑圧された再生タイミング信号が出力さ
れ、位相調整回路１０において位相変調されて２
ビツトＡ／Ｄコンバータ５に入力される。 ２ビツトＡ／Ｄコンバータ４および同５におい
ては、前述のように、それぞれ第１の位相検波器
１および第２の位相検波器２から入力される２値
ベースバンド信号が、それぞれ位相調整回路９お
よび同１０を経由して入力される前記タイミング
信号によりサンプリング整形されてデイジタル変
換され、データ信号X1およびY1として出力され
る。２ビツトＡ／Ｄコンバータ４および同５から
は、前記データ信号X1およびY1とともに、それ
ぞれデータ信号X2およびY2も出力され、これら
のデータ信号X1、X2、Y1およびY2は搬送波再生
回路６に入力される。そこで誤差信号が作成さ
れ、その出力が電圧制御発振器４０を制御しその
出力で所定の搬送波再生信号が生成される。この
搬送波再生信号は２分されて、一方は直接第１の
位相検波器１に入力され、他方はπ/2位相推移器
３を経由して第２の位相検波器２に入力される。
搬送波再生回路６の作用については、すでに知ら
れている（例えば特開昭57−131151）。 （発明が解決しようとする問題点） この従来の復調装置において、タイミング信号
再生用として用いられているタイミング同期回路
においては、復調ベースバンド信号がＡ／Ｄコン
バータにおいて最適タイミングでサンプリングさ
れるようにするために、前述のように、位相調整
回路９および同１０を用いて位相調整をしなけれ
ばならないという運用上の欠点がある。 （問題点を解決するための手段） 本発明の目的は上記欠点を除去し、タイミング
信号の位相調整を要することなく常時最適タイミ
ングで復調ベースバンド信号をサンプリング整形
することができ、且つ、広い引込同期範囲を得る
ことができるタイミング同期回路を具備した復調
装置を提供することにある。 上記の目的を達成するための本発明は次の構成
を有する。 即ち、Ｎ（Ｎ＝２、４、８、16、…）相位相変
調方式または2L（Ｌ＝２、３、４、…）値直交振
幅変調方式による、所定の帯域制限されたデイジ
タル搬送波変調信号と搬送波再生信号を受けて同
期検波し所定の復調ベースバンド信号を生成する
第１の位相検波器と、同じく前記所定の帯域制限
されたデイジタル搬送波変調信号と前記搬送波再
生信号に対しπ/2ラジアンの位相差を有する搬送
波再生信号を受けて同期検波し所定の復調ベース
バンド信号を生成する第２の位相検波器と、第１
の位相検波器からの復調ベースバンド信号を受け
て所定のタイミング信号によるサンプリング整形
作用によりデイジタル変換し所定のｋ（１以上の
整数）系列のデータ信号として出力するｋビツト
Ａ／Ｄコンバータと、第２の位相検波器からの復
調ベースバンド信号を受けて前記所定のタイミン
グ信号によるサンプリング整形作用によりデイジ
タル変換し所定のｋ（１以上の整数）系列のデー
タ信号として出力するｋビツトＡ／Ｄコンバータ
と、前記一対のＡ／Ｄコンバータから出力される
１対のｋ系列のデータ信号の内の、少くとも２系
列以上の特定のデータ信号を入力して、前記デイ
ジタル搬送波変調信号の搬送波信号に対応する搬
送波再生信号を生成し、前記第１の位相検波器及
び前記第２の位相検波器に対する同期検波用とし
て出力する搬送波再生手段と、 前記タイミング信号を生成する手段として、所
定の位相制御信号により、当該タイミング信号の
出力位相が自動的に制御調整されるように形成さ
れるタイミング信号発生回路と、前記１対のＡ／
Ｄコンバータから出力される１対のｋ系列のデー
タ信号の内の、特定の極性判別用のデータ信号を
入力して、前記Ａ／Ｄコンバータのサンプリング
点における前記帯域制限されたベースバンド信号
の微係数の極性を判別する極性判別回路と、前記
極性判別回路とともにタイミング同期システムの
位相制御信号検出系を形成し、前記極性判別回路
から出力される所定の極性判別信号を参照して、
前記１対のＡ／Ｄコンバータから出力される１対
のｋ系列のデータ信号の内の、所定のベースバン
ド信号の位置判別用データ信号に対して、所定の
論理操作を行うことにより前記位相制御信号を生
成して出力する論理回路とにより形成される所定
のタイミング同期回路と、 前記搬送波再生手段の非同期状態を検出する検
出回路と前記検出回路出力によつて前記タイミン
グ同期回路のループ定数を変化させる手段とを具
備することを特徴とする復調装置。 第１図は本発明の実施例の構成を示すブロツク
図であつて、４相位相変調方式による復調装置の
場合を示しており、第１の位相検波器１６と、第
２の位相検波器１７と、π/2位相推移器１８と、
２ビツトＡ／Ｄコンバータ１９および同２０と、
搬送波再生回路２１と、極性判別回路２２、論理
回路２３、低域ろ波器２４および電圧制御発振器
２５から成るタイミング同期回路２６と、電圧制
御発振器４０と、キヤリア非同期検出回路４１と
を備えている。 前記低域ろ波器２４および電圧制御発振器２５
はタイミング信号発生回路を形成しており、また
前記低域ろ波器２４は前記タイミング同期回路２
６のループ定数を変化させる手段ともなつてい
る。また搬送波再生回路２１と電圧制御発振器４
０とで搬送波再生手段を構成している。 第１図において、中間周波数帯の４相位相変調
信号Ｓが２分岐されて、第１の位相検波器１６お
よび第２の位相検波器１７と、２ビツトＡ／Ｄコ
ンバータ１９および同２０とを経由して、データ
信号X1、X2、Y1およびY2に変換されて出力され
る動作過程については、既に従来の技術について
説明したとおりである。従つて、本発明の主眼と
なるタイミング同期回路２６の動作内容に焦点を
おいて説明する。 （作用） まず、第２図ａおよびｂに示されるタイミング
同期系の動作説明図を参照して、タイミング同期
回路の動作原理について説明する。 第２図ａにおいて、m1〜m4は帯域制限された
２値ベースバンド信号の波形を示しており、m1
は２値ベースバンド信号が「０→１→１」と変化
している場合、m2は「０→０→１」と変化して
いる場合、m3は「１→１→０」と変化している
場合、m4は「１→０→０」と変化する場合を示
している。この帯域制限された２値ベースバンド
信号は、所定の２ビツトＡ／Ｄコンバータにおい
てサンプリングされ、第２図ａに示される基準レ
ベルl1、l2およびl3により識別されて、データ信
号X1およびX2に変換される。このベースバンド
信号ｍとデータ信号X1およびX2との関係は、第
１表に示されるとおりである。
【表】
第２図ｂにおけるT-1、T0およびT1は、３タ
イムスロツト間における最適サプリング点を表わ
しており、今、信号m1〜m4がサンプリング点
T-1〜T1においてサンプリングされると、ベース
バンド信号の位置（A-1、a-1、B0、b0、C1、c1）
を判別しているデータ信号X2は、“１”または
“０”が等確率で出力されるが、仮に＋Δtまたは
−Δtのタイミングにおいてサンプリングされる
場合には、データ信号X2の出力は第２表のよう
になる。
イムスロツト間における最適サプリング点を表わ
しており、今、信号m1〜m4がサンプリング点
T-1〜T1においてサンプリングされると、ベース
バンド信号の位置（A-1、a-1、B0、b0、C1、c1）
を判別しているデータ信号X2は、“１”または
“０”が等確率で出力されるが、仮に＋Δtまたは
−Δtのタイミングにおいてサンプリングされる
場合には、データ信号X2の出力は第２表のよう
になる。
【表】
第２表より、データ信号X2において、ベース
バンド信号の波形m1〜m2、すなわちT0時点にお
ける微係数の極性が正であるベースバンド信号の
場合には、サンプリング点が＋Δtになつた時に
は常に“１”、反対に−Δtになつた時には常に
“０”となる。他方、波形m3〜m4、すなわちT0
時点における微係数の極性が負であるベースバン
ド信号の場合には、前記m1〜m2の波形の場合の
逆極性のデータ信号X2を得ることができるので、
データ信号X2の極性を反転することにより、波
形m3〜m4の場合と同じデータ信号を得ることが
できる。従つて、上述のようにベースバンド信号
のT0時点における微係数の極性を判別し、その
判別結果を参照して、データ信号X2に対して所
定の論理操作を行えば、その出力信号は、前記サ
ンプリング点のずれを検出する誤差信号となり得
ることは明らかである。 なお、時刻T-1、T0、T1にてデータが「０→
０→０」、「０→１→０」、「１→０→１」、「１→１
→１」と変化している場合には、時刻T-1、T1の
復調信号から求められる微係数が０となり、サン
プリング点のずれを示す誤差信号を正しく求める
ことができない。従つて、微係数が０の場合は、
論理操作の結果を無視する処理が必要となる。 次に、前述の第１図に示される本発明の実施例
の動作について説明する。図において、第１図の
位相検波器１６から出力され帯域制限されたベー
スバンド信号は、２ビツトＡ／Ｄコンバータ１９
に入力されて、電圧制御発振器２５より送られて
くるタイミング信号によりサンプリング整形され
て、データ信号X1およびX2として出力される。
２ビツトＡ／Ｄコンバータ１９の動作について
は、第２図ａおよびｂと第１表とを参照して既に
説明したとおりで、所定の基準レベルl1、l2およ
びl3によりベースバンド信号ｍが識別されて、デ
ータ信号X1およびX2に変換される。データ信号
X1は、所定のデータ信号として出力されるとと
もに、同時に極性判別回路２２に入力される。極
性判別回路２２は、帯域制限されたベースバンド
信号の波形m1〜m4を判別する機能を有してお
り、出力される信号Ｇは波形m1〜m2の場合には
“１”となり、また信号は、波形m3〜m4の場
合に“１”となる。論理回路２３は、２ビツト
Ａ／Ｄコンバータ１９から入力されるデータ信号
X2を、信号が“１”の場合に極性反転させ、
また、信号Ｇおよびの双方が“０”の場合に
は、波形m1〜m4のうちのいずれかの波形で、最
も近い過去のデータ信号X2を保持する回路を備
えており、この結果、論理回路２３の出力には、
２ビツトＡ／Ｄコンバータ１９におけるサンプリ
ング点のずれを検出する、所定の誤差信号が得ら
れる。この誤差信号を、タイミング信号同期系の
位相制御信号として、低域ろ波器２４を介して電
圧制御発振器２５に供給してやることにより、電
圧制御発振器２５から出力される所定のタイミン
グ信号Ｔの位相が、自動的に制御調整されるタイ
ミング同期システムが形成され、２ビツトＡ／Ｄ
コンバータ１９および同２０に対して、常に最適
タイミングにおいて所定のタイミング信号Ｔが供
給される。 このタイミング同期回路は誤差信号を第２図の
如きアイダイヤグラムが開いた復調信号から得て
おり、キヤリア非同期時のようにアイダイヤグラ
ムが開いていない状態では、補正をしない限り、
著しくループ利得が低下するため、第１図の復調
装置の如く、クロツク同期回路が確立した後、キ
ヤリア同期回路が確立するシステムにおいては、
従来のクロツク同期回路に比し広い引込同期範囲
を得ることがむつかしい。 このため本発明においてはキヤリア非同期検出
回路４１を設けループ利得を補正するようにして
いる。キヤリア非同期検出回路４１は、キヤリア
非同期状態を検出するもので具体手な回路として
は搬送波再生回路２１の出力の非同期時と同期時
のインピーダンス変化を利用する回路、あるいは
非同期時に生ずるビート信号を検波する回路等を
用いることができる。キヤリア非同期検出回路４
１の出力は低域ろ波器４２の制御信号となり、低
域ろ波器４２を定数をキヤリア非同期時と同期時
とで変化させる。これによつてループ利得の変化
によるループバンドの変化が補正され、ほぼ一定
に保たれ、広い引込同期範囲を得ることができ
る。 第３図は、極性判別回路２２及び論理回路２３
の１実施例で、前者はＤ型フリツプフロツプ２７
〜２９と、振幅比較器３０とを備え、後者は、Ｄ
型フリツプフロツプ３１，３２，３９と、OR／
NORゲート３３と、ANDゲート３４，３５，３
８と、ORゲート３６，３７とを備えている。図
において、極性判別回路２２においては、データ
信号X1およびタイミング信号Ｔの入力に対応し
て、Ｄ型フリツプフロツプ２７，２８，２９は、
３ビツトのメモリとして動作し、Ｄ型フリツプフ
ロツプ２７および２９の出力y1およびy-1は振幅
比較器３０に入力される。振幅比較器３０は、２
ビツトＡ／Ｄコンバータ１９における、サンプリ
ング点T0でのベースバンド信号の微係数の極性
を判別する機能を有し、サンプリング点T-1およ
びT1でのデータ比較により、前記微係数の極性
判別を行つている。すなわち、データ出力y-1お
よびy1において、“０”から“１”に変化する時
には微係数の極性は負とする。また、y-1、y1に
おいて、データ値が変化しないときは、微係数は
０である。振幅比較器３０からは、極性を判定す
る信号Ｇおよびが出力されるが、ベースバンド
信号の波形がm1〜m2の時にはＧは“１”、は
“０”となり、またm3〜m4時にはが“１”、Ｇ
が“０”となり、m1〜m4以外の時、すなわち、
微係数が０のときには、Ｇ＝＝０となる。 一方、データ信号X2はＤ型フリツプフロツプ
３１および３２を介してOR／NORゲート３３に
入力され、その出力信号は、それぞれANDゲー
ト３４および３５に入力される。ANDゲート３
４および３５と、ORゲート３７とにより形成さ
れるゲート回路は、信号Ｇが“１”の場合、デー
タ信号X2をそのまま出力し、信号が“１”の
場合、データ信号X2を極性反転させて出力する
ように動作する。また、ANDゲート３８は、信
号Ｇおよびのどちらか一方が“１”の場合にタ
イミング信号Ｔを出力し、信号Ｇおよびが共に
“０”の場合には出力を０とするように動作する。
従つて、Ｄ型フリツプフロツプ39の出力には、ベ
ースバンド信号の波形がm1〜m4の状態にある場
合には、ORゲート３７の出力がそのまま出力さ
れ、波形がm1〜m4の状態以外の場合には、現時
点から最も近い過去のm1〜m4の波形の、いずれ
かの時点のデータ信号X2または2を保持するよ
うに動作する。 第４図は低域ろ波器４２の実施例で２次の遅れ
進みフイルタを示している。 R1〜R4は抵抗、C1はコンデンサ、X1ピンダイ
オード、RSはX1の導通抵抗、RRはオフ抵抗であ
る。 ２次ループの同期引込範囲（ωP）は次式で表
わされるので 但し KpKd＝ループ利得 τ1R1・C1、R1≫R2pff τ2＝R2po・C1 or R2pff・C1 R2poRS＋R2、R3≫RS R2pffR3＋R2、R3≫RR KpKdの変化に対してＭがほぼ一定になるよう
にR2po／R2pffを選択してやれば、キヤリア非同期
時において十分広い同期引込範囲を得ることがで
き、キヤリア同期時においては適正のループバン
ドにすることができる。 又KpKdの変化をなくする方法も考えられ、そ
のために、ループ内に設けられるDCアンプの利
得を制御しても同様の効果が得られる。 以上の説明においては、キヤリア非同期時と同
期時において、ループバンドをほぼ一定にするよ
うにおこなつたが、実際には必ずしもそうしなく
とも必要な同期引込範囲が得られるようなループ
定数にするためにR2pffを設定すれば良い。 以上においては、４相位相変調方式用復調装置
について説明したが、本発明の適用範囲はこれに
限定されるものではなく、それ以上の多相位相変
調方式、あるいは多値直交振幅変調方式に対して
も適用できる。例えば、64値直交振幅変調方式に
適用する場合には、第１図において、２ビツト
Ａ／Ｄコンバータ１９及び同２０を４ビツトの
Ａ／Ｄコンバータに変更するのみで良い。 本発明は一般的に言えば、Ｎ相位相変調方式及
び2L値直交振幅変調方式用復調装置に適用可能と
いえる。 （発明の効果） 以上詳細に説明したように、本発明は、多相位
相変調方式または多値直交振幅変調方式による復
調装置において、所定のＡ／Ｄコンパータに対す
るサンプリング整形用のタイミング信号の生成手
段として、前記Ａ／Ｄコンパレータから出力され
るデータ信号の内の、特定のデータ信号を参照し
て形成されるタイミング同期回路を適用すること
により、前記Ａ／Ｄコンバータに供給されるタイ
ミング信号に対する位相調整作用を全く不要と
し、常時、最適タイミングにおいて復調ベースバ
ンド信号をサンプリング整形することができ、且
つ十分広い同期引込範囲を得ることができる効果
がある。
バンド信号の波形m1〜m2、すなわちT0時点にお
ける微係数の極性が正であるベースバンド信号の
場合には、サンプリング点が＋Δtになつた時に
は常に“１”、反対に−Δtになつた時には常に
“０”となる。他方、波形m3〜m4、すなわちT0
時点における微係数の極性が負であるベースバン
ド信号の場合には、前記m1〜m2の波形の場合の
逆極性のデータ信号X2を得ることができるので、
データ信号X2の極性を反転することにより、波
形m3〜m4の場合と同じデータ信号を得ることが
できる。従つて、上述のようにベースバンド信号
のT0時点における微係数の極性を判別し、その
判別結果を参照して、データ信号X2に対して所
定の論理操作を行えば、その出力信号は、前記サ
ンプリング点のずれを検出する誤差信号となり得
ることは明らかである。 なお、時刻T-1、T0、T1にてデータが「０→
０→０」、「０→１→０」、「１→０→１」、「１→１
→１」と変化している場合には、時刻T-1、T1の
復調信号から求められる微係数が０となり、サン
プリング点のずれを示す誤差信号を正しく求める
ことができない。従つて、微係数が０の場合は、
論理操作の結果を無視する処理が必要となる。 次に、前述の第１図に示される本発明の実施例
の動作について説明する。図において、第１図の
位相検波器１６から出力され帯域制限されたベー
スバンド信号は、２ビツトＡ／Ｄコンバータ１９
に入力されて、電圧制御発振器２５より送られて
くるタイミング信号によりサンプリング整形され
て、データ信号X1およびX2として出力される。
２ビツトＡ／Ｄコンバータ１９の動作について
は、第２図ａおよびｂと第１表とを参照して既に
説明したとおりで、所定の基準レベルl1、l2およ
びl3によりベースバンド信号ｍが識別されて、デ
ータ信号X1およびX2に変換される。データ信号
X1は、所定のデータ信号として出力されるとと
もに、同時に極性判別回路２２に入力される。極
性判別回路２２は、帯域制限されたベースバンド
信号の波形m1〜m4を判別する機能を有してお
り、出力される信号Ｇは波形m1〜m2の場合には
“１”となり、また信号は、波形m3〜m4の場
合に“１”となる。論理回路２３は、２ビツト
Ａ／Ｄコンバータ１９から入力されるデータ信号
X2を、信号が“１”の場合に極性反転させ、
また、信号Ｇおよびの双方が“０”の場合に
は、波形m1〜m4のうちのいずれかの波形で、最
も近い過去のデータ信号X2を保持する回路を備
えており、この結果、論理回路２３の出力には、
２ビツトＡ／Ｄコンバータ１９におけるサンプリ
ング点のずれを検出する、所定の誤差信号が得ら
れる。この誤差信号を、タイミング信号同期系の
位相制御信号として、低域ろ波器２４を介して電
圧制御発振器２５に供給してやることにより、電
圧制御発振器２５から出力される所定のタイミン
グ信号Ｔの位相が、自動的に制御調整されるタイ
ミング同期システムが形成され、２ビツトＡ／Ｄ
コンバータ１９および同２０に対して、常に最適
タイミングにおいて所定のタイミング信号Ｔが供
給される。 このタイミング同期回路は誤差信号を第２図の
如きアイダイヤグラムが開いた復調信号から得て
おり、キヤリア非同期時のようにアイダイヤグラ
ムが開いていない状態では、補正をしない限り、
著しくループ利得が低下するため、第１図の復調
装置の如く、クロツク同期回路が確立した後、キ
ヤリア同期回路が確立するシステムにおいては、
従来のクロツク同期回路に比し広い引込同期範囲
を得ることがむつかしい。 このため本発明においてはキヤリア非同期検出
回路４１を設けループ利得を補正するようにして
いる。キヤリア非同期検出回路４１は、キヤリア
非同期状態を検出するもので具体手な回路として
は搬送波再生回路２１の出力の非同期時と同期時
のインピーダンス変化を利用する回路、あるいは
非同期時に生ずるビート信号を検波する回路等を
用いることができる。キヤリア非同期検出回路４
１の出力は低域ろ波器４２の制御信号となり、低
域ろ波器４２を定数をキヤリア非同期時と同期時
とで変化させる。これによつてループ利得の変化
によるループバンドの変化が補正され、ほぼ一定
に保たれ、広い引込同期範囲を得ることができ
る。 第３図は、極性判別回路２２及び論理回路２３
の１実施例で、前者はＤ型フリツプフロツプ２７
〜２９と、振幅比較器３０とを備え、後者は、Ｄ
型フリツプフロツプ３１，３２，３９と、OR／
NORゲート３３と、ANDゲート３４，３５，３
８と、ORゲート３６，３７とを備えている。図
において、極性判別回路２２においては、データ
信号X1およびタイミング信号Ｔの入力に対応し
て、Ｄ型フリツプフロツプ２７，２８，２９は、
３ビツトのメモリとして動作し、Ｄ型フリツプフ
ロツプ２７および２９の出力y1およびy-1は振幅
比較器３０に入力される。振幅比較器３０は、２
ビツトＡ／Ｄコンバータ１９における、サンプリ
ング点T0でのベースバンド信号の微係数の極性
を判別する機能を有し、サンプリング点T-1およ
びT1でのデータ比較により、前記微係数の極性
判別を行つている。すなわち、データ出力y-1お
よびy1において、“０”から“１”に変化する時
には微係数の極性は負とする。また、y-1、y1に
おいて、データ値が変化しないときは、微係数は
０である。振幅比較器３０からは、極性を判定す
る信号Ｇおよびが出力されるが、ベースバンド
信号の波形がm1〜m2の時にはＧは“１”、は
“０”となり、またm3〜m4時にはが“１”、Ｇ
が“０”となり、m1〜m4以外の時、すなわち、
微係数が０のときには、Ｇ＝＝０となる。 一方、データ信号X2はＤ型フリツプフロツプ
３１および３２を介してOR／NORゲート３３に
入力され、その出力信号は、それぞれANDゲー
ト３４および３５に入力される。ANDゲート３
４および３５と、ORゲート３７とにより形成さ
れるゲート回路は、信号Ｇが“１”の場合、デー
タ信号X2をそのまま出力し、信号が“１”の
場合、データ信号X2を極性反転させて出力する
ように動作する。また、ANDゲート３８は、信
号Ｇおよびのどちらか一方が“１”の場合にタ
イミング信号Ｔを出力し、信号Ｇおよびが共に
“０”の場合には出力を０とするように動作する。
従つて、Ｄ型フリツプフロツプ39の出力には、ベ
ースバンド信号の波形がm1〜m4の状態にある場
合には、ORゲート３７の出力がそのまま出力さ
れ、波形がm1〜m4の状態以外の場合には、現時
点から最も近い過去のm1〜m4の波形の、いずれ
かの時点のデータ信号X2または2を保持するよ
うに動作する。 第４図は低域ろ波器４２の実施例で２次の遅れ
進みフイルタを示している。 R1〜R4は抵抗、C1はコンデンサ、X1ピンダイ
オード、RSはX1の導通抵抗、RRはオフ抵抗であ
る。 ２次ループの同期引込範囲（ωP）は次式で表
わされるので 但し KpKd＝ループ利得 τ1R1・C1、R1≫R2pff τ2＝R2po・C1 or R2pff・C1 R2poRS＋R2、R3≫RS R2pffR3＋R2、R3≫RR KpKdの変化に対してＭがほぼ一定になるよう
にR2po／R2pffを選択してやれば、キヤリア非同期
時において十分広い同期引込範囲を得ることがで
き、キヤリア同期時においては適正のループバン
ドにすることができる。 又KpKdの変化をなくする方法も考えられ、そ
のために、ループ内に設けられるDCアンプの利
得を制御しても同様の効果が得られる。 以上の説明においては、キヤリア非同期時と同
期時において、ループバンドをほぼ一定にするよ
うにおこなつたが、実際には必ずしもそうしなく
とも必要な同期引込範囲が得られるようなループ
定数にするためにR2pffを設定すれば良い。 以上においては、４相位相変調方式用復調装置
について説明したが、本発明の適用範囲はこれに
限定されるものではなく、それ以上の多相位相変
調方式、あるいは多値直交振幅変調方式に対して
も適用できる。例えば、64値直交振幅変調方式に
適用する場合には、第１図において、２ビツト
Ａ／Ｄコンバータ１９及び同２０を４ビツトの
Ａ／Ｄコンバータに変更するのみで良い。 本発明は一般的に言えば、Ｎ相位相変調方式及
び2L値直交振幅変調方式用復調装置に適用可能と
いえる。 （発明の効果） 以上詳細に説明したように、本発明は、多相位
相変調方式または多値直交振幅変調方式による復
調装置において、所定のＡ／Ｄコンパータに対す
るサンプリング整形用のタイミング信号の生成手
段として、前記Ａ／Ｄコンパレータから出力され
るデータ信号の内の、特定のデータ信号を参照し
て形成されるタイミング同期回路を適用すること
により、前記Ａ／Ｄコンバータに供給されるタイ
ミング信号に対する位相調整作用を全く不要と
し、常時、最適タイミングにおいて復調ベースバ
ンド信号をサンプリング整形することができ、且
つ十分広い同期引込範囲を得ることができる効果
がある。
第１図は本発明の実施例の構成を示すブロツク
図、第２図は本発明におけるタイミング同期系の
動作説明図、第３図は第１図の極性判別回路２２
及び論理回路２３の構成例を示す図、第４図は第
１図の低域ろ波器２４の回路構成例を示す図、第
５図は従来の復調装置の構成例を示す図である。 １……第１の位相検波器、２……第２の位相検
波器、３……π/2位相推移器、４，５……２ビツ
トＡ／Ｄコンバータ、６……搬送波再生回路、
７，８……全波整流回路、９，１０……位相調整
回路、１１……位相比較器、１２……低域ろ波
器、１３……電圧制御発振器、１４……第１のタ
イミング同期回路、１５……第２のタイミング同
期回路、１６……第１の位相検波器、１７……第
２の位相検波器、１８……π／２位相推移器、１
９，２０……２ビツトＡ／Ｄコンバータ、２１…
…搬送波再生回路、２２……極性判別回路、２３
……論理回路、２４……低域ろ波器、２５……電
圧制御発振器、２６……タイミング同期回路、２
７，２８，２９……Ｄ型フリツプフロツプ、３０
……振幅比較器、３１，３２……Ｄ型フリツプフ
ロツプ、３３……OR／NORゲート、３４，３５
……ANDゲート、３６，３７……ORゲート、３
８……ANDゲート、３９……Ｄ型フリツプフロ
ツプ、４０……電圧制御発振器、４１……キヤリ
ア非同期検出回路。
図、第２図は本発明におけるタイミング同期系の
動作説明図、第３図は第１図の極性判別回路２２
及び論理回路２３の構成例を示す図、第４図は第
１図の低域ろ波器２４の回路構成例を示す図、第
５図は従来の復調装置の構成例を示す図である。 １……第１の位相検波器、２……第２の位相検
波器、３……π/2位相推移器、４，５……２ビツ
トＡ／Ｄコンバータ、６……搬送波再生回路、
７，８……全波整流回路、９，１０……位相調整
回路、１１……位相比較器、１２……低域ろ波
器、１３……電圧制御発振器、１４……第１のタ
イミング同期回路、１５……第２のタイミング同
期回路、１６……第１の位相検波器、１７……第
２の位相検波器、１８……π／２位相推移器、１
９，２０……２ビツトＡ／Ｄコンバータ、２１…
…搬送波再生回路、２２……極性判別回路、２３
……論理回路、２４……低域ろ波器、２５……電
圧制御発振器、２６……タイミング同期回路、２
７，２８，２９……Ｄ型フリツプフロツプ、３０
……振幅比較器、３１，３２……Ｄ型フリツプフ
ロツプ、３３……OR／NORゲート、３４，３５
……ANDゲート、３６，３７……ORゲート、３
８……ANDゲート、３９……Ｄ型フリツプフロ
ツプ、４０……電圧制御発振器、４１……キヤリ
ア非同期検出回路。
Claims (1)
- １ Ｎ（Ｎ＝２、４、８、16、…）相位相変調方
式または2L（Ｌ＝２、３、４、…）値直交振幅変
調方式による、所定の帯域制限されたデイジタル
搬送波変調信号と搬送波再生信号を受けて同期検
波し所定の復調ベースバンド信号を生成する第１
の位相検波器と、同じく前記所定の帯域制限され
たデイジタル搬送波変調信号と前記搬送波再生信
号に対しπ／２ラジアンの位相差を有する搬送波
再生信号を受けて同期検波し所定の復調ベースバ
ンド信号を生成する第２の位相検波器と、第１の
位相検波器からの復調ベースバンド信号を受けて
所定のタイミング信号によるサンプリング整形作
用によりデイジタル変換し所定のｋ（１以上の整
数）系列のデータ信号として出力するｋビツト
Ａ／Ｄコンバータと、第２の位相検波器からの復
調ベースバンド信号を受けて前記所定のタイミン
グ信号によるサンプリング整形作用によりデイジ
タル変換し所定のｋ（１以上の整数）系列のデー
タ信号として出力するｋビツトＡ／Ｄコンバータ
と、前記一対のＡ／Ｄコンバータから出力される
１対のｋ系列のデータ信号の内の、少くとも２系
列以上の特定のデータ信号を入力して、前記デイ
ジタル搬送波変調信号の搬送波信号に対応する搬
送波再生信号を生成し、前記第１の位相検波器及
び前記第２の位相検波器に対する同期検波用とし
て出力する搬送波再生手段と、前記タイミング信
号を生成する手段として、所定の位相制御信号に
より、当該タイミング信号の出力位相が自動的に
制御調整されるように形成されるタイミング信号
発生回路と、前記１対のＡ／Ｄコンバータから出
力される１対のｋ系列のデータ信号の内の、特定
の極性判別用のデータ信号を入力して、前記Ａ／
Ｄコンバータのサンプリング点における前記帯域
制限されたベースバンド信号の微係数の極性を判
別する極性判別回路と、前記極性判別回路ととも
にタイミング同期システムの位相制御信号検出系
を形成し、前記極性判別回路から出力される所定
の極性判別信号を参照して、前記１対のＡ／Ｄコ
ンバータから出力される１対のｋ系列のデータ信
号の内の、所定のベースバンド信号の位置判別用
データ信号に対して、所定の論理操作を行うこと
により前記位相制御信号を生成して出力する論理
回路とにより形成される所定のタイミング同期回
路と、前記搬送波再生手段の非同期状態を検出す
る検出回路と前記検出回路出力によつて前記タイ
ミング同期回路のループ定数を変化させる手段と
を具備することを特徴とする復調装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59177857A JPS6156555A (ja) | 1984-08-27 | 1984-08-27 | 復調装置 |
| AU46641/85A AU574975B2 (en) | 1984-08-27 | 1985-08-26 | Digital demodulation |
| CA000489398A CA1240001A (en) | 1984-08-27 | 1985-08-26 | Demodulation device for multiphase psk or multilevel qam carrier wave |
| EP85110746A EP0173298B1 (en) | 1984-08-27 | 1985-08-27 | Demodulation device for multiphase psk or multilevel qam carrier wave |
| DE8585110746T DE3582539D1 (de) | 1984-08-27 | 1985-08-27 | Demodulationsvorrichtung fuer traegerwellen mit mehrphasenumtastung oder mit mehrpegel-qam. |
| US06/769,922 US4620159A (en) | 1984-08-27 | 1985-08-27 | Demodulator for multiphase PSK or multilevel QAM signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59177857A JPS6156555A (ja) | 1984-08-27 | 1984-08-27 | 復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6156555A JPS6156555A (ja) | 1986-03-22 |
| JPH0428185B2 true JPH0428185B2 (ja) | 1992-05-13 |
Family
ID=16038300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59177857A Granted JPS6156555A (ja) | 1984-08-27 | 1984-08-27 | 復調装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4620159A (ja) |
| EP (1) | EP0173298B1 (ja) |
| JP (1) | JPS6156555A (ja) |
| AU (1) | AU574975B2 (ja) |
| CA (1) | CA1240001A (ja) |
| DE (1) | DE3582539D1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0624291B2 (ja) * | 1985-04-17 | 1994-03-30 | 日本電気株式会社 | 位相検出回路 |
| CA1282127C (en) * | 1985-06-29 | 1991-03-26 | Nec Corporation | Digital demodulation system |
| US4794341A (en) * | 1985-11-05 | 1988-12-27 | Signal Processors Limited | Digital filters and demodulators |
| JP2756965B2 (ja) * | 1988-03-31 | 1998-05-25 | 日本無線株式会社 | 高速伝送レート変調信号用復調器 |
| JP3403849B2 (ja) * | 1995-03-17 | 2003-05-06 | 富士通株式会社 | 多重無線装置の受信部に設けられるクロック位相検出回路及びクロック再生回路 |
| US5799037A (en) * | 1996-02-16 | 1998-08-25 | David Sarnoff Research Center Inc. | Receiver capable of demodulating multiple digital modulation formats |
| US6005640A (en) * | 1996-09-27 | 1999-12-21 | Sarnoff Corporation | Multiple modulation format television signal receiver system |
| US6606357B1 (en) | 1999-09-10 | 2003-08-12 | Harris Corporation | Carrier injecting waveform-based modulation scheme for reducing satellite transponder power requirements and earth terminal antenna size |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2972720A (en) * | 1957-09-24 | 1961-02-21 | Westinghouse Electric Corp | Automatic frequency control apparatus |
| JPS5917916B2 (ja) * | 1975-12-26 | 1984-04-24 | 日本電気株式会社 | イソウドウキソウチ |
| FR2408243A1 (fr) * | 1977-11-04 | 1979-06-01 | Cit Alcatel | Boucle a verrouillage de phase |
| US4344040A (en) * | 1980-03-26 | 1982-08-10 | Canadian Patents & Development Limited | Method and apparatus for providing the in-phase and quadrature components of a bandpass signal |
| JPS57131151A (en) * | 1981-02-06 | 1982-08-13 | Nec Corp | Carrier wave reproducing circuit |
| CA1180416A (en) * | 1981-05-19 | 1985-01-02 | Botaro Hirosaki | Timing recovery circuit |
| AU556413B2 (en) * | 1982-02-10 | 1986-10-30 | Nec Corporation | Phase demodulator |
| US4482869A (en) * | 1982-04-13 | 1984-11-13 | Pioneer Electronic Corporation | PLL Detection circuit having dual bandwidth loop filter |
| FR2535554B1 (fr) * | 1982-10-29 | 1986-04-11 | Dassault Electronique | Procede et appareil pour la reception de messages radio a signaux de type biphase |
| JPS59161149A (ja) * | 1983-03-04 | 1984-09-11 | Nec Corp | タイミング同期回路 |
| US4546322A (en) * | 1983-08-24 | 1985-10-08 | Reliance Electric Company | Adaptable demodulator for arbitrary amplitude and phase keyed modulation signals |
-
1984
- 1984-08-27 JP JP59177857A patent/JPS6156555A/ja active Granted
-
1985
- 1985-08-26 AU AU46641/85A patent/AU574975B2/en not_active Expired
- 1985-08-26 CA CA000489398A patent/CA1240001A/en not_active Expired
- 1985-08-27 US US06/769,922 patent/US4620159A/en not_active Expired - Lifetime
- 1985-08-27 DE DE8585110746T patent/DE3582539D1/de not_active Expired - Lifetime
- 1985-08-27 EP EP85110746A patent/EP0173298B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| AU4664185A (en) | 1986-03-06 |
| EP0173298A3 (en) | 1987-11-04 |
| AU574975B2 (en) | 1988-07-14 |
| JPS6156555A (ja) | 1986-03-22 |
| EP0173298B1 (en) | 1991-04-17 |
| EP0173298A2 (en) | 1986-03-05 |
| US4620159A (en) | 1986-10-28 |
| DE3582539D1 (de) | 1991-05-23 |
| CA1240001A (en) | 1988-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6064236A (en) | Phase detector and timing extracting circuit using phase detector | |
| US4472817A (en) | Non-PLL concurrent carrier clock synchronization | |
| EP0118119A2 (en) | Timing synchronizing circuit | |
| JPH0428185B2 (ja) | ||
| US5170131A (en) | Demodulator for demodulating digital signal modulated by minimum shift keying and method therefor | |
| US5317602A (en) | Base-band delayed detector with synchronizing circuit | |
| US5463664A (en) | DQPSK delay detection circuit that produces stable clock signal in response to both I and Q signals | |
| JPH0234548B2 (ja) | ||
| JPH0732391B2 (ja) | クロック同期回路 | |
| JP3312658B2 (ja) | クロック位相誤差検出方法および回路 | |
| JPH0230222B2 (ja) | ||
| JP2748727B2 (ja) | 搬送波同期回路 | |
| JP2795761B2 (ja) | Ｍｓｋ信号復調回路 | |
| JPH0326934B2 (ja) | ||
| JP3339093B2 (ja) | クロック再生回路及び多値ｑａｍ復調器 | |
| JPH0479183B2 (ja) | ||
| JPH0118616B2 (ja) | ||
| JPH0334705B2 (ja) | ||
| JPH0787147A (ja) | 復調装置 | |
| JPS60251740A (ja) | タイミング同期回路 | |
| JPS60189354A (ja) | 通信方式 | |
| JPH0423458B2 (ja) | ||
| JPS61169051A (ja) | 基準搬送波再生装置 | |
| JPH0412661B2 (ja) | ||
| JPS63229933A (ja) | 位相同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |