JPH0334705B2 - - Google Patents
Info
- Publication number
- JPH0334705B2 JPH0334705B2 JP59268881A JP26888184A JPH0334705B2 JP H0334705 B2 JPH0334705 B2 JP H0334705B2 JP 59268881 A JP59268881 A JP 59268881A JP 26888184 A JP26888184 A JP 26888184A JP H0334705 B2 JPH0334705 B2 JP H0334705B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- output
- circuit
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005070 sampling Methods 0.000 claims description 49
- 230000008929 regeneration Effects 0.000 claims description 13
- 238000011069 regeneration method Methods 0.000 claims description 13
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 18
- 230000010363 phase shift Effects 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000002123 temporal effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はクロツク再生回路に関し、特にデイジ
タル伝送方式に用いる受信装置においてベースバ
ンド信号からクロツク信号を再生するクロツク再
生回路に関する。
タル伝送方式に用いる受信装置においてベースバ
ンド信号からクロツク信号を再生するクロツク再
生回路に関する。
デイジタル伝送方式に用いる受信装置において
は、ベースバンド信号をデイジタル信号に変換す
るためにクロツク信号が必要である。
は、ベースバンド信号をデイジタル信号に変換す
るためにクロツク信号が必要である。
クロツク信号を再生する従来の技術を図面を参
照して説明する。
照して説明する。
第２図は、従来のクロツク信号発生器の一例を
用いる受信装置を示すブロツク図であり、ベース
バンド段以降を示している。
用いる受信装置を示すブロツク図であり、ベース
バンド段以降を示している。
この受信装置は、２値のベースバンド信号Ｂ１
を入力し２逓倍して出力する全波整流器１０１
と、全波整流器１０１の出力の電圧制御発信器
（以下VCOという）１０４の出力とを入力し位相
比較して電圧信号を出力する位相比較器１０２
と、電圧信号の低域成分のみを通過させ出力する
低域波器（以下LPFという）１０３と、LPF
１０３の出力により出力周波数が変化するVCO
１０４とを備えるクロツク信号発生器７と、クロ
ツク信号発生器７の出力の位相をかえてクロツク
信号Ｃとして出力する移相器８と、クロツク信号
Ｃによりベースバンド信号B1を識別してデータ
信号D1を出力するＡ−Ｄ変換器１とを具備して
構成されている。
を入力し２逓倍して出力する全波整流器１０１
と、全波整流器１０１の出力の電圧制御発信器
（以下VCOという）１０４の出力とを入力し位相
比較して電圧信号を出力する位相比較器１０２
と、電圧信号の低域成分のみを通過させ出力する
低域波器（以下LPFという）１０３と、LPF
１０３の出力により出力周波数が変化するVCO
１０４とを備えるクロツク信号発生器７と、クロ
ツク信号発生器７の出力の位相をかえてクロツク
信号Ｃとして出力する移相器８と、クロツク信号
Ｃによりベースバンド信号B1を識別してデータ
信号D1を出力するＡ−Ｄ変換器１とを具備して
構成されている。
全波整流器１０１はベースバンド信号B1を２
逓倍するので、その出力にクロツク成分が抽出さ
れる。移相比較器１０２・LPF１０３・VCO１
０４で構成される位相同期回路により、VCO１
０４の出力が全波整流器１０１の出力のクロツク
成分に位相同期されるので、クロツク信号発生器
７の出力周波数はクロツク周波数に一致する。
逓倍するので、その出力にクロツク成分が抽出さ
れる。移相比較器１０２・LPF１０３・VCO１
０４で構成される位相同期回路により、VCO１
０４の出力が全波整流器１０１の出力のクロツク
成分に位相同期されるので、クロツク信号発生器
７の出力周波数はクロツク周波数に一致する。
移相器８は、クロツク信号Ｃの位相がＡ−Ｄ変
換器１にとつて最適なサンプリング点になるよう
にクロツク信号発生器７の出力を移相する。この
移相値は、クロツク信号発生器７の入力端から出
力端までの径路におけるクロツク成分の移相値に
よりきまり、クロツク信号発生器７の温度変化や
経時変化によつて変動する。
換器１にとつて最適なサンプリング点になるよう
にクロツク信号発生器７の出力を移相する。この
移相値は、クロツク信号発生器７の入力端から出
力端までの径路におけるクロツク成分の移相値に
よりきまり、クロツク信号発生器７の温度変化や
経時変化によつて変動する。
以上に説明したように、従来のクロツク信号発
生器を用いる受信装置は、クロツク信号発生器の
温度変化や経時変化によつてクロツク信号の位相
が変動するという欠点がある。
生器を用いる受信装置は、クロツク信号発生器の
温度変化や経時変化によつてクロツク信号の位相
が変動するという欠点がある。
本発明が解決しようとする問題点いいかえれば
本発明の目的は、上記の欠点を解決して温度変化
や経時変化によつてクロツク信号の位相が変動し
ない。しかもIC化に適したクロツク再生装置を
提供することにある。
本発明の目的は、上記の欠点を解決して温度変化
や経時変化によつてクロツク信号の位相が変動し
ない。しかもIC化に適したクロツク再生装置を
提供することにある。
本発明のクロツク再生回路は、ベースバンド信
号からクロツク信号を再生するクロツク再生回路
において、前記クロツク信号により第一のサンプ
リング点で前記ベースバンド信号を識別して第一
のデータ信号を出力する第一のＡ−Ｄ変換器と、
前記クロツク信号と逆相関係にある信号により第
二のサンプリング点で前記ベースバンド信号を識
別して第二のデータ信号を出力する第二のＡ−Ｄ
変換器と、前記第一のデータ信号から前記第二の
サンプリング点における前記ベースバンド信号の
時間微分の極性を判別し、判別結果により前記第
二のデータ信号を同相で、あるいは逆相に変換し
て出力する論理回路と、前記論理回路の出力によ
つて出力周波数あるいは出力位相が制御されるク
ロツク信号発生手段とを備えて構成される。
号からクロツク信号を再生するクロツク再生回路
において、前記クロツク信号により第一のサンプ
リング点で前記ベースバンド信号を識別して第一
のデータ信号を出力する第一のＡ−Ｄ変換器と、
前記クロツク信号と逆相関係にある信号により第
二のサンプリング点で前記ベースバンド信号を識
別して第二のデータ信号を出力する第二のＡ−Ｄ
変換器と、前記第一のデータ信号から前記第二の
サンプリング点における前記ベースバンド信号の
時間微分の極性を判別し、判別結果により前記第
二のデータ信号を同相で、あるいは逆相に変換し
て出力する論理回路と、前記論理回路の出力によ
つて出力周波数あるいは出力位相が制御されるク
ロツク信号発生手段とを備えて構成される。
以下実施例を示す図面を参照して本発明につい
て詳細に説明する。
て詳細に説明する。
第１図ａは、本発明の第一の実施例を示すブロ
ツク図である。
ツク図である。
第１図ａに示す実施例は、２値の信号であるベ
ースバンド信号B1とクロツク信号Ｃとを入力し
クロツク信号Ｃによりベースバンド信号B1を識
別してデータ信号D1を出力するＡ−Ｄ変換器１
と、ベースバンド信号B1とインバータ６の出力
とを入力しインバータ６の出力でベースバンド信
号B1を識別してデータ信号Ｅを出力するＡ−Ｄ
変換器２と、データ信号D1・Ｅおよびクロツク
信号Ｃを入力しＡ−Ｄ変換器２のサンプリング点
におけるベースバンド信号B1の時間微分の極性
をデータ信号D1から判別し極性が負の場合はデ
ータ信号Ｅと同相の信号を出力し極性が正の場合
はデータ信号Ｅと逆相の信号を出力する論理回路
３と、論理回路３の出力の低周波成分を電圧信号
として出力するLPF４と、電圧信号の値により
制御される周波数の信号をクロツク信号Ｃとして
出力するVCO５と、クロツク信号Ｃと極性を反
転するインバータ６とを具備して構成されてい
る。
ースバンド信号B1とクロツク信号Ｃとを入力し
クロツク信号Ｃによりベースバンド信号B1を識
別してデータ信号D1を出力するＡ−Ｄ変換器１
と、ベースバンド信号B1とインバータ６の出力
とを入力しインバータ６の出力でベースバンド信
号B1を識別してデータ信号Ｅを出力するＡ−Ｄ
変換器２と、データ信号D1・Ｅおよびクロツク
信号Ｃを入力しＡ−Ｄ変換器２のサンプリング点
におけるベースバンド信号B1の時間微分の極性
をデータ信号D1から判別し極性が負の場合はデ
ータ信号Ｅと同相の信号を出力し極性が正の場合
はデータ信号Ｅと逆相の信号を出力する論理回路
３と、論理回路３の出力の低周波成分を電圧信号
として出力するLPF４と、電圧信号の値により
制御される周波数の信号をクロツク信号Ｃとして
出力するVCO５と、クロツク信号Ｃと極性を反
転するインバータ６とを具備して構成されてい
る。
第１図ｂはベースバンド信号B1の時間変化を
示すグラフである。
示すグラフである。
第１ｂを参照して第１図ａに示す実施例の動作
を説明する。
を説明する。
クロツク信号ＣできまるＡ−Ｄ変換器１のサン
プリング点が最適の時刻t0および（t0＋Ｔ）であ
る場合（Ｔはクロツク信号Ｃの周期である）、Ａ
−Ｄ変換器２のサンプリング点は、インバータ６
の出力でありクロツク信号Ｃと逆相関係にある信
号できまり、時刻t0と（t0＋Ｔ）との中間点であ
る時刻（t0＋Ｔ／２）である。サンプリング点t0
および（t0＋Ｔ）でデータ信号D1の値が異なるな
らばベースバンド信号B1は曲線m1またはm2をた
どり、サンプリング点（t0＋Ｔ／２）はベースバ
ンド信号B1の変換点であるからこのサンプリン
グ点でベースバンド信号B1の値は“０”となる。
データ信号Ｅは、ベースバンド信号B1のわずか
なゆらぎにより論理値“１”および“０”をそれ
ぞれ同じ確率でとる。サンプリング点が最適の時
刻より微少時間Δtずれていればデータ信号Ｅが
とる二つの論理値の発生確率が異なり、その差は
Δtにほぼ比例して増大する。
プリング点が最適の時刻t0および（t0＋Ｔ）であ
る場合（Ｔはクロツク信号Ｃの周期である）、Ａ
−Ｄ変換器２のサンプリング点は、インバータ６
の出力でありクロツク信号Ｃと逆相関係にある信
号できまり、時刻t0と（t0＋Ｔ）との中間点であ
る時刻（t0＋Ｔ／２）である。サンプリング点t0
および（t0＋Ｔ）でデータ信号D1の値が異なるな
らばベースバンド信号B1は曲線m1またはm2をた
どり、サンプリング点（t0＋Ｔ／２）はベースバ
ンド信号B1の変換点であるからこのサンプリン
グ点でベースバンド信号B1の値は“０”となる。
データ信号Ｅは、ベースバンド信号B1のわずか
なゆらぎにより論理値“１”および“０”をそれ
ぞれ同じ確率でとる。サンプリング点が最適の時
刻より微少時間Δtずれていればデータ信号Ｅが
とる二つの論理値の発生確率が異なり、その差は
Δtにほぼ比例して増大する。
論理回路３は、サンプリング点t0および（t0＋
Ｔ）におけるデータ信号D1からサンプリング点
（t0＋Ｔ／２）におけるベースバンド信号B1の時
間微分の極性を判別する。すなわちサンプリング
点t0でデータ信号D1が論理値“０”（または
“１”）であり、サンプリング点（t0＋Ｔ）で論理
値“１”（または“０”）であれば、サンプリング
点（t0＋Ｔ／２）におけるベースバンド信号B1の
時間微分の極性は正（または負）である。この判
定結果はサンプリング点が最適の時刻より微少時
間ずれてもほとんどわからない。
Ｔ）におけるデータ信号D1からサンプリング点
（t0＋Ｔ／２）におけるベースバンド信号B1の時
間微分の極性を判別する。すなわちサンプリング
点t0でデータ信号D1が論理値“０”（または
“１”）であり、サンプリング点（t0＋Ｔ）で論理
値“１”（または“０”）であれば、サンプリング
点（t0＋Ｔ／２）におけるベースバンド信号B1の
時間微分の極性は正（または負）である。この判
定結果はサンプリング点が最適の時刻より微少時
間ずれてもほとんどわからない。
サンプリング点が最適の時刻より微少時間Δt
遅れている場合、サンプリング点（t0＋Ｔ／２＋
Δt）でのベースバンド信号B1の時間微分の極性
が負（または正）であればデータ信号Ｅが論理値
“０”（または“１”をとる確率は1/2より大きく
なり、論理回路３の出力はデータ信号Ｅと同相
（または逆相）である。したがつてサンプリング
点が最適の時刻より微少時間遅れている場合、ベ
ースバンド信号B1の時間微分の極性の正・負に
かかわらず、論理回路３の出力は論理値“０”を
１／２より大きい確率でとる。
遅れている場合、サンプリング点（t0＋Ｔ／２＋
Δt）でのベースバンド信号B1の時間微分の極性
が負（または正）であればデータ信号Ｅが論理値
“０”（または“１”をとる確率は1/2より大きく
なり、論理回路３の出力はデータ信号Ｅと同相
（または逆相）である。したがつてサンプリング
点が最適の時刻より微少時間遅れている場合、ベ
ースバンド信号B1の時間微分の極性の正・負に
かかわらず、論理回路３の出力は論理値“０”を
１／２より大きい確率でとる。
同様に、サンプリング点が最適の時刻より微少
時間Δt進んでいる場合、論理回路３の出力は論
理値“１”を1/2より大きい確率でとる。
時間Δt進んでいる場合、論理回路３の出力は論
理値“１”を1/2より大きい確率でとる。
LPF４は論理回路３の出力のランダムな成分
を阻止するので、その出力はサンプリング点が最
適の時刻より遅れていれば（または進んでいれ
ば）論理値“０”（または“１”）に対応する論理
回路３の出力電圧V0（またはV1）に近くなる。よ
つてLPF４の出力は、インバータ６の出力が時
刻（t0＋Ｔ／２）よりずれたときそれに応動する
誤差信号となるとで、VCO５入力に供給されて、
インバータ６の出力が時刻（t0＋Ｔ／２）すなわ
ちベースバンド信号B1の変換器にロツクするよ
うにVCO５の出力に制御する。
を阻止するので、その出力はサンプリング点が最
適の時刻より遅れていれば（または進んでいれ
ば）論理値“０”（または“１”）に対応する論理
回路３の出力電圧V0（またはV1）に近くなる。よ
つてLPF４の出力は、インバータ６の出力が時
刻（t0＋Ｔ／２）よりずれたときそれに応動する
誤差信号となるとで、VCO５入力に供給されて、
インバータ６の出力が時刻（t0＋Ｔ／２）すなわ
ちベースバンド信号B1の変換器にロツクするよ
うにVCO５の出力に制御する。
サンプリング点t0および（t0＋Ｔ）におけるデ
ータ信号D1の値が等しい場合、データ信号Ｅは
インバータ６の出力の誤差信号とはならずジツタ
成分となるので、論理部３は上記の場合それ以前
の出力値を保持するようにしてVCO５出力の
Ｃ／Ｎを改善している。しかしながら上記保持機
能は付加されなくともVCO５出力のＣ／Ｎが若
干劣化するのみであり第１図ａに示す実施例は正
常に動作する。よつて上記保持機能は本発明の必
須要件ではない。
ータ信号D1の値が等しい場合、データ信号Ｅは
インバータ６の出力の誤差信号とはならずジツタ
成分となるので、論理部３は上記の場合それ以前
の出力値を保持するようにしてVCO５出力の
Ｃ／Ｎを改善している。しかしながら上記保持機
能は付加されなくともVCO５出力のＣ／Ｎが若
干劣化するのみであり第１図ａに示す実施例は正
常に動作する。よつて上記保持機能は本発明の必
須要件ではない。
以上説明したように第１図ａに示す実施例にお
いて、VCO５の出力はＡ〜Ｄ変換器２の入力点
でのインバータ６の出力を第１図ｂでの時刻（t0
＋Ｔ／２）すなわちベースバンド信号B1の変換
点にロツクし、ベースバンド信号B1の位相がた
とえ変動してもVCO５がそれに応動するのでイ
ンバータ６の出力は常に時刻（t0＋Ｔ／２）に保
たれる。一方主信号であるデータ信号D1を出力
するＡ−Ｄ変換器１に供給されるクロツク信号Ｃ
はVCO５の出力そのものであり、Ａ−Ｄ変換器
２に供給されているクロツク信号と逆相関係にあ
る。すなわち第１図ｂにおける時刻t0、（t0＋Ｔ）
となりベースバンド信号B1を識別するためのク
ロツク信号のタイミングとしては最適のタイミン
グとなつている。さらに、Ａ−Ｄ変換器１とＡ−
Ｄ変換器２とでのクロツク信号の違いは単にイン
バータ６に挿入されているかいないかだけである
ため、Ａ−Ｄ変換器２の入力点でのクロツク信号
の変化とＡ−Ｄ変換器１の入力点でのそれとは同
一であるといえる。よつてＡ−Ｄ変換器１に供給
されるVCO５出力もまたベースバンド信号B1の
位相変動に対して応動し、常異に最適タイミング
に保たれる。
いて、VCO５の出力はＡ〜Ｄ変換器２の入力点
でのインバータ６の出力を第１図ｂでの時刻（t0
＋Ｔ／２）すなわちベースバンド信号B1の変換
点にロツクし、ベースバンド信号B1の位相がた
とえ変動してもVCO５がそれに応動するのでイ
ンバータ６の出力は常に時刻（t0＋Ｔ／２）に保
たれる。一方主信号であるデータ信号D1を出力
するＡ−Ｄ変換器１に供給されるクロツク信号Ｃ
はVCO５の出力そのものであり、Ａ−Ｄ変換器
２に供給されているクロツク信号と逆相関係にあ
る。すなわち第１図ｂにおける時刻t0、（t0＋Ｔ）
となりベースバンド信号B1を識別するためのク
ロツク信号のタイミングとしては最適のタイミン
グとなつている。さらに、Ａ−Ｄ変換器１とＡ−
Ｄ変換器２とでのクロツク信号の違いは単にイン
バータ６に挿入されているかいないかだけである
ため、Ａ−Ｄ変換器２の入力点でのクロツク信号
の変化とＡ−Ｄ変換器１の入力点でのそれとは同
一であるといえる。よつてＡ−Ｄ変換器１に供給
されるVCO５出力もまたベースバンド信号B1の
位相変動に対して応動し、常異に最適タイミング
に保たれる。
第１図ｃは、論理回路３の詳細を示すブロツク
図である。
図である。
論理回路３は、データ信号Ｅ・クロツク信号Ｃ
を入力しクロツク信号Ｃにより出力をデータ信号
Ｅの値にリセツトし時間Ｔの間保持するフリツプ
フロツプ回路（以下FF回路という）１１１と、
FF回路１１１の出力のデータ信号D1とを入力し、
排他的論理和を出力する排他的論理和回路（以下
EO回路という）１１２とデータ信号D1・クロツ
ク信号Ｃを入力しデータ信号D1を時間Ｔ遅延さ
せて出力するFF回路１１３と、データ信号D1と
FF回路１１３の出力とを入力し排他的論理和を
出力するEO回路１１４と、クロツク信号ＣとEO
回路１１４の出力とを入力しクロツク信号Ｃをゲ
ートするANDゲート１１５と、EO回路１１２の
出力とANDゲート１１５の出力とを入力しAND
回路１１５からクロツク信号Ｃが到来したとき出
力の直をEO回路１１２の出力の値に更新するFF
回路１１６とを構成されている。FF回路１１
１・１１３・１１６はＤタイプFF回路である。
を入力しクロツク信号Ｃにより出力をデータ信号
Ｅの値にリセツトし時間Ｔの間保持するフリツプ
フロツプ回路（以下FF回路という）１１１と、
FF回路１１１の出力のデータ信号D1とを入力し、
排他的論理和を出力する排他的論理和回路（以下
EO回路という）１１２とデータ信号D1・クロツ
ク信号Ｃを入力しデータ信号D1を時間Ｔ遅延さ
せて出力するFF回路１１３と、データ信号D1と
FF回路１１３の出力とを入力し排他的論理和を
出力するEO回路１１４と、クロツク信号ＣとEO
回路１１４の出力とを入力しクロツク信号Ｃをゲ
ートするANDゲート１１５と、EO回路１１２の
出力とANDゲート１１５の出力とを入力しAND
回路１１５からクロツク信号Ｃが到来したとき出
力の直をEO回路１１２の出力の値に更新するFF
回路１１６とを構成されている。FF回路１１
１・１１３・１１６はＤタイプFF回路である。
サンプリング点（t0＋Ｔ）におけるデータ信号
D1が論理回路３に入力する時刻にFF回路１１３
の出力はサンプリング点t0におけるデータ信号D1
の値となつている。EO回路１１４は両サンプリ
ング点におけるデータ信号D1の値が異なれば論
理値“１”出力し、ANDゲート１１５はクロツ
ク信号Ｃを通過させFF回路１１６の出力はEO回
路１１２の出力の値に更新される。両サンプリン
グ点でデータ信号D1の値が等しければEO回路１
１４の出力は論理値“０”となり、ANDゲート
１１５はクロツク信号を阻止してFF回路１１６
は以前の値を保持しつづける。FF回路１１１の
出力はサンプリング点（t0＋Ｔ／２）におけるデ
ータ信号Ｅの値になつている。EO回路１１２は、
サンプリング点（t0＋Ｔ）におけるデータ信号D1
が論理値“０”のときはFF回路１１１の出力を
同相で、論理値“１”のときは逆相に変換して出
力する。したがつてEO回路１１２はサンプリン
グ点（t0＋Ｔ）におけるデータ信号D1が論理値
“０”（または“１”）のときサンプリング点（t0
＋Ｔ／２）におけるベースバンド信号B1の時間
微分の極性を負（または正）と判別していること
になる。サンプリング点t0および（t0＋Ｔ）にお
けるデータ信号D1の値が等しい場合この判別は
かならずしも正しくないが、この場合は上記のよ
うにFF回路１１６が以前の値を保持しつづけて
EO回路１１２の出力を阻止する。すでに説明し
たように保持機能は本発明の必須要件ではない。
D1が論理回路３に入力する時刻にFF回路１１３
の出力はサンプリング点t0におけるデータ信号D1
の値となつている。EO回路１１４は両サンプリ
ング点におけるデータ信号D1の値が異なれば論
理値“１”出力し、ANDゲート１１５はクロツ
ク信号Ｃを通過させFF回路１１６の出力はEO回
路１１２の出力の値に更新される。両サンプリン
グ点でデータ信号D1の値が等しければEO回路１
１４の出力は論理値“０”となり、ANDゲート
１１５はクロツク信号を阻止してFF回路１１６
は以前の値を保持しつづける。FF回路１１１の
出力はサンプリング点（t0＋Ｔ／２）におけるデ
ータ信号Ｅの値になつている。EO回路１１２は、
サンプリング点（t0＋Ｔ）におけるデータ信号D1
が論理値“０”のときはFF回路１１１の出力を
同相で、論理値“１”のときは逆相に変換して出
力する。したがつてEO回路１１２はサンプリン
グ点（t0＋Ｔ）におけるデータ信号D1が論理値
“０”（または“１”）のときサンプリング点（t0
＋Ｔ／２）におけるベースバンド信号B1の時間
微分の極性を負（または正）と判別していること
になる。サンプリング点t0および（t0＋Ｔ）にお
けるデータ信号D1の値が等しい場合この判別は
かならずしも正しくないが、この場合は上記のよ
うにFF回路１１６が以前の値を保持しつづけて
EO回路１１２の出力を阻止する。すでに説明し
たように保持機能は本発明の必須要件ではない。
第３図は、本発明の第二実施例を示すブロツク
図である。
図である。
第３図に示す実施例は、第１図に示す本発明の
第一の実施例におけるVCO５を固定周波数発振
器９と電圧制御無限移相器１０とでおきかえたも
のである。固定周波数発振器９の出力周波数はク
ロツク信号Ｃの周波数にほぼ等しい値である。電
圧制御無限移相器１０は時間に比例して増大また
は減少する移相値を有する移相器であり、移相値
の時間変化率は電圧により制御される。固定周波
数発振器９の出力が、電圧制御無限移相器１０に
よりLPFの出力電圧で制御される時間変化率の
移相値で移相されてクロツク信号Ｃとなるので、
クロツク信号Ｃが最適サンプリング点に保たれ
る。
第一の実施例におけるVCO５を固定周波数発振
器９と電圧制御無限移相器１０とでおきかえたも
のである。固定周波数発振器９の出力周波数はク
ロツク信号Ｃの周波数にほぼ等しい値である。電
圧制御無限移相器１０は時間に比例して増大また
は減少する移相値を有する移相器であり、移相値
の時間変化率は電圧により制御される。固定周波
数発振器９の出力が、電圧制御無限移相器１０に
よりLPFの出力電圧で制御される時間変化率の
移相値で移相されてクロツク信号Ｃとなるので、
クロツク信号Ｃが最適サンプリング点に保たれ
る。
第４図は本発明の第三の実施例を示すブロツク
図である。
図である。
第４図に示す実施例は、第１図に示す本発明の
第一の実施例におけるVCO５をクロツク信号発
生器７と電圧制御位相器１１とでおきかえたもの
であり、クロツク信号発生器７は〔従来の技術〕
の項で説明した第２図に示す受信装置に含まれる
クロツク信号発生器７の同一のものである。
第一の実施例におけるVCO５をクロツク信号発
生器７と電圧制御位相器１１とでおきかえたもの
であり、クロツク信号発生器７は〔従来の技術〕
の項で説明した第２図に示す受信装置に含まれる
クロツク信号発生器７の同一のものである。
クロツク信号発生器７はベースバンド信号B1
を入力しクロツク周波数と一致する周波数の信号
を出力する。電圧制御移相器１１はLPF４の出
力電圧によつて制御される移相値でクロツク信号
発生器７の出力を移相してクロツク信号Ｃとして
出力するので、クロツク信号Ｃは最適タイミング
に保たれる。
を入力しクロツク周波数と一致する周波数の信号
を出力する。電圧制御移相器１１はLPF４の出
力電圧によつて制御される移相値でクロツク信号
発生器７の出力を移相してクロツク信号Ｃとして
出力するので、クロツク信号Ｃは最適タイミング
に保たれる。
第５図は本発明の第四の実施例を示すブロツク
図である。
図である。
第５図に示す実施例は、第１図に示す本発明の
第一の実施例におけるＡ−Ｄ変換器１を２ビツト
のＡ−Ｄ変換器２１でおきかえたものであり、Ａ
−Ｄ変換器２１の出力である２ビツトの信号を構
成するデータ信号D1・D2のうち上位の桁である
データ信号D1が論理回路３に入力される。
第一の実施例におけるＡ−Ｄ変換器１を２ビツト
のＡ−Ｄ変換器２１でおきかえたものであり、Ａ
−Ｄ変換器２１の出力である２ビツトの信号を構
成するデータ信号D1・D2のうち上位の桁である
データ信号D1が論理回路３に入力される。
第６図は、４値のベースバンド信号B2の時間
変化を示すグラフである。
変化を示すグラフである。
第６図を参照して第５図に示す実施例の動作を
説明する。
説明する。
サンプリング点t0から（t0＋Ｔ）にかけてデー
タ信号D1・D2の値が共に変化する場合（その２
例を曲線m3・m4に示す）は、サンプリング点
（t0＋Ｔ／２）においてベースバンド信号B2の値
が“０”となり、データ信号D1の値が等しい場
合（データ信号D1が値をかえずデータ信号D2が
値をかえるときの一例を曲線m5に示す）はサン
プリング点（t0＋Ｔ／２）においてベースバンド
信号B2の値が“０”にならない。これら両方の
場合は、論理部３・LPF４・VCO５が第１図ａ
の実施例におけると同じ動作をしてＡ−Ｄ変換器
２のサンプリング点を時刻（t0＋Ｔ／２）にロツ
クする。
タ信号D1・D2の値が共に変化する場合（その２
例を曲線m3・m4に示す）は、サンプリング点
（t0＋Ｔ／２）においてベースバンド信号B2の値
が“０”となり、データ信号D1の値が等しい場
合（データ信号D1が値をかえずデータ信号D2が
値をかえるときの一例を曲線m5に示す）はサン
プリング点（t0＋Ｔ／２）においてベースバンド
信号B2の値が“０”にならない。これら両方の
場合は、論理部３・LPF４・VCO５が第１図ａ
の実施例におけると同じ動作をしてＡ−Ｄ変換器
２のサンプリング点を時刻（t0＋Ｔ／２）にロツ
クする。
サンプリング点t0および（t0＋Ｔ）でデータ信
号D1の値が異なりデータ信号D2の値が等しい場
合（その一例を曲線m6で示す）は、サンプリン
グ点（t0＋Ｔ／２）においてベースバンド信号B2
の値は“０”にならないが、論理回路３の出力の
値は時刻（t0＋Ｔ）においてサンプリング点（t0
＋Ｔ／２）におけるデータ信号Ｅの値に更新され
る。したがつてこの場合の論理回路３の出力はク
ロツク信号Ｃにジツタを与えることになるが曲線
m6が値“０”となる時刻をみてわかるようにジ
ツタの値は小さい。
号D1の値が異なりデータ信号D2の値が等しい場
合（その一例を曲線m6で示す）は、サンプリン
グ点（t0＋Ｔ／２）においてベースバンド信号B2
の値は“０”にならないが、論理回路３の出力の
値は時刻（t0＋Ｔ）においてサンプリング点（t0
＋Ｔ／２）におけるデータ信号Ｅの値に更新され
る。したがつてこの場合の論理回路３の出力はク
ロツク信号Ｃにジツタを与えることになるが曲線
m6が値“０”となる時刻をみてわかるようにジ
ツタの値は小さい。
以上説明したように、第５図に示す実施例は、
サンプリング点t0および（t0＋Ｔ）においてデー
タ信号D1の値が異なりデータ信号D2の値が等し
い場合を例外として、ベースバンド信号B2の値
が“０”となる変換点にインバータ６の出力をロ
ツクすることによりクロツク信号Ｃを最適タイミ
ング点に保つ。
サンプリング点t0および（t0＋Ｔ）においてデー
タ信号D1の値が異なりデータ信号D2の値が等し
い場合を例外として、ベースバンド信号B2の値
が“０”となる変換点にインバータ６の出力をロ
ツクすることによりクロツク信号Ｃを最適タイミ
ング点に保つ。
第５図に示す実施例のＡ−Ｄ変換器２１を３ビ
ツト・４ビツト…のＡ−Ｄ変換器でおきかえれ
ば、８値・16値…のベースバンド信号からクロツ
ク信号を再生する本発明のクロツク再生回路の他
の実施例が得られる。
ツト・４ビツト…のＡ−Ｄ変換器でおきかえれ
ば、８値・16値…のベースバンド信号からクロツ
ク信号を再生する本発明のクロツク再生回路の他
の実施例が得られる。
第７図ａは本発明の第五の実施例を示すブロツ
ク図、第７図ｂは論理部２３の詳細を示すブロツ
ク図である。
ク図、第７図ｂは論理部２３の詳細を示すブロツ
ク図である。
第７図ａに示す実施例は、第５図に示す本発明
の第四の実施例における論理回路３を論理回路２
３でおきかえたものである。
の第四の実施例における論理回路３を論理回路２
３でおきかえたものである。
Ａ−Ｄ変換器２１の出力であるデータ信号
D1・D2は共に論理回路２３に入力される。
D1・D2は共に論理回路２３に入力される。
論理回路２３は、第１図ｃに示す論理回路３に
データ信号D2・クロツク信号Ｃを入力しデータ
信号D2を時間Ｔに遅延させて出力するFF回路１
２３と、データ信号D2とFF回路１２３の出力と
を入力し排他的論理和を出力するEO回路１２４
と、EO回路１１４・１２４の出力を入力し論理
積を出力するAND回路１２５とを追加し、AND
回路１２５の出力をANDゲート１１５の入力端
の一方に入力するという変更を加えたものであ
る。
データ信号D2・クロツク信号Ｃを入力しデータ
信号D2を時間Ｔに遅延させて出力するFF回路１
２３と、データ信号D2とFF回路１２３の出力と
を入力し排他的論理和を出力するEO回路１２４
と、EO回路１１４・１２４の出力を入力し論理
積を出力するAND回路１２５とを追加し、AND
回路１２５の出力をANDゲート１１５の入力端
の一方に入力するという変更を加えたものであ
る。
論理回路２３において、サンプリング点t0から
（t0＋Ｔ）にかけてデータ信号D1・D2の値が共に
変化する場合のみAND回路１２５の出力が論理
値“１”をとり、ANDゲート１１５がクロツク
信号Ｃを通過させ、時刻（t0＋Ｔ）においてFF
回路１１６の出力（すなわち論理回路２３の出
力）の値がEO回路１１２の出力の値に更新され
る。その他の場合は論理回路２３の出力は以前の
値を保持しつづける。
（t0＋Ｔ）にかけてデータ信号D1・D2の値が共に
変化する場合のみAND回路１２５の出力が論理
値“１”をとり、ANDゲート１１５がクロツク
信号Ｃを通過させ、時刻（t0＋Ｔ）においてFF
回路１１６の出力（すなわち論理回路２３の出
力）の値がEO回路１１２の出力の値に更新され
る。その他の場合は論理回路２３の出力は以前の
値を保持しつづける。
サンプリング点（t0＋Ｔ／２）においてベース
バンド信号B2の値が“０”となり、データ信号
Ｅからサンプリング点のずれを検知できるのは、
サンプリング点t0から（t0＋Ｔ）にかけてデータ
信号D1・D2の値が共に変化する場合のみである
から、第７図ａに示す実施例は、ベースバンド信
号B2の値が“０”になる変換点にインバータ６
の出力をロツクすることによつてクロツク信号Ｃ
を最適サンプリング点に保つ。
バンド信号B2の値が“０”となり、データ信号
Ｅからサンプリング点のずれを検知できるのは、
サンプリング点t0から（t0＋Ｔ）にかけてデータ
信号D1・D2の値が共に変化する場合のみである
から、第７図ａに示す実施例は、ベースバンド信
号B2の値が“０”になる変換点にインバータ６
の出力をロツクすることによつてクロツク信号Ｃ
を最適サンプリング点に保つ。
第７図ｂに示す論理回路２３は、ベースバンド
信号B2が第６図における曲線m3・m4のごとく０
レベルを中心として上下対称に変化するときのみ
VCO５を制御する誤差信号としてデータ信号Ｅ
を使用している。第６図からあきらかなように、
曲線m3・m4は変換点（t0＋Ｔ／２）付近におい
てほぼ０レベルとなつており、インバータ６の出
力の時刻（t0＋Ｔ／２）からのわずかなずれに対
してもデータ信号Ｅは論理値“１”あるいは論理
値“０”に変化し、非常に感度の高い誤差信号と
なつている。それにくらべてm4のごとき曲線の
場合、インバータ６の出力が時刻（t0＋Ｔ／２）
から変動してもデータ信号Ｅは敏感には論理値
“１”から論理値“０”に、あるいは論理値“０”
から論理値“１”に変化しない。このことはデー
タ信号にジツタ成分を多く含むことを意味する。
よつて、第７図ｂに示す論理回路２３を第５図に
示す実施例の論理回路２のかわりに用いれば、ジ
ツタ成分の少ないクロツク信号Ｃを再生すること
ができる。
信号B2が第６図における曲線m3・m4のごとく０
レベルを中心として上下対称に変化するときのみ
VCO５を制御する誤差信号としてデータ信号Ｅ
を使用している。第６図からあきらかなように、
曲線m3・m4は変換点（t0＋Ｔ／２）付近におい
てほぼ０レベルとなつており、インバータ６の出
力の時刻（t0＋Ｔ／２）からのわずかなずれに対
してもデータ信号Ｅは論理値“１”あるいは論理
値“０”に変化し、非常に感度の高い誤差信号と
なつている。それにくらべてm4のごとき曲線の
場合、インバータ６の出力が時刻（t0＋Ｔ／２）
から変動してもデータ信号Ｅは敏感には論理値
“１”から論理値“０”に、あるいは論理値“０”
から論理値“１”に変化しない。このことはデー
タ信号にジツタ成分を多く含むことを意味する。
よつて、第７図ｂに示す論理回路２３を第５図に
示す実施例の論理回路２のかわりに用いれば、ジ
ツタ成分の少ないクロツク信号Ｃを再生すること
ができる。
第８図ａは本発明の第六の実施例を示すブロツ
ク図、第８図ａは論理回路３３の詳細を示すブロ
ツク図である。
ク図、第８図ａは論理回路３３の詳細を示すブロ
ツク図である。
第８図ａに示す実施例は、第７図ａに示す本発
明の第五の実施例におけるＡ−Ｄ変換器２１・論
理回路２３をＡ−Ｄ変換器３１・論理回路３３で
おきかえたものである。Ａ−Ｄ変換器３１は３ビ
ツトのＡ−Ｄ変換器であり、その出力である３ビ
ツトの信号を構成するデータ信号D1・D2・D3は
すべて論理回路３３に入力される。
明の第五の実施例におけるＡ−Ｄ変換器２１・論
理回路２３をＡ−Ｄ変換器３１・論理回路３３で
おきかえたものである。Ａ−Ｄ変換器３１は３ビ
ツトのＡ−Ｄ変換器であり、その出力である３ビ
ツトの信号を構成するデータ信号D1・D2・D3は
すべて論理回路３３に入力される。
論理回路３３は、第７図ｂに示す論理回路２３
にデータ信号D3・クロツク信号Ｃを入力しデー
タ信号D3を時間Ｔ遅延させて出力するFF回路１
３３と、データ信号D3とFF回路１３３の出力と
を入力し排他的論理和を出力するEO回路１３４
とを追加し、論理回路２３のAND回路１２５を
EO回路１１４・１２４・１３４の出力を入力し
論理積を出力するAND回路１３５でおきかえる
という変更を加えたものである。
にデータ信号D3・クロツク信号Ｃを入力しデー
タ信号D3を時間Ｔ遅延させて出力するFF回路１
３３と、データ信号D3とFF回路１３３の出力と
を入力し排他的論理和を出力するEO回路１３４
とを追加し、論理回路２３のAND回路１２５を
EO回路１１４・１２４・１３４の出力を入力し
論理積を出力するAND回路１３５でおきかえる
という変更を加えたものである。
サンプリング点t0から（t0＋Ｔ）にかけてデー
タ信号D1・D2・D3の値がすべて変化する場合の
み論理部３３の出力の値が更新されるので、ベー
スバンド信号の値が“０”になる変換点にインバ
ータ６の出力がロツクされて、クロツク信号Ｃが
最適のタイミングに保たれる。
タ信号D1・D2・D3の値がすべて変化する場合の
み論理部３３の出力の値が更新されるので、ベー
スバンド信号の値が“０”になる変換点にインバ
ータ６の出力がロツクされて、クロツク信号Ｃが
最適のタイミングに保たれる。
４値のベースバンド信号からクロツク信号を再
生する本発明のクロツク再生回路である第７図ａ
に示す本発明の第五の実施例を変更して、８値の
ベースバンド信号からクロツク信号を再生する本
発明のクロツク再生回路である本発明の第六の実
施例を得たのと同様の変更をくりかえせば、16
値・32値…のベースバンド信号からクロツク信号
を再生する本発明のクロツク再生回路のさらに他
の実施例が得られる。
生する本発明のクロツク再生回路である第７図ａ
に示す本発明の第五の実施例を変更して、８値の
ベースバンド信号からクロツク信号を再生する本
発明のクロツク再生回路である本発明の第六の実
施例を得たのと同様の変更をくりかえせば、16
値・32値…のベースバンド信号からクロツク信号
を再生する本発明のクロツク再生回路のさらに他
の実施例が得られる。
以上ベースバンド信号のとる値が等間隔である
場合についていくつかの実施例を説明したが、等
間隔でない場合（たとえば８相位相変調の場合、
ベースバンド信号の値は±2k、±ｋ、０となり等
間隔ではない）にも、ベースバンド信号に適合し
たＡ−Ｄ変換器の第一のＡ−Ｄ変換器として用い
ることにより本発明を用いることができる。
場合についていくつかの実施例を説明したが、等
間隔でない場合（たとえば８相位相変調の場合、
ベースバンド信号の値は±2k、±ｋ、０となり等
間隔ではない）にも、ベースバンド信号に適合し
たＡ−Ｄ変換器の第一のＡ−Ｄ変換器として用い
ることにより本発明を用いることができる。
以上詳細に説明したように、本発明はベースバ
ンド信号の値が“０”となる変換点の第二のＡ−
Ｄ変換器のサンプリング点をロツクするという手
段を用いているので、本発明を用いることにより
温度変化や経時変化によつてクロツク信号の位相
が変動しないクロツク再生回路が提供できるとい
う効果があり、また本発明のクロツク再生回路は
動作をデイジタル的に行うのでIC化に適してい
るという効果がある。
ンド信号の値が“０”となる変換点の第二のＡ−
Ｄ変換器のサンプリング点をロツクするという手
段を用いているので、本発明を用いることにより
温度変化や経時変化によつてクロツク信号の位相
が変動しないクロツク再生回路が提供できるとい
う効果があり、また本発明のクロツク再生回路は
動作をデイジタル的に行うのでIC化に適してい
るという効果がある。
第１図ａは本発明の第一の実施例を示すブロツ
ク図、第１図ｂは２値のベースバンド信号B1の
時間変化を示すグラフ、第１図ｃは第１図ａにお
ける論理回路３の詳細を示すブロツク図、第２図
は従来のクロツク信号発生器の一例を用いる受信
装置を示すブロツク図、第３図は本発明の第二の
実施例を示すブロツク図、第４図は本発明の第三
の実施例を示すブロツク図、第５図は本発明の第
四の実施例を示すブロツク図、第６図は４値のベ
ースバンド信号B2の時間変化を示すグラフ、第
７図ａは本発明の第五の実施例を示すブロツク
図、第７図ｂは第７図ａにおける論理回路２３の
詳細を示すブロツク図、第８図ａは本発明の第六
の実施例を示すブロツク図、第８図ｂは第８図ａ
における論理回路３３の詳細を示すブロツク図で
ある。 ２……Ａ−Ｄ変換器、３……論理回路。
ク図、第１図ｂは２値のベースバンド信号B1の
時間変化を示すグラフ、第１図ｃは第１図ａにお
ける論理回路３の詳細を示すブロツク図、第２図
は従来のクロツク信号発生器の一例を用いる受信
装置を示すブロツク図、第３図は本発明の第二の
実施例を示すブロツク図、第４図は本発明の第三
の実施例を示すブロツク図、第５図は本発明の第
四の実施例を示すブロツク図、第６図は４値のベ
ースバンド信号B2の時間変化を示すグラフ、第
７図ａは本発明の第五の実施例を示すブロツク
図、第７図ｂは第７図ａにおける論理回路２３の
詳細を示すブロツク図、第８図ａは本発明の第六
の実施例を示すブロツク図、第８図ｂは第８図ａ
における論理回路３３の詳細を示すブロツク図で
ある。 ２……Ａ−Ｄ変換器、３……論理回路。
Claims (1)
- 【特許請求の範囲】 １ ベースバンド信号からクロツク信号を再生す
るクロツク再生回路において、 前記クロツク信号により第一のサンプリング点
で前記ベースバンド信号を識別して第一のデータ
信号を出力する第一のＡ−Ｄ変換器と、 前記クロツク信号と逆相関係にある信号により
第二のサンプリング点で前記ベースバンド信号を
識別して第二のデータ信号を出力する第二のＡ−
Ｄ変換器と、 前記第一のデータ信号から前記第二のサンプリ
ング点における前記ベースバンド信号の時間微分
の極性を判別し、判別結果により前記第二のデー
タ信号を同相で、あるいは逆相に変換して出力す
る論理回路と、 前記論理回路の出力によつて出力周波数あるい
は出力位相が制御されるクロツク信号発生手段と を具備することを特徴とするクロツク再生回路。 ２ 前記クロツク信号発生手段は電圧制御発振器
であることを特徴とする特許請求の範囲第１項記
載のクロツク再生回路。 ３ 前記クロツク信号発生手段は、固定周波数発
振器と電圧制御無限移相器とを備えることを特徴
とする特許請求の範囲第１項記載のクロツク再生
回路。 ４ 前記クロツク信号発生手段は、前記ベースバ
ンド信号を非線形操作してクロツク成分を抽出す
るクロツク抽出手段と前記クロツク成分に位相同
期する電圧制御発振器を含む位相同期回路とを有
するクロツク信号発生器と、電圧制御移相器とを
備えることを特徴とする特許請求の範囲第１項記
載のクロツク再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59268881A JPS61146031A (ja) | 1984-12-20 | 1984-12-20 | クロツク再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59268881A JPS61146031A (ja) | 1984-12-20 | 1984-12-20 | クロツク再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61146031A JPS61146031A (ja) | 1986-07-03 |
| JPH0334705B2 true JPH0334705B2 (ja) | 1991-05-23 |
Family
ID=17464554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59268881A Granted JPS61146031A (ja) | 1984-12-20 | 1984-12-20 | クロツク再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61146031A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2543515B2 (ja) * | 1987-03-04 | 1996-10-16 | 富士通株式会社 | クロツク再生回路 |
| JP2848320B2 (ja) * | 1996-03-07 | 1999-01-20 | 日本電気株式会社 | クロック同期回路 |
| JP3048134B2 (ja) | 1997-12-02 | 2000-06-05 | 日本電気株式会社 | クロック信号再生装置 |
-
1984
- 1984-12-20 JP JP59268881A patent/JPS61146031A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61146031A (ja) | 1986-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2061524C (en) | Phase/frequency comparator for timing recovering circuit | |
| US5491729A (en) | Digital phase-locked data recovery circuit | |
| NO170249B (no) | Fremgangsmaate og krets for tilveiebringelse av baereboelgesynkronisme ved koherente demodulatorer | |
| AU683108B2 (en) | Clock signal regeneration method and apparatus | |
| US6127897A (en) | Zero-crossing detection type clock recovery circuit operated at symbol rate | |
| JPS63200618A (ja) | 位相同期ループ回路 | |
| US4334312A (en) | Phase synchronizing circuit for use in multi-level, multi-phase, superposition-modulated signal transmission system | |
| US4831338A (en) | Synchronizing clock signal generator | |
| US4686482A (en) | Clock signal arrangement for regenerating a clock signal | |
| EP0162505B1 (en) | Arrangement for generating a clock signal | |
| JPH0458734B2 (ja) | ||
| KR880000676B1 (ko) | 입력신호와 발진기의 출력신호의 위상을 동기화시키는 방법 및 장치 | |
| JPH0449822B2 (ja) | ||
| JPH0334705B2 (ja) | ||
| JPS6156555A (ja) | 復調装置 | |
| US4803385A (en) | Phase detecting circuit | |
| US4415933A (en) | Carrier wave recovery circuit | |
| JPS6331987B2 (ja) | ||
| EP0709992B1 (en) | Costas loop | |
| JP2748727B2 (ja) | 搬送波同期回路 | |
| JPH0326934B2 (ja) | ||
| EP0534180A2 (en) | MSK signal demodulating circuit | |
| JP3102829B2 (ja) | デジタルｐｌｌ回路 | |
| US7558339B2 (en) | Asynchronous ZCD demodulator/decoder | |
| JPS6124356A (ja) | 復調装置 |