JPH0449822B2 - - Google Patents
Info
- Publication number
- JPH0449822B2 JPH0449822B2 JP59077487A JP7748784A JPH0449822B2 JP H0449822 B2 JPH0449822 B2 JP H0449822B2 JP 59077487 A JP59077487 A JP 59077487A JP 7748784 A JP7748784 A JP 7748784A JP H0449822 B2 JPH0449822 B2 JP H0449822B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- signals
- circuit
- dpsk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims 2
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000010363 phase shift Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
- H04N1/32101—Display, printing, storage or transmission of additional information, e.g. ID code, date and time or title
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0024—Carrier regulation at the receiver end
- H04L2027/0026—Correction of carrier offset
- H04L2027/003—Correction of carrier offset at baseband only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0053—Closed loops
- H04L2027/0059—Closed loops more than two phases
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2101/00—Still video cameras
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
- H04N2201/3201—Display, printing, storage or transmission of additional information, e.g. ID code, date and time or title
- H04N2201/3212—Display, printing, storage or transmission of additional information, e.g. ID code, date and time or title of data relating to a job, e.g. communication, capture or filing of an image
- H04N2201/3214—Display, printing, storage or transmission of additional information, e.g. ID code, date and time or title of data relating to a job, e.g. communication, capture or filing of an image of a date
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
- H04N2201/3201—Display, printing, storage or transmission of additional information, e.g. ID code, date and time or title
- H04N2201/3274—Storage or retrieval of prestored additional information
- H04N2201/3277—The additional information being stored in the same storage device as the image data
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、位相偏移変調（Phase Shift
Keying：以下PSKとす）信号又は、差動位相偏
移変調（Differential Phase Shift Keying：以
下DPSKと略す）信号の復調回路に関するもので
ある。
Keying：以下PSKとす）信号又は、差動位相偏
移変調（Differential Phase Shift Keying：以
下DPSKと略す）信号の復調回路に関するもので
ある。
ここで、PSK、DPSKは、CW（Continuous
Wave）変調のうちのデイジタル方式に属する変
調方式であり、PSKは、基本となるCWの位相と
被変調信号の位相とを比較し、同相か反転（180゜
位相がずれている）かで、“０”か、“１”かの信
号を識別する。
Wave）変調のうちのデイジタル方式に属する変
調方式であり、PSKは、基本となるCWの位相と
被変調信号の位相とを比較し、同相か反転（180゜
位相がずれている）かで、“０”か、“１”かの信
号を識別する。
DPSKは、CWの数サイクル或いは数十サイク
ルを１ビツトとし、１ビツト前の位相と現ビツト
の位相を比較し、同相か、反転かで“０”か
“１”かの信号を識別する。
ルを１ビツトとし、１ビツト前の位相と現ビツト
の位相を比較し、同相か、反転かで“０”か
“１”かの信号を識別する。
第１図は、従来のDPSK復調回路の一例を示す
構成ブロツク図である。この図において、１は位
相比較器で、一方の入力端に印加されるＣ信号に
対して、他方の入力端に印加されるＡ信号の位相
が、0゜及び180゜の２つの位相で安定してロツクす
る様に構成されている。ここで、この様に0゜、
180゜両位相で安定する位相比較器は、特殊な回路
構成となつて複雑である。２は位相比較器１から
の信号を入力するローパスフイルタ（以下LPF
と略す）である。３はＢ信号を一方の入力とする
位相比較器、４はLPF、７は加算器、５は電圧
制御型発振器（以下VCOと略す）、６はVCO5か
らのＣ信号周波数を１／Ｎに分周するカウンタ
で、その出力は位相比較器３の他方の入力端に印
加されている。これらの各回路３，４，７，５，
６は、PLL回路を構成している。８はＡ信号と
Ｃ信号とを乗算する乗算器、９は乗算器８からの
Ｄ信号とＢ信号とを入力するデコーダである。
構成ブロツク図である。この図において、１は位
相比較器で、一方の入力端に印加されるＣ信号に
対して、他方の入力端に印加されるＡ信号の位相
が、0゜及び180゜の２つの位相で安定してロツクす
る様に構成されている。ここで、この様に0゜、
180゜両位相で安定する位相比較器は、特殊な回路
構成となつて複雑である。２は位相比較器１から
の信号を入力するローパスフイルタ（以下LPF
と略す）である。３はＢ信号を一方の入力とする
位相比較器、４はLPF、７は加算器、５は電圧
制御型発振器（以下VCOと略す）、６はVCO5か
らのＣ信号周波数を１／Ｎに分周するカウンタ
で、その出力は位相比較器３の他方の入力端に印
加されている。これらの各回路３，４，７，５，
６は、PLL回路を構成している。８はＡ信号と
Ｃ信号とを乗算する乗算器、９は乗算器８からの
Ｄ信号とＢ信号とを入力するデコーダである。
ここでは、例えば、磁気円板にFM変調された
静止画像信号とDPSK変調されたＡ信号（日付等
を示すと）とが、多重記録されている場合の例で
あつて、Ａ信号は、画像信号とは周波数が全く違
うので図示していないフイルタによつて分離され
る。
静止画像信号とDPSK変調されたＡ信号（日付等
を示すと）とが、多重記録されている場合の例で
あつて、Ａ信号は、画像信号とは周波数が全く違
うので図示していないフイルタによつて分離され
る。
Ａ信号は、再生画像信号から一定水平同期後
（ｍＨ後）、一定個数の水平同期信号（ｎ・HD）
を１ビツトとして、周波数13H（HはHDの周波
数）の搬送波の位相を0゜と180゜にシフト変調され
ている。また、Ｂ信号は、ビツトの変り目（ｎ・
HDごと）にパルスが出力される信号であつて、
データデコードの為のクロツクパルスとして使わ
れる。
（ｍＨ後）、一定個数の水平同期信号（ｎ・HD）
を１ビツトとして、周波数13H（HはHDの周波
数）の搬送波の位相を0゜と180゜にシフト変調され
ている。また、Ｂ信号は、ビツトの変り目（ｎ・
HDごと）にパルスが出力される信号であつて、
データデコードの為のクロツクパルスとして使わ
れる。
Ａ信号の周波数は、Ｂ信号の周波数のＮ（＝
13n）倍となつており、PLLを構成する各回路
３，４，７，５，６によつて、Ａ信号と同一周波
数のＣ信号が作られる。
13n）倍となつており、PLLを構成する各回路
３，４，７，５，６によつて、Ａ信号と同一周波
数のＣ信号が作られる。
Ｃ信号は、Ａ信号と、位相比較器１で位相比較
され、PLL回路により、Ａ信号に対して0゜または
180゜の位相差でロツクする。従つて、１ビツト前
の位相と、現ビツトの位相差が変つても、Ｃ信号
の位相は変化しない。故に、Ｃ信号は位相比較の
為の基準信号となり得る。
され、PLL回路により、Ａ信号に対して0゜または
180゜の位相差でロツクする。従つて、１ビツト前
の位相と、現ビツトの位相差が変つても、Ｃ信号
の位相は変化しない。故に、Ｃ信号は位相比較の
為の基準信号となり得る。
乗算器８は、このＡ信号とＣ信号を入力し、両
信号の位相差が0゜であれば“１”、位相差が180゜
であれば、“０”の２値信号Ｄを出力する。デコ
ーダ９は、Ｂ信号をクロツクとし、２値信号Ｄを
デコードして復調信号Ｅを得る。
信号の位相差が0゜であれば“１”、位相差が180゜
であれば、“０”の２値信号Ｄを出力する。デコ
ーダ９は、Ｂ信号をクロツクとし、２値信号Ｄを
デコードして復調信号Ｅを得る。
この様な従来回路においては、Ａ信号の位相に
対してＣ信号を0゜または180゜の位相差にロツクす
るための回路構成が複雑である上に、ノイズの大
きい信号に対しても安定にロツクさせることがむ
ずかしいこと、0゜と180゜とで出力が変らない様に
安定して動作させる為の調整に多くの時間を要す
ること等の欠点があつた。
対してＣ信号を0゜または180゜の位相差にロツクす
るための回路構成が複雑である上に、ノイズの大
きい信号に対しても安定にロツクさせることがむ
ずかしいこと、0゜と180゜とで出力が変らない様に
安定して動作させる為の調整に多くの時間を要す
ること等の欠点があつた。
本発明は、従来回路におけるこのような欠点に
鑑みてなされたもので、汎用の回路要素で構成可
能であり、調整無しで安定した動作を行なう
PSK又はDPSK復調回路を実現しようとするもの
である。
鑑みてなされたもので、汎用の回路要素で構成可
能であり、調整無しで安定した動作を行なう
PSK又はDPSK復調回路を実現しようとするもの
である。
本発明の回路は、変調信号に対して位相比較を
行なわず、変調信号と同じ周波数で各々一定の位
相差（例えば45゜）をもつた４種類の信号を作り、
４種類の異なる位相の信号のうち、変調信号に対
して最も位相差の少ない信号を用いてPSK復調
又はDPSK復調を行なうことを特徴としている。
行なわず、変調信号と同じ周波数で各々一定の位
相差（例えば45゜）をもつた４種類の信号を作り、
４種類の異なる位相の信号のうち、変調信号に対
して最も位相差の少ない信号を用いてPSK復調
又はDPSK復調を行なうことを特徴としている。
第２図は本発明に係る回路の一例を示す構成ブ
ロツク図である。この図において、３はＢ信号を
一方の入力とする位相比較器、４はLPF、５は
VCO、１０はVCOからの信号周波数を1/4に分
周し、Ｆ、Ｇ、Ｈ、Ｉの各信号を出力するカウン
タ、６はカウンタ１０のＦ信号（位相0゜）を入力
し１／Ｎに分周するカウンタで、その出力信号は
位相比較器３の他方の入力端に印加されている。
これらの各回路３，４，５，１０及び６は、
PLLとなつており、Ａ信号（２相PSK変調信号
又は２相DPSK変調信号）と同一の周波数で互い
に位相の異なる４種類の信号Ｆ、Ｇ、Ｈ、Ｉを発
生する信号発生手段を構成している。なお、ここ
では、Ｆ信号の位相を0゜とすると、Ｇ信号の位相
は45゜、Ｈ信号の位相は90゜、Ｉ信号の位相は135゜
と、それぞれ互いに45゜の位相差を有しており、
これらの各信号は、VCO５の出力信号を利用し
て容易に作り出すことができる。
ロツク図である。この図において、３はＢ信号を
一方の入力とする位相比較器、４はLPF、５は
VCO、１０はVCOからの信号周波数を1/4に分
周し、Ｆ、Ｇ、Ｈ、Ｉの各信号を出力するカウン
タ、６はカウンタ１０のＦ信号（位相0゜）を入力
し１／Ｎに分周するカウンタで、その出力信号は
位相比較器３の他方の入力端に印加されている。
これらの各回路３，４，５，１０及び６は、
PLLとなつており、Ａ信号（２相PSK変調信号
又は２相DPSK変調信号）と同一の周波数で互い
に位相の異なる４種類の信号Ｆ、Ｇ、Ｈ、Ｉを発
生する信号発生手段を構成している。なお、ここ
では、Ｆ信号の位相を0゜とすると、Ｇ信号の位相
は45゜、Ｈ信号の位相は90゜、Ｉ信号の位相は135゜
と、それぞれ互いに45゜の位相差を有しており、
これらの各信号は、VCO５の出力信号を利用し
て容易に作り出すことができる。
１１〜１４は、Ａ信号を共通して入力するとと
もに、カウンタ１０からのＦ、Ｇ、Ｈ、Ｉの各信
号をそれぞれ入力する排他的論理和ゲート（以下
EXORと略す）で、それぞれＪ、Ｋ、Ｌ、Ｍの
各信号を出力する。１５はＭ信号を入力するイン
バータ、１６〜２０はLPFで、Ｍ信号をインバ
ータ１５を介して得られる信号、Ｊ信号、Ｋ信
号、Ｌ信号、Ｍ信号をそれぞれ入力し、Ｎ、Ｏ、
Ｐ、Ｑ、Ｒの各信号を出力する。２１〜２４はコ
ンパレータで、Ｎ信号とＯ信号、Ｏ信号とＰ信
号、Ｐ信号とＱ信号、Ｑ信号とＲ信号をそれぞれ
比較する。２５〜２８はEXORで、コンパレー
タ２１と２２，２２と２３，２３と２４，２４と
２１からの各信号をそれぞれ入力し、各出力信号
は、ラツチ回路３８の入力端D1〜D4に印加され
ている。２９〜３２はそれぞれＯ信号、Ｐ信号、
Ｑ信号、Ｒ信号と、基準電圧（1/2Vcc）とを比
較するコンパレータ、３３〜３６は各コンパレー
タ２９〜３２からの信号と、ラツチ回路３８の
Q1〜Q4端子からの信号とを入力するアンドゲー
ト、３７は各アンドゲートの出力を入力している
オアゲート、９はオアゲートの出力を、Ｂ信号を
クロツクとしてデコードするデコーダである。
もに、カウンタ１０からのＦ、Ｇ、Ｈ、Ｉの各信
号をそれぞれ入力する排他的論理和ゲート（以下
EXORと略す）で、それぞれＪ、Ｋ、Ｌ、Ｍの
各信号を出力する。１５はＭ信号を入力するイン
バータ、１６〜２０はLPFで、Ｍ信号をインバ
ータ１５を介して得られる信号、Ｊ信号、Ｋ信
号、Ｌ信号、Ｍ信号をそれぞれ入力し、Ｎ、Ｏ、
Ｐ、Ｑ、Ｒの各信号を出力する。２１〜２４はコ
ンパレータで、Ｎ信号とＯ信号、Ｏ信号とＰ信
号、Ｐ信号とＱ信号、Ｑ信号とＲ信号をそれぞれ
比較する。２５〜２８はEXORで、コンパレー
タ２１と２２，２２と２３，２３と２４，２４と
２１からの各信号をそれぞれ入力し、各出力信号
は、ラツチ回路３８の入力端D1〜D4に印加され
ている。２９〜３２はそれぞれＯ信号、Ｐ信号、
Ｑ信号、Ｒ信号と、基準電圧（1/2Vcc）とを比
較するコンパレータ、３３〜３６は各コンパレー
タ２９〜３２からの信号と、ラツチ回路３８の
Q1〜Q4端子からの信号とを入力するアンドゲー
ト、３７は各アンドゲートの出力を入力している
オアゲート、９はオアゲートの出力を、Ｂ信号を
クロツクとしてデコードするデコーダである。
ここで、EXOR１１〜１４、LPF１６〜２０、
コンパレータ２１〜２４、EXOR２５〜２８及
びインバータ１５は、位相が互いに異なる複数の
Ｆ、Ｇ、Ｈ、Ｉの各信号のうち、Ａ信号（２相
PSK変調信号又は２相DPSK変調信号）の２つの
相のうち、どちらかの相と最も位相差が小さくな
る信号を検出する回路を構成し、また、ラツチ回
路３８、アンドゲート３３〜３６及びオアゲート
３７は、検出した信号を選択する回路を構成して
いる。また、EXOR１１〜１４、LPF１６〜２
０、コンパレータ２９〜３２及びデコーダ９は選
択された信号を用いてPSK又はDPSK変調信号を
復調する復調手段を構成している。
コンパレータ２１〜２４、EXOR２５〜２８及
びインバータ１５は、位相が互いに異なる複数の
Ｆ、Ｇ、Ｈ、Ｉの各信号のうち、Ａ信号（２相
PSK変調信号又は２相DPSK変調信号）の２つの
相のうち、どちらかの相と最も位相差が小さくな
る信号を検出する回路を構成し、また、ラツチ回
路３８、アンドゲート３３〜３６及びオアゲート
３７は、検出した信号を選択する回路を構成して
いる。また、EXOR１１〜１４、LPF１６〜２
０、コンパレータ２９〜３２及びデコーダ９は選
択された信号を用いてPSK又はDPSK変調信号を
復調する復調手段を構成している。
この様に構成した回路の動作を、次に第３図動
作波形図及び第４図のEXOR２５〜２８の状態
を示す図を参照しながら説明する。
作波形図及び第４図のEXOR２５〜２８の状態
を示す図を参照しながら説明する。
第３図において、矢印ｍは（Ｍ−１）ビツト目
から、Ｍビツト目への切り換わり点である。
から、Ｍビツト目への切り換わり点である。
各EXOR１１〜１４は、第３図に示すＡ信号
と、互いに45゜位相差をもつＦ、Ｇ、Ｈ、Ｉ各信
号とを入力しており、それぞれ、第３図に示すよ
うなＪ、Ｋ、Ｌ、Ｍ各信号を出力する。
と、互いに45゜位相差をもつＦ、Ｇ、Ｈ、Ｉ各信
号とを入力しており、それぞれ、第３図に示すよ
うなＪ、Ｋ、Ｌ、Ｍ各信号を出力する。
各LPF１６〜２０は、それぞれ信号、Ｊ、
Ｋ、Ｌ、Ｍ信号を入力し、第３図下段に示すよう
な、各入力信号のパルス巾に対応して、信号レベ
ルが変化するＮ、Ｏ、Ｐ、Ｑ、Ｒの各信号を出力
する。
Ｋ、Ｌ、Ｍ信号を入力し、第３図下段に示すよう
な、各入力信号のパルス巾に対応して、信号レベ
ルが変化するＮ、Ｏ、Ｐ、Ｑ、Ｒの各信号を出力
する。
ここで、カウンタ１０からのＦ、Ｇ、Ｈ、Ｉの
各信号のうち、Ａ信号（２相PSK変調信号又は
２相DPSK変調信号）に対して位相差が0゜または
180゜に最も近いのは、Ｇ信号であつて、EXOR１
２を介して得られるＫ信号のパルス巾は、第３図
に示すように、Ｍ−１ビツト目では一番広く、Ｍ
ビツト目では一番小さくなる。従つて、Ｋ信号を
入力するLPF１８からのＰ信号だけが、Ｍ−１
ビツト目は第３図に示すようにVccに近く、また
Ｍビツト目はOVに近くなり、各LPF１６〜２０
の信号をコンパレータ２１〜２４で比較すること
によつて、Ａ信号と位相差が0゜又は180゜に最も近
い信号（Ａ信号の２つの相のうちどちらかの相と
最も位相差が小さくなる信号）を検出することが
できる。
各信号のうち、Ａ信号（２相PSK変調信号又は
２相DPSK変調信号）に対して位相差が0゜または
180゜に最も近いのは、Ｇ信号であつて、EXOR１
２を介して得られるＫ信号のパルス巾は、第３図
に示すように、Ｍ−１ビツト目では一番広く、Ｍ
ビツト目では一番小さくなる。従つて、Ｋ信号を
入力するLPF１８からのＰ信号だけが、Ｍ−１
ビツト目は第３図に示すようにVccに近く、また
Ｍビツト目はOVに近くなり、各LPF１６〜２０
の信号をコンパレータ２１〜２４で比較すること
によつて、Ａ信号と位相差が0゜又は180゜に最も近
い信号（Ａ信号の２つの相のうちどちらかの相と
最も位相差が小さくなる信号）を検出することが
できる。
第４図は、各LPF出力Ｏ，Ｐ，Ｑ，Ｒの各信
号が、最もOVまたはVccに近い場合の、コンパ
レータ２１〜２４及びEXOR２５〜２８の出力
の状態を示したものである。ここで、信号レベル
がハイのものはＨ、信号レベルがロウのものをＬ
で表している。
号が、最もOVまたはVccに近い場合の、コンパ
レータ２１〜２４及びEXOR２５〜２８の出力
の状態を示したものである。ここで、信号レベル
がハイのものはＨ、信号レベルがロウのものをＬ
で表している。
この図から明らかなように、EXOR２５〜２
８のうちのいずれか１つがＨレベルとなつてお
り、このＨレベルになつたものに対応するLPF
出力Ｏ，Ｐ，Ｑ，Ｒのいずれか１つを復調に用い
てやればよい。
８のうちのいずれか１つがＨレベルとなつてお
り、このＨレベルになつたものに対応するLPF
出力Ｏ，Ｐ，Ｑ，Ｒのいずれか１つを復調に用い
てやればよい。
第２図に示す実施例においては、ビツトの変り
目でラツチ回路３８を用いてEXOR２５〜２８
の各信号のＢ信号でラツチし、Ｈレベルとなつた
ものに対応するコンパレータ２９〜３２の出力
が、アンドゲート３３〜３６のいずれか１つ、及
びオアゲート３７を介してデータデコーダ９に入
力される。
目でラツチ回路３８を用いてEXOR２５〜２８
の各信号のＢ信号でラツチし、Ｈレベルとなつた
ものに対応するコンパレータ２９〜３２の出力
が、アンドゲート３３〜３６のいずれか１つ、及
びオアゲート３７を介してデータデコーダ９に入
力される。
なお、この実施例では、ラツチ回路３８及びデ
コーダ９では、ビツトの変り目では、LPF１６
〜２０の遅れによりコンパレータ２９〜３２の出
力が変らない為、ラツチ回路３８及びデコーダ９
のラツチのタイミングは、Ｂ信号をそのまま用い
ている。そして、デコーダ９では、ラツチ回路３
８のラツチの終つた直後のオアゲート３７の出力
が、そのビツトの期間中変化するか否かを検出す
ることによつて、２相DPSK変調信号であるＡ信
号を復調した復調信号Ｅを得るようにしている。
コーダ９では、ビツトの変り目では、LPF１６
〜２０の遅れによりコンパレータ２９〜３２の出
力が変らない為、ラツチ回路３８及びデコーダ９
のラツチのタイミングは、Ｂ信号をそのまま用い
ている。そして、デコーダ９では、ラツチ回路３
８のラツチの終つた直後のオアゲート３７の出力
が、そのビツトの期間中変化するか否かを検出す
ることによつて、２相DPSK変調信号であるＡ信
号を復調した復調信号Ｅを得るようにしている。
尚、実施例ではＡ信号がDPSK変調信号である
場合を説明したが、Ａ信号が２相PSK変調信号
であつても本発明は適用できる。その場合はデコ
ーダ９がPSK復調用のものにすればよい。
場合を説明したが、Ａ信号が２相PSK変調信号
であつても本発明は適用できる。その場合はデコ
ーダ９がPSK復調用のものにすればよい。
以上説明したように、本発明に係る回路は、従
来回路に用いられているような被復調信号に対し
て２つ以上の位相で安定点を持つ様な複雑で、し
かも特殊な部品を必要とする回路要素は不要であ
つて、汎用の部品で構成でき、従つて、IC化が
容易に行なえる。また、調整に手間がかかること
もないので、安価であるという特長がある。ま
た、変調信号に多少のノイズが混入しても、
LPFで除去されるため、ノイズの影響や、温度
ドリフトの影響を受けにくく、安定した動作が期
待できる。
来回路に用いられているような被復調信号に対し
て２つ以上の位相で安定点を持つ様な複雑で、し
かも特殊な部品を必要とする回路要素は不要であ
つて、汎用の部品で構成でき、従つて、IC化が
容易に行なえる。また、調整に手間がかかること
もないので、安価であるという特長がある。ま
た、変調信号に多少のノイズが混入しても、
LPFで除去されるため、ノイズの影響や、温度
ドリフトの影響を受けにくく、安定した動作が期
待できる。
第１図は従来回路の構成ブロツク図、第２図は
本発明回路の一例を示す構成ブロツク図、第３図
は第２図回路の動作を説明するための動作波形
図、第４図は第２図回路におけるコンパレータ及
びEXORの出力の状態を示す図である。 ３……位相比較器、４……LPF、５……VCO、
６，１０……カウンタ、１１〜１４……EXOR、
１６〜２０……LPF、２１〜２４……コンパレ
ータ、２５〜２８……EXOR、２９〜３２……
コンパレータ、３３〜３６……アンドゲート、３
７……オアゲート、３８……ラツチ回路、９……
デコーダ。
本発明回路の一例を示す構成ブロツク図、第３図
は第２図回路の動作を説明するための動作波形
図、第４図は第２図回路におけるコンパレータ及
びEXORの出力の状態を示す図である。 ３……位相比較器、４……LPF、５……VCO、
６，１０……カウンタ、１１〜１４……EXOR、
１６〜２０……LPF、２１〜２４……コンパレ
ータ、２５〜２８……EXOR、２９〜３２……
コンパレータ、３３〜３６……アンドゲート、３
７……オアゲート、３８……ラツチ回路、９……
デコーダ。
Claims (1)
- １ ２相PSK変調信号又は２相DPSK変調信号と
同一の周波数で互いに位相の異なる４種類の信号
を発生する信号発生手段と、前記互いに位相の異
なる４種類の信号のうち、２相PSK変調信号又
は２相DPSK変調信号の２つの相のどちらかの相
と最も位相差が小さくなる信号を検出して選択す
る検出選択手段と、前記検出選択手段により選び
出した前記４種類の信号の中のひとつを用いて前
記変調信号を復調する復調手段とを備えたPSK
又はDPSK復調回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59077487A JPS60223259A (ja) | 1984-04-19 | 1984-04-19 | Ｐｓｋ又はｄｐｓｋ復調回路 |
| US06/724,521 US4651108A (en) | 1984-04-19 | 1985-04-18 | Demodulation circuit having means for detecting phase difference |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59077487A JPS60223259A (ja) | 1984-04-19 | 1984-04-19 | Ｐｓｋ又はｄｐｓｋ復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60223259A JPS60223259A (ja) | 1985-11-07 |
| JPH0449822B2 true JPH0449822B2 (ja) | 1992-08-12 |
Family
ID=13635339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59077487A Granted JPS60223259A (ja) | 1984-04-19 | 1984-04-19 | Ｐｓｋ又はｄｐｓｋ復調回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4651108A (ja) |
| JP (1) | JPS60223259A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2539372B2 (ja) * | 1986-02-07 | 1996-10-02 | 株式会社日立製作所 | 位相変調信号復調方式 |
| US4756011A (en) * | 1986-12-24 | 1988-07-05 | Bell Communications Research, Inc. | Digital phase aligner |
| US4876699A (en) * | 1988-05-06 | 1989-10-24 | Rockwell International Corporation | High speed sampled data digital phase detector apparatus |
| US5245484A (en) * | 1989-03-28 | 1993-09-14 | Asahi Kogaku Kogyo Kabushiki Kaisha | DPSK-demodulating apparatus |
| JP2808301B2 (ja) * | 1989-03-28 | 1998-10-08 | 旭光学工業株式会社 | データ信号再生装置 |
| US5095536A (en) * | 1990-03-23 | 1992-03-10 | Rockwell International Corporation | Direct conversion receiver with tri-phase architecture |
| US5131014A (en) * | 1991-04-19 | 1992-07-14 | General Instrument Corporation | Apparatus and method for recovery of multiphase modulated data |
| JP2689842B2 (ja) * | 1993-02-26 | 1997-12-10 | 日本電気株式会社 | π／４ＱＰＳＫクロック再生器 |
| IL107656A (en) * | 1993-11-18 | 1996-11-14 | Dsp Telecomm Ltd | Demodulator |
| JP4623889B2 (ja) * | 2001-08-30 | 2011-02-02 | 株式会社ウェルキャット | データキャリア装置の位相偏移変調信号復調器 |
| US6696900B2 (en) | 2001-09-24 | 2004-02-24 | Finepoint Innovations, Inc. | Method for demodulating PSK modulated signals |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3729684A (en) * | 1971-07-01 | 1973-04-24 | Sanders Associates Inc | Data demodulator employing multiple correlations and filters |
-
1984
- 1984-04-19 JP JP59077487A patent/JPS60223259A/ja active Granted
-
1985
- 1985-04-18 US US06/724,521 patent/US4651108A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60223259A (ja) | 1985-11-07 |
| US4651108A (en) | 1987-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3414052B2 (ja) | 位相変調信号復調方式 | |
| JP3041686B2 (ja) | 周波数検出器および位相ロック・ループ | |
| US5491729A (en) | Digital phase-locked data recovery circuit | |
| JPH0449822B2 (ja) | ||
| US4334312A (en) | Phase synchronizing circuit for use in multi-level, multi-phase, superposition-modulated signal transmission system | |
| US4547736A (en) | Phase lock loop PSK demodulator with sweep control circuit | |
| EP1023775B1 (en) | Frequency detector | |
| JP4549861B2 (ja) | 平衡型４相相関器を備えたｐｌｌ | |
| US4859959A (en) | Data demodulator carrier phase error detector | |
| JP2000232492A (ja) | クロック再生回路 | |
| JP4054560B2 (ja) | スーパヘテロダイン位相ロックループによるタイミング信号回復 | |
| JPH06216769A (ja) | Ｐｌｌ回路およびｐｌｌ回路を有するデジタル復調回路 | |
| CA1269724A (en) | Phase-locked loop circuit | |
| JPS6362931B2 (ja) | ||
| JP3427408B2 (ja) | クロック再生回路 | |
| JPS6025938B2 (ja) | 基準搬送波再生回路における擬似引込回避回路 | |
| JP3484750B2 (ja) | クロック再生回路 | |
| GB2174565A (en) | Decision-feedback QPSK demodulator | |
| US5652769A (en) | Costas loop and data identification apparatus | |
| JP2748727B2 (ja) | 搬送波同期回路 | |
| JPS6360580B2 (ja) | ||
| JPH0334705B2 (ja) | ||
| JPH0795257A (ja) | 同期検波復調装置の搬送波再生回路 | |
| JP3097582B2 (ja) | 周波数掃引回路 | |
| JP3245879B2 (ja) | ディジタル復調器 |