JPH0795257A - 同期検波復調装置の搬送波再生回路 - Google Patents
同期検波復調装置の搬送波再生回路Info
- Publication number
- JPH0795257A JPH0795257A JP5232740A JP23274093A JPH0795257A JP H0795257 A JPH0795257 A JP H0795257A JP 5232740 A JP5232740 A JP 5232740A JP 23274093 A JP23274093 A JP 23274093A JP H0795257 A JPH0795257 A JP H0795257A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- phase
- signal
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 搬送波再生回路となる電圧制御発振器VCO の
ＰＬＬ回路が位相同期状態に引き込まれる迄の所謂引込
み時間が短くなる様なスウィープ回路付き搬送波再生回
路を提供する。 【構成】 直交振幅変調波を２分岐1 し直交位相検波2,
3 した出力の２つのアナログ信号I,Qを夫々 A/D変換5,6
した各ディジタル出力の I,Q信号の MSB符号と誤差信
号とを処理する事により, ２つのI,Q信号の各位相の正
規位相との差を求め差分の変化により搬送波のずれの回
転方向を判定14し判定出力を積分15した出力の符号"1/
0"により、外部入力の正データ又は負データを選択13し
て積分するスウィープ回路相当のアキュムレータ12を設
け、その出力による電圧制御発振器7 の出力周波数の変
化の方向が、I,Q信号の所定位相からの位相差が無くな
る方向に切り換える。
ＰＬＬ回路が位相同期状態に引き込まれる迄の所謂引込
み時間が短くなる様なスウィープ回路付き搬送波再生回
路を提供する。 【構成】 直交振幅変調波を２分岐1 し直交位相検波2,
3 した出力の２つのアナログ信号I,Qを夫々 A/D変換5,6
した各ディジタル出力の I,Q信号の MSB符号と誤差信
号とを処理する事により, ２つのI,Q信号の各位相の正
規位相との差を求め差分の変化により搬送波のずれの回
転方向を判定14し判定出力を積分15した出力の符号"1/
0"により、外部入力の正データ又は負データを選択13し
て積分するスウィープ回路相当のアキュムレータ12を設
け、その出力による電圧制御発振器7 の出力周波数の変
化の方向が、I,Q信号の所定位相からの位相差が無くな
る方向に切り換える。
Description
【０００１】
【産業上の利用分野】本発明は、送信側から直交振幅変
調QAMされ送信されて来た無線信号を受信する受信側で
正しい直交位相の搬送波で同期検波し復調する同期検波
復調装置用の搬送波再生回路に係り、特に再生搬送波の
源となるＰＬＬ回路の電圧制御発振器VCO の出力搬送波
の周波数を所定周波数に一致させる為に時間に対して直
線的に変化する制御電圧を出力する所謂スイープ回路付
きの同期検波復調装置の搬送波再生回路に関する。直交
振幅変調波の受信側の同期検波復調装置は、送信側の直
交振幅変調波の中間周波数IF, 無線周波数RFの搬送波の
周波数安定度の程度により、受信側で広い周波数範囲の
搬送波の再生を可能とする為に、再生搬送波となるＰＬ
Ｌ回路の電圧制御発振器VCOの発振周波数を, 広い周波
数範囲で掃引して所定周波数に設定する所謂スウィープ
回路を、ＰＬＬ回路の電圧制御発振器VCOに付加する。
このスウィープ回路を電圧制御発振器VCOに付加した為
に、スウィープ回路の周波数掃引の方向とＰＬＬ回路の
電圧制御発振器VCOの出力周波数の制御方向とが逆の場
合には、ＰＬＬ回路の電圧制御発振器VCOの出力周波数
が、所定の周波数に一致して位相も同期した状態に引き
込まれる迄の所謂引き込み時間が長くなる。このため、
スウィープ回路としては、電圧制御発振器VCOの出力周
波数を所定周波数に設定する為に必要な周波数掃引範囲
の所謂キャプチャレンジは大きくて且つ電圧制御発振器
VCOのＰＬＬ回路が位相同期状態に引き込まれる迄の引
込み時間は短くなる様な方法が必要とされている。
調QAMされ送信されて来た無線信号を受信する受信側で
正しい直交位相の搬送波で同期検波し復調する同期検波
復調装置用の搬送波再生回路に係り、特に再生搬送波の
源となるＰＬＬ回路の電圧制御発振器VCO の出力搬送波
の周波数を所定周波数に一致させる為に時間に対して直
線的に変化する制御電圧を出力する所謂スイープ回路付
きの同期検波復調装置の搬送波再生回路に関する。直交
振幅変調波の受信側の同期検波復調装置は、送信側の直
交振幅変調波の中間周波数IF, 無線周波数RFの搬送波の
周波数安定度の程度により、受信側で広い周波数範囲の
搬送波の再生を可能とする為に、再生搬送波となるＰＬ
Ｌ回路の電圧制御発振器VCOの発振周波数を, 広い周波
数範囲で掃引して所定周波数に設定する所謂スウィープ
回路を、ＰＬＬ回路の電圧制御発振器VCOに付加する。
このスウィープ回路を電圧制御発振器VCOに付加した為
に、スウィープ回路の周波数掃引の方向とＰＬＬ回路の
電圧制御発振器VCOの出力周波数の制御方向とが逆の場
合には、ＰＬＬ回路の電圧制御発振器VCOの出力周波数
が、所定の周波数に一致して位相も同期した状態に引き
込まれる迄の所謂引き込み時間が長くなる。このため、
スウィープ回路としては、電圧制御発振器VCOの出力周
波数を所定周波数に設定する為に必要な周波数掃引範囲
の所謂キャプチャレンジは大きくて且つ電圧制御発振器
VCOのＰＬＬ回路が位相同期状態に引き込まれる迄の引
込み時間は短くなる様な方法が必要とされている。
【０００２】
【従来の技術】図４は従来の同期検波復調装置の搬送波
再生回路の構成を示す。図４中、(1)は受信した直交振
幅変調波を２分岐するハイブリッドであり、(2)(4)はハ
イブリッド1 で分岐された２系列の各受信信号と直交位
相の局部搬送波Loとの乗算を行う直交検波用の各ミクサ
である。(3)は各ミクサ2,4 の局部搬送波Loとなる後述
の電圧制御発振器VCO(7)の出力搬送波を位相差90゜で２
分岐するハイブリッドであり、(5)(6)は各ミクサ2,4 の
出力の２系列I,Q の各アナログ信号をディジタル信号に
変換する A/D変換器である。(7)は各ミクサ2,4 の局部
搬送波Loとなる搬送波をＰＬＬ回路で発生する電圧制御
発振器VCO であり、(8)は加算回路であって、該電圧制
御発振器VCO (7) のＰＬＬ回路のループフィルタ(9)の
出力V1とスウィープ発振器(12A) の出力 VsAとを加算
し、その加算結果Vを前記VCO(7)への制御電圧として供
給する回路である。(9)は搬送波再生回路である電圧制
御発振器VCO(7)のＰＬＬ回路のループフィルタLPF であ
り、後述の位相比較器(10)の出力の位相誤差εを積分し
て直流電圧V1を出力する。(10)はＰＬＬ回路の位相比較
器P.Dであり, 前記ミクサ2側の A/D変換器5 の出力Iと
ミクサ4側の A/D変換器6 の出力Q の２系列I,Qの出力の
位相を比較し互の位相誤差εを得てループフィルタL.F
へ出力する。(11)は信号同期回路であり、互の位相誤差
εが無くなった後の A/D変換器5 の出力Iと A/D変換器6
の出力Qとを入力し、各I,Q出力データの誤り訂正FEC
やフレーム同期の処理をしたのち合成して主データとし
て出力する。(12A)はスウィープ発振器であり、電圧制
御発振器VCO (7)の発振周波数が所定周波数を中心に一
定範囲だけ変化する様に, 時間に対して直線的に変化す
る制御電圧 VsAを発生し,前記加算回路8 にてループフ
ィルタLPF(9)の出力電圧V1と加算されたのち、制御電圧
V として電圧制御発振器VCO (7) へ供給されるが, 電圧
制御発振器VCO (7) は、その発振周波数がスウィープ発
振器12Aの出力により所定周波数に捕捉された時に其の
所定周波数を保持する為に, 信号同期回路11からの受信
信号のフレーム同期が取れた時の信号例えばアラーム停
止の出力信号を,其のスウィープ発振器12Aのホールド信
号として受け取る。
再生回路の構成を示す。図４中、(1)は受信した直交振
幅変調波を２分岐するハイブリッドであり、(2)(4)はハ
イブリッド1 で分岐された２系列の各受信信号と直交位
相の局部搬送波Loとの乗算を行う直交検波用の各ミクサ
である。(3)は各ミクサ2,4 の局部搬送波Loとなる後述
の電圧制御発振器VCO(7)の出力搬送波を位相差90゜で２
分岐するハイブリッドであり、(5)(6)は各ミクサ2,4 の
出力の２系列I,Q の各アナログ信号をディジタル信号に
変換する A/D変換器である。(7)は各ミクサ2,4 の局部
搬送波Loとなる搬送波をＰＬＬ回路で発生する電圧制御
発振器VCO であり、(8)は加算回路であって、該電圧制
御発振器VCO (7) のＰＬＬ回路のループフィルタ(9)の
出力V1とスウィープ発振器(12A) の出力 VsAとを加算
し、その加算結果Vを前記VCO(7)への制御電圧として供
給する回路である。(9)は搬送波再生回路である電圧制
御発振器VCO(7)のＰＬＬ回路のループフィルタLPF であ
り、後述の位相比較器(10)の出力の位相誤差εを積分し
て直流電圧V1を出力する。(10)はＰＬＬ回路の位相比較
器P.Dであり, 前記ミクサ2側の A/D変換器5 の出力Iと
ミクサ4側の A/D変換器6 の出力Q の２系列I,Qの出力の
位相を比較し互の位相誤差εを得てループフィルタL.F
へ出力する。(11)は信号同期回路であり、互の位相誤差
εが無くなった後の A/D変換器5 の出力Iと A/D変換器6
の出力Qとを入力し、各I,Q出力データの誤り訂正FEC
やフレーム同期の処理をしたのち合成して主データとし
て出力する。(12A)はスウィープ発振器であり、電圧制
御発振器VCO (7)の発振周波数が所定周波数を中心に一
定範囲だけ変化する様に, 時間に対して直線的に変化す
る制御電圧 VsAを発生し,前記加算回路8 にてループフ
ィルタLPF(9)の出力電圧V1と加算されたのち、制御電圧
V として電圧制御発振器VCO (7) へ供給されるが, 電圧
制御発振器VCO (7) は、その発振周波数がスウィープ発
振器12Aの出力により所定周波数に捕捉された時に其の
所定周波数を保持する為に, 信号同期回路11からの受信
信号のフレーム同期が取れた時の信号例えばアラーム停
止の出力信号を,其のスウィープ発振器12Aのホールド信
号として受け取る。
【０００３】
【発明が解決しようとする課題】上記の従来回路では、
前述の如く、受信した直交振幅変調波の同期直交検波用
のミクサ(2),(4) の局部搬送波Loとなる電圧制御発振器
VCO (7)の発振周波数を所定周波数まで制御して変化さ
せるＰＬＬ回路の制御動作と、該VCO (7)の発振周波数
を一定範囲だけ掃引する為のスウィープ発振器(12A)の
出力の制御電圧の変化動作とが互に任意に行われるの
で、各々の動作の変化の方向が互に逆の場合は、直交振
幅変調波の復調の為の搬送波再生回路である電圧制御発
振器VCO (7)のＰＬＬ回路の位相比較器P.D(10)の出力の
位相誤差εが結果として無くなり該ＰＬＬ回路が位相同
期状態に引き込まれる迄に長い時間が掛かるという問題
を生じていた。本発明の目的は、受信した直交振幅変調
波の直交同期検波復調の為の搬送波再生回路である電圧
制御発振器VCO (7)のＰＬＬ回路が位相同期状態へ引き
込まれる迄の時間が成るべく短くなる様なスウィープ回
路付きの搬送波再生回路を実現することにある。
前述の如く、受信した直交振幅変調波の同期直交検波用
のミクサ(2),(4) の局部搬送波Loとなる電圧制御発振器
VCO (7)の発振周波数を所定周波数まで制御して変化さ
せるＰＬＬ回路の制御動作と、該VCO (7)の発振周波数
を一定範囲だけ掃引する為のスウィープ発振器(12A)の
出力の制御電圧の変化動作とが互に任意に行われるの
で、各々の動作の変化の方向が互に逆の場合は、直交振
幅変調波の復調の為の搬送波再生回路である電圧制御発
振器VCO (7)のＰＬＬ回路の位相比較器P.D(10)の出力の
位相誤差εが結果として無くなり該ＰＬＬ回路が位相同
期状態に引き込まれる迄に長い時間が掛かるという問題
を生じていた。本発明の目的は、受信した直交振幅変調
波の直交同期検波復調の為の搬送波再生回路である電圧
制御発振器VCO (7)のＰＬＬ回路が位相同期状態へ引き
込まれる迄の時間が成るべく短くなる様なスウィープ回
路付きの搬送波再生回路を実現することにある。
【０００４】
【課題を解決するための手段】この目的達成のための本
発明の基本構成を図１の原理図に示す。(1) 〜(11)は前
述の従来回路と同様であり、本発明では、搬送波再生回
路であるＰＬＬ回路の電圧制御発振器VC0(7)の出力周波
数を所定周波数に定める制御電圧を一定範囲で変化させ
るスウィープ回路の動作方向（右廻りか左廻りか）を定
める為に,積分用の外部入力の正データ又は負データを
選択するセレクタSEL (13)と、其のセレクタSEL (13)か
らの正データ又は負データを入力し其のビット単位の入
力と該入力を１ビット時間T だけ遅延させた遅延出力と
を加算し該加算出力を再び１ビット時間T だけ遅延させ
る動作を繰り返して入力データを積分し,一定の積分値
を保持して出力するスウィープ回路相当のアキュムレー
タACCHOLD(12)と、前記受信信号の一方のミクサ(2) 側
の A/D変換器(5)の出力I と他方のミクサ(4) 側のA/D変
換器(6)の出力Q とを入力し、各I,Qの出力信号の正負極
性を表す MSB符号と該符号から QAM信号のビット数だけ
下位の誤差信号とを乗算して QAM信号のI側信号と Q側
信号の各正規位相との位相差を検出し該一方の位相差か
ら他方の位相差を減算した位相差の差分の現在の値と該
差分の１ビット前の値との差を取った該差分の時間変化
分の極性の正負により前記正規位相との位相差を無くす
る様な再生搬送波の回転方向を判定する回転判定部(14)
と、其の判定出力の正/負の極性ビット信号を入力し,
加算器と１ビット遅延器T とで,積分して一定値の積分
出力を得るアキュムレータACC(15) と、該アキュムレー
タ ACC(15)の出力の極性"1/0"を前記セレクタSEL (13)
の選択信号とし、前記積分用入力の正データ又は負デー
タを選択して積分するスウィープ回路相当のアキュムレ
ータACCHOLD(12)とを設け、該スウィープ回路相当のア
キュムレータ ACCHOLD(12)の積分出力Vsと前記ループフ
ィルタLPF(9)の出力V1とを加算回路(8)にて加算した加
算出力Vを制御電圧として、電圧制御発振器VCO(7)に供
給するように構成する。
発明の基本構成を図１の原理図に示す。(1) 〜(11)は前
述の従来回路と同様であり、本発明では、搬送波再生回
路であるＰＬＬ回路の電圧制御発振器VC0(7)の出力周波
数を所定周波数に定める制御電圧を一定範囲で変化させ
るスウィープ回路の動作方向（右廻りか左廻りか）を定
める為に,積分用の外部入力の正データ又は負データを
選択するセレクタSEL (13)と、其のセレクタSEL (13)か
らの正データ又は負データを入力し其のビット単位の入
力と該入力を１ビット時間T だけ遅延させた遅延出力と
を加算し該加算出力を再び１ビット時間T だけ遅延させ
る動作を繰り返して入力データを積分し,一定の積分値
を保持して出力するスウィープ回路相当のアキュムレー
タACCHOLD(12)と、前記受信信号の一方のミクサ(2) 側
の A/D変換器(5)の出力I と他方のミクサ(4) 側のA/D変
換器(6)の出力Q とを入力し、各I,Qの出力信号の正負極
性を表す MSB符号と該符号から QAM信号のビット数だけ
下位の誤差信号とを乗算して QAM信号のI側信号と Q側
信号の各正規位相との位相差を検出し該一方の位相差か
ら他方の位相差を減算した位相差の差分の現在の値と該
差分の１ビット前の値との差を取った該差分の時間変化
分の極性の正負により前記正規位相との位相差を無くす
る様な再生搬送波の回転方向を判定する回転判定部(14)
と、其の判定出力の正/負の極性ビット信号を入力し,
加算器と１ビット遅延器T とで,積分して一定値の積分
出力を得るアキュムレータACC(15) と、該アキュムレー
タ ACC(15)の出力の極性"1/0"を前記セレクタSEL (13)
の選択信号とし、前記積分用入力の正データ又は負デー
タを選択して積分するスウィープ回路相当のアキュムレ
ータACCHOLD(12)とを設け、該スウィープ回路相当のア
キュムレータ ACCHOLD(12)の積分出力Vsと前記ループフ
ィルタLPF(9)の出力V1とを加算回路(8)にて加算した加
算出力Vを制御電圧として、電圧制御発振器VCO(7)に供
給するように構成する。
【０００５】
【作用】本発明では、回転判定部(14)が、受信信号の Q
AM信号を分岐ハイブリッド(1)で２分岐した一方の QAM
信号のミクサ(2) 側の A/D変換器(5)の出力I と他方のQ
AM信号のミクサ(4) 側の A/D変換器(6)の出力Q の各々
の正負極性を表す MSB符号と該符号から QAM信号のビッ
ト数だけ下位の誤差信号とを乗算して各I,Q 信号の各正
規位相との位相差を検出し, 次に各I,Q の位相差の差を
取った両位相差の差分の現在値と、該差分の１ビット前
の値との差を取った該差分の時間変化分の極性の正負に
より前記正規位相との位相差を無くする様な再生搬送波
の回転方向を判定し、其の判定結果をアキュムレータAC
C(15) に入力する。そしてアキュムレータACC(15) が、
回転判定部(14)の出力の極性を表すビット信号1/0を入
力し加算器と１ビット遅延器T とで積分し、其の積分出
力の極性を表す"1/0"を、スウィープ回路相当のアキュ
ムレータ ACCHOLD(12)の入力を定めるセレクタSEL (13)
へ其の選択信号として送出する。そしてセレクタSEL (1
3)が、前記回路判定部(14)の出力のアキュムレータACC
(15) の積分出力の "1/0"により，積分用入力の正デー
タ又は負データを選択して、積分するスウィープ回路相
当のアキュムレータACCHOLD(12)へ入力することによ
り、該スウィープ回路相当のアキュムレータACCHOLD(1
2)が、セレクタSEL (13)の選択出力の正データ又は負デ
ータを積分した積分出力としての制御電圧の変化の方向
を変えることが出来る。この事により電圧制御発振器VC
O (7)の発振周波数の制御方向とスウィープ回路相当の
アキュムレータACCHOLD(12)の出力Vsの変化方向とが、
該アキュムレータACCHOLD(12)の出力Vsと電圧制御発振
器VCO (7) のＰＬＬ回路のループフィルタLPF(9)の出力
V1とを加算する加算回路(8) の出力Vにて、位相比較器
P.D(10)の出力の位相誤差εが無くなる様な方向とな
り、結果として、ＰＬＬ回路の電圧制御発振器VCO (7)
が、正しい直交位相の搬送波に位相同期した状態に短時
間で引込まれて、受信したQAM信号の正しい同期検波復
調用の搬送波が再生されることになる。
AM信号を分岐ハイブリッド(1)で２分岐した一方の QAM
信号のミクサ(2) 側の A/D変換器(5)の出力I と他方のQ
AM信号のミクサ(4) 側の A/D変換器(6)の出力Q の各々
の正負極性を表す MSB符号と該符号から QAM信号のビッ
ト数だけ下位の誤差信号とを乗算して各I,Q 信号の各正
規位相との位相差を検出し, 次に各I,Q の位相差の差を
取った両位相差の差分の現在値と、該差分の１ビット前
の値との差を取った該差分の時間変化分の極性の正負に
より前記正規位相との位相差を無くする様な再生搬送波
の回転方向を判定し、其の判定結果をアキュムレータAC
C(15) に入力する。そしてアキュムレータACC(15) が、
回転判定部(14)の出力の極性を表すビット信号1/0を入
力し加算器と１ビット遅延器T とで積分し、其の積分出
力の極性を表す"1/0"を、スウィープ回路相当のアキュ
ムレータ ACCHOLD(12)の入力を定めるセレクタSEL (13)
へ其の選択信号として送出する。そしてセレクタSEL (1
3)が、前記回路判定部(14)の出力のアキュムレータACC
(15) の積分出力の "1/0"により，積分用入力の正デー
タ又は負データを選択して、積分するスウィープ回路相
当のアキュムレータACCHOLD(12)へ入力することによ
り、該スウィープ回路相当のアキュムレータACCHOLD(1
2)が、セレクタSEL (13)の選択出力の正データ又は負デ
ータを積分した積分出力としての制御電圧の変化の方向
を変えることが出来る。この事により電圧制御発振器VC
O (7)の発振周波数の制御方向とスウィープ回路相当の
アキュムレータACCHOLD(12)の出力Vsの変化方向とが、
該アキュムレータACCHOLD(12)の出力Vsと電圧制御発振
器VCO (7) のＰＬＬ回路のループフィルタLPF(9)の出力
V1とを加算する加算回路(8) の出力Vにて、位相比較器
P.D(10)の出力の位相誤差εが無くなる様な方向とな
り、結果として、ＰＬＬ回路の電圧制御発振器VCO (7)
が、正しい直交位相の搬送波に位相同期した状態に短時
間で引込まれて、受信したQAM信号の正しい同期検波復
調用の搬送波が再生されることになる。
【０００６】
【実施例】図１の本発明の原理図はそのまま、本発明の
実施例の同期検波復調装置の搬送波再生回路の構成図で
あり、図２は其の本発明の実施例の搬送波再生回路の回
転判定部(14)の回路構成を示し、図３は本実施例の回転
判定部(14)の出力のアキュムレータACC(15）とセレクタ
SEL (13)の出力のスウィープ回路相当のアキュムレータ
ACCHOLD(12)の回路構成を示す。図２の回転判定部(14)
の回路は、図１の受信した直交振幅変調のQAM信号を分
岐ハイブリッド(1) で２分岐した一方の受信信号のミク
サ(2) 側の A/D変換器(5)の出力Iと他方のミクサ(4) 側
の A/D変換器(6) の出力Qの出力データ（何れも 2の補
数で表す) を入力し、A/D変換器(5)の出力データIのMSB
符号と他方の A/D変換器(6)の出力データQの誤差信号
とを乗算して基準位相のI 軸に対する Q信号の位相差を
出力する乗算器(1411)と、A/D変換器(6)の出力データQ
のMSB 符号と他方のA/D変換器(5)の出力データIの誤差
信号とを乗算して基準位相のQ 軸に対する I信号の位相
差を出力する乗算器(1412)と、前記一方の乗算器(1411)
の出力を他方の乗算器(1412)の出力から減算し互の差分
を求める減算処理を演算の容易な加算処理として行う為
に,乗算器(1411)の出力に値-1を乗算する乗算器(142)
と、該乗算器(142) の出力と前記乗算器(1412)の出力と
を加算し実際には差分を得る加算器(143) と、該加算器
(143)の出力である各I,Q の位相差の差分の現在値と１
ビット時間T前の値との差を取り該位相差の差分の時間
に対する変化方向（正/ 負の極性）を求める為に,該加
算器(143) の出力を入力し１ビット時間T だけ遅延させ
る遅延器(144) と該加算器(143) の出力を入力し値-1を
乗算する乗算器(145) と該乗算器(145)の出力と前記遅
延器(144) の出力とを加算する加算器(146) とを設け
る。又前記各I,Q 信号の位相差の差分の中で各I,Q 信号
の前記位相面の４象限上の位置により無効となる分の出
力を止める為に、該遅延器(144) の出力と該乗算器(14
5) の出力との排他的論理和を取るEX-OR 回路(147) と
該EX-OR 回路(147) の出力と前記受信信号から抽出した
マスタークロックMSK との論理和を取る OR回路(148)と
を設け、該 OR回路(148)の出力を其の CK入力とし前記
加算器(146) の出力を其の D入力としてラッチする D型
フリップフロップD-FF(149) を介し、其の Q出力端から
再生搬送波の正規位相からのズレ（回転方向）のビット
情報を出力する。即ち D型フリップフロップD-FF(149)
の Q出力の"1/0" により、前記一方のミクサ(2) 側I の
搬送波と他方のミクサ(4) 側Qの搬送波との位相差の極
性の正/負を知り、其の正/ 負の位相差を無くする様な
搬送波のビット単位の回転方向を判定し、その判定出力
を次段の図３(A)のアキュムレータACC(15) に入力す
る。図３(A)のアキュムレータACC(15) は、図２の回転
判定部(14)の D-FF(149)の Q出力であるビット信号を入
力し、其の入力と該入力を１ビット時間T だけ遅延させ
た出力とを加算する加算器(151)と其の加算出力を同じ
１ビット時間T だけ遅延させる遅延器(152)とで積分
し、そのアキュムレータACC(15) の一定出力である積分
出力"1/0"を、セレクタSEL(13) に其の選択信号として
供給する。セレクタSEL(13) は、該ACC(15)の出力の"1/
0" により、該セレクタSEL(13) の外部入力の積分用の
正データ又は負データを選択し、図３(B)スウィープ回
路相当のアキュムレータACCHOLD(12)へ入力する。図３
(B) のスウィープ回路相当のアキュムレータ ACCHOLD(1
2)は、図１のセレクタSEL (13)の選択出力の正データ又
は負データの１ビットづつの入力と該入力を１ビット時
間T だけ遅延させた出力とを加算する加算器(121)と其
の加算出力を同じ１ビット時間T だけ遅延させる遅延器
(122) とで入力の正データ又は負データを積分する積分
回路と、前記信号同期回路(11)からの受信信号の同期状
態を示す例えばアラーム停止の信号とマスタクロックMC
Kとを入力して OR処理し、其の処理出力を前記遅延器(1
22) のクロックCK端子へ入力して該遅延器(122) の出力
の積分出力を保持するホールド回路(123)から構成さ
れ、其の積分回路で加算と１ビット遅延の動作を繰り返
す事で入力データを積分し、そのホールド回路(123) で
保持された積分出力Vsが、加算回路(8) へ出力される。
そして加算回路(8) で、電圧制御発振器VCO (7) のＰＬ
Ｌ回路のループフィルタLPF(9)の出力V1と加算されたの
ち、電圧制御発振器VCO (7)へ制御電圧Vとして出力され
る。以上の動作により、電圧制御発振器VCO (7)の発振
周波数の制御（変化）の方向とスウィープ回路相当のア
キュムレータ ACC HOLD(12)の出力電圧Vsの発生の方向と
が、加算回路(8) の出力V において、電圧制御発振器VC
O (7) のＰＬＬ回路の位相比較器P.D(10)の出力の位相
誤差εが無くなるような方向となり、結果として、ＰＬ
Ｌ回路の電圧制御発振器VCO (7)が、直交位相の搬送波
に位相同期した状態に短時間で引き込まれて、受信信号
の同期検波復調用の正しい直交位相の搬送波が再生され
ることになる。
実施例の同期検波復調装置の搬送波再生回路の構成図で
あり、図２は其の本発明の実施例の搬送波再生回路の回
転判定部(14)の回路構成を示し、図３は本実施例の回転
判定部(14)の出力のアキュムレータACC(15）とセレクタ
SEL (13)の出力のスウィープ回路相当のアキュムレータ
ACCHOLD(12)の回路構成を示す。図２の回転判定部(14)
の回路は、図１の受信した直交振幅変調のQAM信号を分
岐ハイブリッド(1) で２分岐した一方の受信信号のミク
サ(2) 側の A/D変換器(5)の出力Iと他方のミクサ(4) 側
の A/D変換器(6) の出力Qの出力データ（何れも 2の補
数で表す) を入力し、A/D変換器(5)の出力データIのMSB
符号と他方の A/D変換器(6)の出力データQの誤差信号
とを乗算して基準位相のI 軸に対する Q信号の位相差を
出力する乗算器(1411)と、A/D変換器(6)の出力データQ
のMSB 符号と他方のA/D変換器(5)の出力データIの誤差
信号とを乗算して基準位相のQ 軸に対する I信号の位相
差を出力する乗算器(1412)と、前記一方の乗算器(1411)
の出力を他方の乗算器(1412)の出力から減算し互の差分
を求める減算処理を演算の容易な加算処理として行う為
に,乗算器(1411)の出力に値-1を乗算する乗算器(142)
と、該乗算器(142) の出力と前記乗算器(1412)の出力と
を加算し実際には差分を得る加算器(143) と、該加算器
(143)の出力である各I,Q の位相差の差分の現在値と１
ビット時間T前の値との差を取り該位相差の差分の時間
に対する変化方向（正/ 負の極性）を求める為に,該加
算器(143) の出力を入力し１ビット時間T だけ遅延させ
る遅延器(144) と該加算器(143) の出力を入力し値-1を
乗算する乗算器(145) と該乗算器(145)の出力と前記遅
延器(144) の出力とを加算する加算器(146) とを設け
る。又前記各I,Q 信号の位相差の差分の中で各I,Q 信号
の前記位相面の４象限上の位置により無効となる分の出
力を止める為に、該遅延器(144) の出力と該乗算器(14
5) の出力との排他的論理和を取るEX-OR 回路(147) と
該EX-OR 回路(147) の出力と前記受信信号から抽出した
マスタークロックMSK との論理和を取る OR回路(148)と
を設け、該 OR回路(148)の出力を其の CK入力とし前記
加算器(146) の出力を其の D入力としてラッチする D型
フリップフロップD-FF(149) を介し、其の Q出力端から
再生搬送波の正規位相からのズレ（回転方向）のビット
情報を出力する。即ち D型フリップフロップD-FF(149)
の Q出力の"1/0" により、前記一方のミクサ(2) 側I の
搬送波と他方のミクサ(4) 側Qの搬送波との位相差の極
性の正/負を知り、其の正/ 負の位相差を無くする様な
搬送波のビット単位の回転方向を判定し、その判定出力
を次段の図３(A)のアキュムレータACC(15) に入力す
る。図３(A)のアキュムレータACC(15) は、図２の回転
判定部(14)の D-FF(149)の Q出力であるビット信号を入
力し、其の入力と該入力を１ビット時間T だけ遅延させ
た出力とを加算する加算器(151)と其の加算出力を同じ
１ビット時間T だけ遅延させる遅延器(152)とで積分
し、そのアキュムレータACC(15) の一定出力である積分
出力"1/0"を、セレクタSEL(13) に其の選択信号として
供給する。セレクタSEL(13) は、該ACC(15)の出力の"1/
0" により、該セレクタSEL(13) の外部入力の積分用の
正データ又は負データを選択し、図３(B)スウィープ回
路相当のアキュムレータACCHOLD(12)へ入力する。図３
(B) のスウィープ回路相当のアキュムレータ ACCHOLD(1
2)は、図１のセレクタSEL (13)の選択出力の正データ又
は負データの１ビットづつの入力と該入力を１ビット時
間T だけ遅延させた出力とを加算する加算器(121)と其
の加算出力を同じ１ビット時間T だけ遅延させる遅延器
(122) とで入力の正データ又は負データを積分する積分
回路と、前記信号同期回路(11)からの受信信号の同期状
態を示す例えばアラーム停止の信号とマスタクロックMC
Kとを入力して OR処理し、其の処理出力を前記遅延器(1
22) のクロックCK端子へ入力して該遅延器(122) の出力
の積分出力を保持するホールド回路(123)から構成さ
れ、其の積分回路で加算と１ビット遅延の動作を繰り返
す事で入力データを積分し、そのホールド回路(123) で
保持された積分出力Vsが、加算回路(8) へ出力される。
そして加算回路(8) で、電圧制御発振器VCO (7) のＰＬ
Ｌ回路のループフィルタLPF(9)の出力V1と加算されたの
ち、電圧制御発振器VCO (7)へ制御電圧Vとして出力され
る。以上の動作により、電圧制御発振器VCO (7)の発振
周波数の制御（変化）の方向とスウィープ回路相当のア
キュムレータ ACC HOLD(12)の出力電圧Vsの発生の方向と
が、加算回路(8) の出力V において、電圧制御発振器VC
O (7) のＰＬＬ回路の位相比較器P.D(10)の出力の位相
誤差εが無くなるような方向となり、結果として、ＰＬ
Ｌ回路の電圧制御発振器VCO (7)が、直交位相の搬送波
に位相同期した状態に短時間で引き込まれて、受信信号
の同期検波復調用の正しい直交位相の搬送波が再生され
ることになる。
【０００７】
【発明の効果】以上説明した如く、本発明によれば、受
信信号からＰＬＬ回路の電圧制御発振器により再生した
搬送波の正規位相からのズレを検出したビット単位の回
転方向の情報を積分したアキュムレータACC の出力によ
り、積分用の正データ又は負データを選択して積分する
スウィープ回路相当のアキュムレータACCHOLDを選択制
御することにより、再生搬送波の周波数を所定周波数に
定める制御電圧の変化の方向を決定するので、従来の周
波数掃引の方向を指定しないスウィープ発振器付き搬送
波再生回路のＰＬＬ回路よりも短時間で、高速の同期引
込みを実現できる効果が得られる。
信信号からＰＬＬ回路の電圧制御発振器により再生した
搬送波の正規位相からのズレを検出したビット単位の回
転方向の情報を積分したアキュムレータACC の出力によ
り、積分用の正データ又は負データを選択して積分する
スウィープ回路相当のアキュムレータACCHOLDを選択制
御することにより、再生搬送波の周波数を所定周波数に
定める制御電圧の変化の方向を決定するので、従来の周
波数掃引の方向を指定しないスウィープ発振器付き搬送
波再生回路のＰＬＬ回路よりも短時間で、高速の同期引
込みを実現できる効果が得られる。
【図１】 本発明の同期検波復調装置の搬送波再生回路
の基本構成を示す原理図
の基本構成を示す原理図
【図２】 本発明の実施例の搬送波再生回路の回転判定
部の回路構成図
部の回路構成図
【図３】 本発明の実施例の回転判定部の出力の積分用
アキュムレータACCおよびスウィープ回路相当のアキュ
ムレータ ACCHOLDの回路構成図
アキュムレータACCおよびスウィープ回路相当のアキュ
ムレータ ACCHOLDの回路構成図
【図４】 従来の同期検波復調装置の搬送波再生回路の
構成図
構成図
(1) は２分岐用のハイブリッド、(2)(4)は直交検波用の
ミキサ、(3) は 90 ゜ハイブリッド、(5)(6)はA/D 変換
器、(7) 局部搬送波Loを発生するＰＬＬ回路の電圧制御
発振器VCO 、(8)は加算回路、(9) はループフィルタLPF
、(10)は位相比較器P.D 、(11)は信号同期回路、(12)
はスウィープ回路相当のアキュムレータACCHOLD、(13)
は該アキュムレータACCHOLD入力のセレクタ、(14)は再
生搬送波の回転方向を判定する回転判定部、(15)は積分
用アキュムレータACC である。
ミキサ、(3) は 90 ゜ハイブリッド、(5)(6)はA/D 変換
器、(7) 局部搬送波Loを発生するＰＬＬ回路の電圧制御
発振器VCO 、(8)は加算回路、(9) はループフィルタLPF
、(10)は位相比較器P.D 、(11)は信号同期回路、(12)
はスウィープ回路相当のアキュムレータACCHOLD、(13)
は該アキュムレータACCHOLD入力のセレクタ、(14)は再
生搬送波の回転方向を判定する回転判定部、(15)は積分
用アキュムレータACC である。
Claims (1)
- 【請求項１】 受信した直交振幅変調波の同期検波復調
用の互に直交位相の正しい位相の局部搬送波を,ＰＬＬ
制御の電圧制御発振器(7)の出力として再生する回路で,
該電圧制御発振器の出力周波数を時間に対し直線的に
変化させるスウィープ回路(12)付きの搬送波再生回路に
おいて、該受信した直交振幅変調波を２分岐(1)し直交
位相検波(2,3)した出力の２つのアナログ信号I,Qを夫々
A/D変換(5,6) した各ディジタル出力のI,Q 信号の MSB
符号と誤差信号とを処理する事により, 該２つのI,Q信
号の位相の各正規位相との差を求め其の差の時間変化に
より搬送波のズレの回転方向を判定する回転判定部(14)
と、其の判定出力を積分するアキュムレータ(15)と、其
のアキュムレータ(15 ) の積分出力の符号("1/0")によ
り、外部入力の正データ又は負データを選択(13)して積
分するスウィープ回路相当のアキュムレータ(12)とを具
え、該スウィープ回路相当のアキュムレータ(12)の出力
による電圧制御発振器(7) の出力周波数の変化の方向
が、前記受信信号の２つのI,Q信号の所定位相からの位
相差が順次無くなる方向に切り換えられることを特徴と
する同期検波復調装置の搬送波再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5232740A JPH0795257A (ja) | 1993-09-20 | 1993-09-20 | 同期検波復調装置の搬送波再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5232740A JPH0795257A (ja) | 1993-09-20 | 1993-09-20 | 同期検波復調装置の搬送波再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0795257A true JPH0795257A (ja) | 1995-04-07 |
Family
ID=16944030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5232740A Withdrawn JPH0795257A (ja) | 1993-09-20 | 1993-09-20 | 同期検波復調装置の搬送波再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0795257A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100315350B1 (ko) * | 1999-12-08 | 2001-11-26 | 홍승억 | 주파수 스위핑을 이용한 캐리어 복원 장치 |
-
1993
- 1993-09-20 JP JP5232740A patent/JPH0795257A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100315350B1 (ko) * | 1999-12-08 | 2001-11-26 | 홍승억 | 주파수 스위핑을 이용한 캐리어 복원 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09135276A (ja) | タイミング再生手段及びダイバーシティ通信装置 | |
| JP2000049882A (ja) | クロック同期回路 | |
| JPH0449822B2 (ja) | ||
| JPH0795257A (ja) | 同期検波復調装置の搬送波再生回路 | |
| JPH0428185B2 (ja) | ||
| JP3552183B2 (ja) | 搬送波再生方法および装置 | |
| JP3369291B2 (ja) | 位相誤差検出回路およびクロック再生回路 | |
| JP2000049877A (ja) | クロックタイミング再生回路 | |
| JPH06216769A (ja) | Ｐｌｌ回路およびｐｌｌ回路を有するデジタル復調回路 | |
| EP0709992B1 (en) | Costas loop | |
| JP3252670B2 (ja) | Ｐｓｋ搬送波信号再生装置 | |
| JP3048134B2 (ja) | クロック信号再生装置 | |
| JP2650550B2 (ja) | 同期型スペクトル拡散変調波の復調装置 | |
| JP2536428B2 (ja) | 同期検出回路 | |
| JPH0669972A (ja) | 周波数掃引回路 | |
| JP2748727B2 (ja) | 搬送波同期回路 | |
| JPH066397A (ja) | 遅延検波器 | |
| JP3097582B2 (ja) | 周波数掃引回路 | |
| JPH09135240A (ja) | マルチレート信号受信回路用ディジタル位相同期回路 | |
| JP3245879B2 (ja) | ディジタル復調器 | |
| JP3487221B2 (ja) | クロック再生装置およびクロック再生方法 | |
| JPS61216555A (ja) | Ｍｓｋ信号の復調装置 | |
| RU2038703C1 (ru) | Цифровой приемник дискретных сигналов с "вращающейся фазой" | |
| JPH03131149A (ja) | Ｐｓｋ復調方式 | |
| JPH04172734A (ja) | 遅延検波器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001128 |