JP3048134B2 - クロック信号再生装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ビット列信号か
ら、同ビット列信号に同期したクロック信号を再生する
クロック信号再生装置に関するものである。

【０００２】

【従来の技術】例えば衛星通信に用いる復調装置では、
送信されてきた信号を受信復調して得られた、ビット列
信号である復調データ信号から、同復調データ信号に同
期したクロック信号がまず再生され、その後、再生され
たクロック信号を用いて復調データ信号のメモリへの書
き込みや、復調データ信号に対する符号誤り訂正の処理
などが行われる。

【０００３】図６は復調データ信号の一例を示すタイミ
ングチャートである。復調データ信号は一般に、伝送路
の帯域が制限されていることなどの理由から、図６に示
した送信前のビット列信号に比べ大きく鈍った波形とな
っており、クロック信号はこのようなビット列信号から
再生される。なお、送信前のビット列信号において、ロ
ーレベルはビット値が０であることを表し、ハイレベル
はビット値が１であることを表している。したがって、
図６に例示した信号は各ビット値が０、１を交互に繰り
返す信号となっている。

【０００４】クロック信号の再生方式として従来より種
々の方法が提案されているが、中でも、復調したデータ
信号をＡ／Ｄ変換器でサンプリングしてデジタル化し、
ＰＬＬ（フェーズロックループ）によりサンプリングの
タイミングを調整することでクロック信号を得る方式が
広く用いられている。図４は従来の方式にもとづくクロ
ック信号再生装置の一例を示すブロック図、図５は図４
のクロック信号再生装置の動作を示すタイミングチャー
トである。図４において、発振器１０２（ＶＣＸＯ）は
制御電圧により周波数が変化するクロック信号１０４を
生成し、Ａ／Ｄ変換器１０６にサンプリングクロックと
して供給する。発振器１０２が生成するクロック信号１
０４の周波数は、入力端子１０８を通じて入力される上
記復調データ信号のビットレートの約２倍に相当する周
波数となっている。Ａ／Ｄ変換器１０６は、発振器１０
２からのクロック信号１０４の立ち上がりで、入力端子
１０８からの復調データ信号１１０をサンプリングし、
デジタル信号に変換する。なお、通常の復調データ信号
では、図６に例示した信号のように各ビット値が０、１
を交互に繰り返すのではなく、データの内容によってビ
ット値の配列は様々である。したがって、図５ではこの
ことを表す形で復調データ信号１１０が表現されてい
る。

【０００５】データ変化方向検出部１１２は、Ａ／Ｄ変
換器１０６の出力信号の最上位ビット（ＭＳＢ）にもと
づいて、復調データ信号１１０の変化方向を表す論理信
号を出力する。具体的には、データ変化方向検出部１１
２は、図５において、クロック信号１０４の１つおきの
立ち上がりのタイミングＡでＡ／Ｄ変換器１０６の出力
信号を調べ、復調データ信号１１０の１ビット分の期間
中（クロック信号１０４の２周期分の期間中）に復調デ
ータ信号１１０が大きくなった場合は例えば論理”０”
の変化方向検出信号を出力し、一方、復調データ信号１
１０の１ビット分の期間中に復調データ信号１１０が小
さくなった場合は例えば論理”１”の変化方向検出信号
を出力する。

【０００６】一方、位相誤差検出部１１４は、図５に示
したタイミングＢ（隣接する上記タイミングＡの中間の
サンプリングクロックの立ち上がり）におけるＡ／Ｄ変
換器１０６の出力信号にもとづき、復調データ信号１１
０とクロック信号１０４との位相誤差の大きさを表す信
号を出力する。

【０００７】乗算器１１６（ＸＯＲ）は具体的には排他
的論理和回路から成り、データ変化方向検出部１１２の
出力信号と位相誤差検出部１１４の出力信号との排他的
論理和をとり、結果を表す信号を出力する。そして、Ｄ
／Ａ変換器１１８は乗算器１１６の出力信号をアナログ
信号に変換し、ローパスフィルタ１２０（ＬＰＦ）はそ
の低域周波数成分のみを通過させ、制御電圧として発振
器１０２に供給する。

【０００８】したがって、復調データ信号１１０とクロ
ック信号１０４との間に位相差があると、発振器１０２
には、データ変化方向検出回路が出力する変化方向信号
にもとづく増減方向にクロック信号１０４の周波数を変
化させるべく、制御電圧が供給される。その結果、復調
データ信号１１０とクロック信号１０４との位相差が解
消され、１／２分周器１２１からは、再生されたクロッ
ク信号として、周波数が復調データ信号１１０のビット
レートに相当し、位相が復調データ信号１１０に対して
固定されたクロック信号１０５が得られ、出力端子１２
２を通じて出力される。

【０００９】

【発明が解決しようとする課題】このように従来のクロ
ック再生方式では、Ａ／Ｄ変換器１０６において復調デ
ータ信号１１０のビットレートの２倍に相当する周波数
でサンプリングを行う必要があるため、例えば復調デー
タ信号１１０がビットレート１００Ｍｂｐｓ以上の高速
データの場合には、Ａ／Ｄ変換器１０６の動作速度は２
倍の２００ＭＨｚ以上でなければならず、極めて高価
で、かつ消費電力の大きいＡ／Ｄ変換器を用いなければ
ならなくなる。さらに、発振器１０２も同様に２００Ｍ
Ｈｚ以上で発振可能なものを用いる必要があり、Ａ／Ｄ
変換器１０６と同様、極めて高価で、かつ消費電力の大
きいものとなる。そのため、復調データ信号がビットレ
ート１００Ｍｂｐｓ以上の高速データである場合には、
従来の方式では実用的なクロック信号再生装置を構成す
ることは実際上困難である。本発明はこのような問題を
解決するためになされたもので、その目的は、必要なＡ
／Ｄ変換器の動作速度および発振器の発振周波数を従来
の半分にしたクロック信号再生装置を提供することにあ
る。

【００１０】

【課題を解決するための手段】本発明は上記目的を達成
するため、ビット列信号を入力とするクロック信号再生
装置において、前記ビット列信号のビットレートにほぼ
相当する周波数で発振し、与えられた制御電圧に応じて
周波数が変化するクロック信号を生成する発振器と、前
記クロック信号の１周期の間に前記ビット列信号の振幅
が大きくなったか小さくなったかを表す変化方向信号を
前記クロック信号に同期して出力する信号変化方向検出
回路と、前記ビット列信号を前記クロック信号に同期し
てサンプリングし、デジタル信号に変換するＡ／Ｄ変換
器と、前記Ａ／Ｄ変換器が出力する前記デジタル信号の
大きさに応じた前記制御電圧を前記発振器に供給し、前
記デジタル信号が大きいほど前記制御電圧を高くするか
あるいは逆に低くするかを前記信号変化方向検出回路が
出力する前記変化方向信号にもとづいて切り換える発振
器制御回路とを備えて、前記発振器が生成した前記クロ
ック信号を前記ビット列信号から再生したクロック信号
として出力し、前記信号変化方向検出回路は、前記ビッ
ト列信号が所定のレベル以上か否かを表す論理信号を出
力する比較器と、前記クロック信号に同期して前記比較
器の出力信号を保持する第１のラッチと、前記クロック
信号に同期して前記第１のラッチの出力信号を保持する
第２のラッチと、前記第１および第２のラッチの出力信
号の排他的論理和をとる第１の排他的論理和回路と、前
記第１のラッチおよび前記第１の排他的論理和回路の出
力信号の排他的論理和をとる第２の排他的論理和回路と
を備え、前記第２の排他的論理和回路の出力信号を前記
変化方向信号として出力する構成とした。

【００１１】本発明のクロック信号再生装置では、発振
器は、ビット列信号のビットレートにほぼ相当する周波
数で発振し、与えられた制御電圧に応じて周波数が変化
するクロック信号を生成する。信号変化方向検出回路
は、発振器が生成したクロック信号の１周期の間に前記
ビット列信号が大きくなったか小さくなったかを表す変
化方向信号をクロック信号に同期して出力する。一方、
Ａ／Ｄ変換器は、ビット列信号をクロック信号に同期し
サンプリングしてデジタル信号に変換し、そして、発振
器制御回路は、Ａ／Ｄ変換器が出力するデジタル信号の
大きさに応じた制御電圧を発振器に供給し、前記デジタ
ル信号が大きいほど制御電圧を高くするかあるいは逆に
低くするかを信号変化方向検出回路が出力する変化方向
信号にもとづいて切り換える。その結果、発振器が生成
するクロック信号の周波数は常にビット列信号のビット
レートに相当する周波数となり、位相もビット列信号に
対して固定されたものとなる。そして、このクロック信
号再生装置では、従来のようにＡ／Ｄ変換器が出力する
デジタル信号によってビット列信号の変化方向を検出す
る必要がないので、Ａ／Ｄ変換器は従来の半分の周波数
で動作させればよく、したがってまた発振器も従来の半
分の周波数のクロック信号を生成すればよい。

【００１２】

【発明の実施の形態】次に本発明の実施の形態を実施例
にもとづき図面を参照して説明する。図１は本発明によ
るクロック信号再生装置を示すブロック図、図２は図１
のクロック信号再生装置の動作を示すタイミングチャー
トである。このクロック信号再生装置２は、衛星通信に
用いられる復調装置を構成し、衛星通信により送られて
きた信号を受信復調して得られたビット列信号である復
調データ信号１１０から、復調データ信号１１０に同期
したクロック信号を生成するものであり、発振器４（Ｖ
ＣＸＯ）、信号変化方向検出回路６、Ａ／Ｄ変換器８
（Ａ／Ｄ）、ならびに発振器制御回路１０を含んで構成
されている。

【００１３】発振器４は、電圧制御水晶発振器であっ
て、周波数が復調データ信号１１０のビットレートにほ
ぼ相当し、１周期中の論理”１”の期間の長さと論理”
０”の期間の長さとがほぼ等しく、与えられた制御電圧
５に応じて周波数が変化するクロック信号１２を生成す
る。発振器４は、詳しくは、正の制御電圧５が印加され
ると、クロック信号１２の周波数をその電圧の大きさに
応じて高くし、逆に負の制御電圧５が印加されると、ク
ロック信号１２の周波数をその電圧の大きさに応じて低
くする。

【００１４】信号変化方向検出回路６は、このクロック
信号１２の１周期の間に、入力端子１４を通じて入力さ
れた復調データ信号１１０が大きくなったか小さくなっ
たかを表す変化方向信号７をクロック信号１２に同期し
て出力する。Ａ／Ｄ変換器８は、入力端子１４を通じて
入力された復調データ信号１１０を、クロック信号１２
に同期してサンプリングし、デジタル信号に変換する。
発振器制御回路１０は、Ａ／Ｄ変換器８が出力するデジ
タル信号９の大きさに応じた制御電圧を発振器４に供給
し、デジタル信号９が大きいほど制御電圧を高くするか
あるいは逆に低くするかを信号変化方向検出回路が出力
する変化方向信号７にもとづいて切り換える。

【００１５】信号変化方向検出回路６は、より詳しく
は、比較器１６、反転回路１８、第１および第２のラッ
チ２０、２２（Ｄ）、第１および第２の排他的論理和回
路２４、２６（ＸＯＲ）により構成されている。比較器
１６は、復調データ信号１１０が所定のレベル以上か否
かを表す論理信号、本実施例では復調データ信号１１０
の最大値と最小値との中間の値以上か否かを表す論理信
号を出力する。そして、第１のラッチ２０は、反転回路
１８により反転されたクロック信号１２の立ち上がりに
同期して比較器１６の出力信号を保持し、第２のラッチ
２２は、同じく反転回路１８により反転されたクロック
信号１２の立ち上がりに同期して第１のラッチ２０の出
力信号を保持する。

【００１６】また、第１の排他的論理和回路２４は、第
１および第２のラッチ２０、２２の出力信号の排他的論
理和をとり、第２の排他的論理和回路２６は、第１のラ
ッチ２０および第１の排他的論理和回路２４の出力信号
の排他的論理和をとる。そして、第２の排他的論理和回
路２６の出力信号が変化方向信号７として発振器制御回
路１０に出力される。

【００１７】一方、発振器制御回路１０は、詳しくは、
第３の排他的論理和回路２８（ＸＯＲ）、Ｄ／Ａ変換器
３０（Ｄ／Ａ）、ならびにローパスフィルタ３２（ＬＰ
Ｆ）により構成されている。第３の排他的論理和回路２
８は、Ａ／Ｄ変換器８の出力信号９の各ビットと変化方
向信号との排他的論理和をとり、Ｄ／Ａ変換器３０は、
第３の排他的論理和回路２８の出力信号をアナログ信号
に変換する。そして、ローパスフィルタ３２は、Ｄ／Ａ
変換器３０の出力信号の低域周波数成分のみを通過させ
制御電圧５として発振器４に出力する。

【００１８】次に、このように構成されたクロック信号
再生装置２の動作について図２を適宜参照して説明す
る。なお、図２のタイミングチャートは、復調データ信
号１１０に対してクロック信号１２が同期している場合
を示している。復調データ信号１１０に対してクロック
信号１２が同期していない場合は、復調データ信号１１
０を表す概ね正弦波の曲線３４、３６の交点のタイミン
グと、クロック信号１２の立ち上がりのタイミングとが
ずれた状態となる。

【００１９】まず、信号変化方向検出回路６は次のよう
にしてクロック信号１２の１周期の間に復調データ信号
１１０が大きくなったか小さくなったかを表す変化方向
信号７を生成する。比較器１６は、入力端子１４を通じ
て入力された復調データ信号１１０を、その最大値と最
小値の中間の値と比較し、復調データ信号１１０が上記
中間値以上のときは論理”１”の信号を出力し、一方、
復調データ信号１１０が中間値より小さいときは論理”
０”の信号を出力する。

【００２０】第１のラッチ２０は、反転回路１８の出力
クロック信号の立ち上がり（したがってクロック信号１
２の立ち下り）で比較器１６の出力信号を取り込んで保
持し、第２のラッチ２２は、同じタイミングで第１のラ
ッチ２０の出力信号を取り込んで保持する。したがっ
て、第２のラッチ２２には第１のラッチ２０が保持して
いる直近（例えば図２のタイミングＴ３）の比較器１６
の出力信号より１クロック分前（例えば図２のタイミン
グＴ１）の比較器１６の出力信号が保持されることにな
る。そして、第１の排他的論理和回路２４は、第１およ
び第２のラッチ２０、２２の出力信号の排他的論理和を
とるので、直近に保持された比較器１６の出力信号と１
クロック分前に保持された比較器１６の出力信号とで論
理値が異なっている場合、したがって比較器１６の出力
信号がクロック信号１２の１クロック分の期間中に変化
した場合にのみ論理”１”の信号を出力する。すなわ
ち、第１の排他的論理和回路２４は次表のケース１、２
のとき論理”１”を出力し、それ以外は論理”０”を出
力する。

【００２１】

【表１】

【００２２】第２の排他的論理和回路２６は、さらにこ
の第１の排他的論理和回路２４の出力信号と第１のラッ
チ２０の出力信号との排他的論理和をとるので、第１の
ラッチ２０の出力信号が論理”０”の場合は、第１の排
他的論理和回路２４の出力信号をそのまま出力し、一
方、第１のラッチ２０の出力信号が論理”１”の場合
は、第１の排他的論理和回路２４の出力信号を反転させ
て出力する。したがって、クロック信号１２の１クロッ
ク分の期間中に比較器１６の出力信号が変化し、かつ直
近の値が論理”１”のときは、第２の排他的論理和回路
２６は変化方向信号７として論理”０”の信号を出力
し、一方、上記期間中に比較器１６の出力信号が変化
し、かつ直近の値が論理”０”のときは、第２の排他的
論理和回路２６は変化方向信号７として論理”１”の信
号を出力する。

【００２３】すなわち、信号変化方向検出回路６は、ク
ロック信号１２の１クロック分の期間中に、（１）比較
器１６の出力信号が論理”０”から論理”１”に変化し
たときは、論理”０”の変化方向信号７を出力し、
（２）比較器１６の出力信号が論理”１”から論理”
０”に変化したときは、論理”１”の変化方向信号７を
出力する。

【００２４】次にＡ／Ｄ変換器８の動作について説明す
る。Ａ／Ｄ変換器８は、入力端子１４を通じて入力され
た復調データ信号１１０を、クロック信号１２に同期し
て、詳しくはクロック信号１２の立ち上がりでサンプリ
ングし、デジタル信号９に変換する（図２参照）。ここ
で、Ａ／Ｄ変換器８は、復調データ信号１１０の最大値
と最小値との中間の値を基準とするので、復調データ信
号１１０の値がこの中間値より大きいときは正の値のデ
ジタル信号９を出力し、逆に復調データ信号１１０の値
が中間値より小さいときは負の値のデジタル信号９を出
力する。そして、復調データ信号１１０の値が中間値に
等しいときは値が零のデジタル信号を出力する。

【００２５】図３の（Ａ）は復調データ信号１１０の上
昇局面においてＡ／Ｄ変換器８が出力するデジタル信号
９の値を示す説明図、（Ｂ）は復調データ信号１１０の
上昇局面においてＡ／Ｄ変換器８が出力するデジタル信
号９の値を示す説明図である。図３の（Ａ）および
（Ｂ）においてタイミングＴ２はクロック信号１２の立
ち上がりのタイミングであり（図２参照）、Ａ／Ｄ変換
器８はこのタイミングＴ２で復調データ信号１１０をサ
ンプリングする。

【００２６】図３の（Ａ）において復調データ信号Ｄ２
はクロック信号１２と位相が一致しており、タイミング
Ｔ２で上記中間値をとるので、この場合、Ａ／Ｄ変換器
８が出力するデジタル信号９の値は零である。一方、復
調データ信号Ｄ１はクロック信号１２に対して位相が進
んでおり、このときＡ／Ｄ変換器８の出力は正（＋Δ
Ｖ）となる。また、復調データ信号Ｄ３はクロック信号
１２に対して位相が遅れており、このときＡ／Ｄ変換器
８の出力は負（−ΔＶ）となる。

【００２７】また、図３の（Ｂ）において復調データ信
号Ｄ５はクロック信号１２と位相が一致しており、タイ
ミングＴ２で上記中間値をとるので、この場合、Ａ／Ｄ
変換器８が出力するデジタル信号９の値は零である。一
方、復調データ信号Ｄ４はクロック信号１２に対して位
相が進んでおり、このときＡ／Ｄ変換器８の出力は負
（−ΔＶ）となる。また、復調データ信号Ｄ６はクロッ
ク信号１２に対して位相が遅れており、このときＡ／Ｄ
変換器８の出力は正（＋ΔＶ）となる。

【００２８】次に、発振器制御回路１０の動作について
説明する。発振器制御回路１０を構成する第３の排他的
論理和回路２８は、Ａ／Ｄ変換器８の出力信号９の各ビ
ットと変化方向信号７との排他的論理和をとる。したが
って、Ａ／Ｄ変換器８からのデジタル信号は、変化方向
信号が論理”０”のときはそのままの符号で第３の排他
的論理和回路２８から出力され、一方、変化方向信号が
論理”１”のときは符号が反転されて第３の排他的論理
和回路２８から出力される。したがって、図３の（Ａ）
の場合はＡ／Ｄ変換器８からのデジタル信号９はそのま
ま出力され、図３の（Ｂ）の場合はＡ／Ｄ変換器８から
のデジタル信号９は符号が反転されて出力される。Ｄ／
Ａ変換器３０は、このような第３の排他的論理和回路２
８の出力信号をアナログ信号に変換し、そして、ローパ
スフィルタ３２は、Ｄ／Ａ変換器３０の出力信号の低域
周波数成分のみを通過させ制御電圧５として発振器４に
出力する。

【００２９】次に、全体を通して動作を説明する。ま
ず、図３の（Ａ）に示したように、復調データ信号１１
０がクロック信号１２の立ち上がり近傍で上昇局面にあ
る場合について説明する。この場合には、図２において
タイミングＴ２で復調データ信号１１０が上昇局面にあ
るので、タイミングＴ３で変化方向検出回路は論理”
０”の変化方向信号を出力する。そのため、復調データ
信号１１０の位相が復調データ信号Ｄ１（図３の
（Ａ））のようにクロック信号１２に対して進んでいる
場合は、上述のように発振器制御回路１０はタイミング
Ｔ３において正の制御電圧を発振器４に供給する。その
結果、発振器４は制御電圧の大きさに応じてクロック信
号１２の周波数を高くし、したがって、クロック信号１
２の位相は進んで、復調データ信号Ｄ１の位相に接近す
る。

【００３０】また、復調データ信号１１０の位相が復調
データ信号Ｄ３のようにクロック信号１２に対して遅れ
ている場合は、発振器制御回路１０は負の制御電圧を発
振器４に供給する。その結果、発振器４は制御電圧の大
きさに応じてクロック信号１２の周波数を低くし、した
がって、クロック信号１２の位相は遅れて、復調データ
信号Ｄ３の位相に接近する。

【００３１】次に、図３の（Ｂ）に示したように復調デ
ータ信号１１０がクロック信号１２の立ち上がり近傍で
下降局面にある場合について説明する。この場合には、
図２においてタイミングＴ２で復調データ信号１１０が
下降局面にあるので、タイミングＴ３で変化方向検出回
路は論理”１”の変化方向信号を出力する。そのため、
復調データ信号１１０の位相が復調データ信号Ｄ４のよ
うにクロック信号１２に対して進んでいる場合は、上述
のように発振器制御回路１０はタイミングＴ３において
正の制御電圧を発振器４に供給する。その結果、発振器
４は制御電圧の大きさに応じてクロック信号１２の周波
数を高くし、したがって、クロック信号１２の位相は進
んで、復調データ信号Ｄ４の位相に接近する。

【００３２】また、復調データ信号１１０の位相が復調
データ信号Ｄ６のようにクロック信号１２に対して遅れ
ている場合は、発振器制御回路１０は負の制御電圧を発
振器４に供給する。その結果、発振器４は制御電圧の大
きさに応じてクロック信号１２の周波数を低くし、した
がって、クロック信号１２の位相は遅れて、復調データ
信号Ｄ６の位相に接近する。

【００３３】したがって、発振器４が生成するクロック
信号１２の周波数は常に復調データ信号１１０のビット
レートに相当する周波数となり、位相もビット列信号に
対して固定されたものとなる。出力端子１２２からは、
発振器４が生成したこのようなクロック信号１２が復調
データ信号１１０から再生したクロック信号として出力
される。

【００３４】そして、本実施例のクロック信号再生装置
２では、従来のようにＡ／Ｄ変換器８が出力するデジタ
ル信号によって復調データ信号１１０の変化方向を検出
する必要がないので、Ａ／Ｄ変換器８は従来の半分の周
波数で動作させればよく、したがってまた発振器４も従
来の半分の周波数のクロック信号１２を生成すればよ
い。そのため、復調データ信号１１０がビットレート１
００Ｍｂｐｓ以上の高速データ信号である場合でも、特
別に高性能のＡ／Ｄ変換器８および発振器４を用いる必
要がなく、実用的なクロック信号再生装置２を構成する
ことができる。

【００３５】以上、本発明について実施例をもとに説明
したが、これはあくまでも一例であり、本発明はこの例
に限定されることなく種々の形態で実施することができ
る。例えば、発振器４として、電圧制御水晶発振器を用
いる代りに通常の電圧制御発振器を用い、より周波数の
高い復調データ信号にも対応できるよう図ることも可能
である。

【００３６】

【発明の効果】以上説明したように本発明のクロック信
号再生装置では、発振器は、ビット列信号のビットレー
トにほぼ相当する周波数で発振し、与えられた制御電圧
に応じて周波数が変化するクロック信号を生成する。信
号変化方向検出回路は、発振器が生成したクロック信号
の１周期の間に前記ビット列信号が大きくなったか小さ
くなったかを表す変化方向信号をクロック信号に同期し
て出力する。一方、Ａ／Ｄ変換器は、ビット列信号をク
ロック信号に同期しサンプリングしてデジタル信号に変
換し、そして、発振器制御回路は、Ａ／Ｄ変換器が出力
するデジタル信号の大きさに応じた制御電圧を発振器に
供給し、前記デジタル信号が大きいほど制御電圧を高く
するかあるいは逆に低くするかを信号変化方向検出回路
が出力する変化方向信号にもとづいて切り換える。その
結果、発振器が生成するクロック信号の周波数は常にビ
ット列信号のビットレートに相当する周波数となり、位
相もビット列信号に対して固定されたものとなる。

【００３７】そして、このクロック信号再生装置では、
従来のようにＡ／Ｄ変換器が出力するデジタル信号によ
ってビット列信号の変化方向を検出する必要がないの
で、Ａ／Ｄ変換器は従来の半分の周波数で動作させれば
よく、したがってまた発振器も従来の半分の周波数のク
ロック信号を生成すればよい。そのため、復調データ信
号がビットレート１００Ｍｂｐｓ以上の高速データ信号
である場合でも、特別に高性能のＡ／Ｄ変換器および発
振器を用いる必要がなく、実用的なクロック信号再生装
置を構成することが可能である。

【図面の簡単な説明】

【図１】本発明によるクロック信号再生装置を示すブロ
ック図である。

【図２】図１のクロック信号再生装置の動作を示すタイ
ミングチャートである。

【図３】（Ａ）は復調データ信号の上昇局面におけるＡ
／Ｄ変換器が出力するデジタル信号の値を示す説明図、
（Ｂ）は復調データ信号の上昇局面におけるＡ／Ｄ変換
器が出力するデジタル信号の値を示す説明図である。

【図４】従来の方式にもとづくクロック信号再生装置の
一例を示すブロック図である。

【図５】図４のクロック信号再生装置の動作を示すタイ
ミングチャートである。

【図６】復調データ信号の一例を示すタイミングチャー
トである。

【符号の説明】

２……クロック信号再生装置、４……発振器、６……信
号変化方向検出回路、８……Ａ／Ｄ変換器、１０……発
振器制御回路、１６……比較器、１８……反転回路、２
０……第１のラッチ、２２……第２のラッチ、２４……
第１の排他的論理和回路、２６……第２の排他的論理和
回路、２８……第３の排他的論理和回路、３０……Ｄ／
Ａ変換器、３２……ローパスフィルタ。

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 ビット列信号を入力とするクロック信号
   再生装置において、 前記ビット列信号のビットレートにほぼ相当する周波数
   で発振し、与えられた制御電圧に応じて周波数が変化す
   るクロック信号を生成する発振器と、 前記クロック信号の１周期の間に前記ビット列信号の振
   幅が大きくなったか小さくなったかを表す変化方向信号
   を前記クロック信号に同期して出力する信号変化方向検
   出回路と、 前記ビット列信号を前記クロック信号に同期してサンプ
   リングし、デジタル信号に変換するＡ／Ｄ変換器と、 前記Ａ／Ｄ変換器が出力する前記デジタル信号の大きさ
   に応じた前記制御電圧を前記発振器に供給し、前記デジ
   タル信号が大きいほど前記制御電圧を高くするかあるい
   は逆に低くするかを前記信号変化方向検出回路が出力す
   る前記変化方向信号にもとづいて切り換える発振器制御
   回路とを備えて、 前記発振器が生成した前記クロック信号を前記ビット列
   信号から再生したクロック信号として出力し、前記信号変化方向検出回路は、 前記ビット列信号が所定のレベル以上か否かを表す論理
   信号を出力する比較器と、 前記クロック信号に同期して前記比較器の出力信号を保
   持する第１のラッチと、 前記クロック信号に同期して前記第１のラッチの出力信
   号を保持する第２のラッチと、 前記第１および第２のラッチの出力信号の排他的論理和
   をとる第１の排他的論理和回路と、 前記第１のラッチおよび前記第１の排他的論理和回路の
   出力信号の排他的論理和をとる第２の排他的論理和回路
   とを備えて、 前記第２の排他的論理和回路の出力信号を前記変化方向
   信号として出力する ことを特徴とするクロック信号再生
   装置。
2. 【請求項２】 前記Ａ／Ｄ変換器は前記クロック信号の
   立ち上がりまたは立ち下りのタイミングで前記ビット列
   信号をサンプリングし、前記第１および第２のラッチ
   は、前記クロック信号における前記Ａ／Ｄ変換器と逆の
   遷移タイミングで、入力された信号を保持することを特
   徴とする請求項１記載のクロック信号再生装置。
3. 【請求項３】 前記発振器制御回路は、 前記Ａ／Ｄ変換器の出力信号の各ビットと前記変化方向
   信号との排他的論理和をとる第３の排他的論理和回路
   と、 前記第３の排他的論理和回路の出力信号をアナログ信号
   に変換するＤ／Ａ変換器と、 前記Ｄ／Ａ変換器の出力信号の低域周波数成分のみを通
   過させ前記制御電圧として前記発振器に出力するローパ
   スフィルタと、 を備えたことを特徴とする請求項１記載のクロック信号
   再生装置。
4. 【請求項４】 前記発振器は電圧制御水晶発振器または
   電圧制御発振器であることを特徴とする請求項１記載の
   クロック信号再生装置。
5. 【請求項５】 前記ビット列信号は、衛星通信により受
   信した信号を復調して得られる信号であることを特徴と
   する請求項１記載のクロック信号再生装置。