JPS59107674A - 2相psk復調装置の基準搬送波再生回路 - Google Patents
2相psk復調装置の基準搬送波再生回路Info
- Publication number
- JPS59107674A JPS59107674A JP57217246A JP21724682A JPS59107674A JP S59107674 A JPS59107674 A JP S59107674A JP 57217246 A JP57217246 A JP 57217246A JP 21724682 A JP21724682 A JP 21724682A JP S59107674 A JPS59107674 A JP S59107674A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- input
- phase
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2275—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals
- H04L27/2276—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals using frequency multiplication or harmonic tracking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(発明の分野)
この発明は、受信した2相PSK(位相シフトキーイン
グ)変調波り日)データ信号を復調するために必要な基
準搬送波を再生する回路に関する。
グ)変調波り日)データ信号を復調するために必要な基
準搬送波を再生する回路に関する。
(従来技術とその問題点)
2相P S K変調波それ自体から基準搬送波を再生す
る回路としては、変調波を自乗回路で2逓倍した襖、そ
の出力をQの高いタンク回路を通して安定な第2次高調
波を取出し、その出力を1!2分周回路で分周する回路
方式が最も一般的である。
る回路としては、変調波を自乗回路で2逓倍した襖、そ
の出力をQの高いタンク回路を通して安定な第2次高調
波を取出し、その出力を1!2分周回路で分周する回路
方式が最も一般的である。
この回路では」−記のQの高いタンク回路によって入力
波の変動を除くのであるが、通信路の帯域制限の影響に
よる符号量干渉を生じる場合等、タンク回路の所期の作
用が1!7られなくなり、安定な基準搬送波を再生する
ことはかなり困難である。
波の変動を除くのであるが、通信路の帯域制限の影響に
よる符号量干渉を生じる場合等、タンク回路の所期の作
用が1!7られなくなり、安定な基準搬送波を再生する
ことはかなり困難である。
また、入力変調波を2逓倍するだめの回路をディジタル
化するのが暉しく、この種基準搬送波再生回路をディジ
タル181化することができなかつIこ。
化するのが暉しく、この種基準搬送波再生回路をディジ
タル181化することができなかつIこ。
また、上記のQの高いタンク回路をフィードバック時定
数の良いP L L (位相ロックループ)回路に置き
換えた回路も知られている。しかし、この場合も入力変
調波自身がO1πと位相反転を繰り返すことから、安定
な位相比較を行なうためには入力変調波を2逓倍する回
路は不可欠であり、そのためディジタル181化するこ
とができなかった。
数の良いP L L (位相ロックループ)回路に置き
換えた回路も知られている。しかし、この場合も入力変
調波自身がO1πと位相反転を繰り返すことから、安定
な位相比較を行なうためには入力変調波を2逓倍する回
路は不可欠であり、そのためディジタル181化するこ
とができなかった。
(発明の目的)
この発明の目的は、入力搬送波を2逓倍する回路が不要
で、PLI−回路を中心として構成され、LSI化の賽
易なディジタル的な回路手法で基準搬送波を安定に再生
することのできる2相PS K復調装置の基準搬送波再
生回路を提供することにある。
で、PLI−回路を中心として構成され、LSI化の賽
易なディジタル的な回路手法で基準搬送波を安定に再生
することのできる2相PS K復調装置の基準搬送波再
生回路を提供することにある。
(発明の構成と効果)
上記の目的を達成するために、この発明は、23−
相PSK変調波である入力信号Δの位相を変えないモー
ドと反転させるモードとに切換制御される入力ゲートと
、」−記入力ゲートの出力信号Bを入力信号とするディ
ジタル形位相比較器、この位相比較器の出力信号を濾波
する充分時定数の大きな低域フィルタ、この低域フィル
タの出力信号で制御されて上記位相比較器に比較入力信
号Cを与えるVCOとで構成されるpH回路と、上記V
COの出力信号Cど上記入力ゲートの出力信号Bの位相
を比較することにより、」1記入力信号Aの位相が反転
したことを検出する反転検出回路と、上記反転検出回路
の検用信弓に応動して上記入力ゲートのモードを反転さ
1!るゲート制御回路とからなり、上記vCOの出力信
号Cを基準搬送波として得ることを特徴とする。
ドと反転させるモードとに切換制御される入力ゲートと
、」−記入力ゲートの出力信号Bを入力信号とするディ
ジタル形位相比較器、この位相比較器の出力信号を濾波
する充分時定数の大きな低域フィルタ、この低域フィル
タの出力信号で制御されて上記位相比較器に比較入力信
号Cを与えるVCOとで構成されるpH回路と、上記V
COの出力信号Cど上記入力ゲートの出力信号Bの位相
を比較することにより、」1記入力信号Aの位相が反転
したことを検出する反転検出回路と、上記反転検出回路
の検用信弓に応動して上記入力ゲートのモードを反転さ
1!るゲート制御回路とからなり、上記vCOの出力信
号Cを基準搬送波として得ることを特徴とする。
上記の構成によれば、入力搬送波Aが反転しても、P
L l−回路に入力されろ信F’rBは1サイクルのみ
反転するが、次のILイクルから自動的に元の位相に戻
ることとなり、みかG−J上の入力信号Bの位相がほぼ
常に一定にl−、るようにフィードバック=4− がかかるため、P L 1回路を安定にロックさせるこ
とができ、従って基準11g1送波を安定に作り出すこ
とができる。また、この回路には入力搬送波を2逓倍す
る回路は含まれず、全体がディジタル回路で構成される
ため、これを容易にLSI化することができる。
L l−回路に入力されろ信F’rBは1サイクルのみ
反転するが、次のILイクルから自動的に元の位相に戻
ることとなり、みかG−J上の入力信号Bの位相がほぼ
常に一定にl−、るようにフィードバック=4− がかかるため、P L 1回路を安定にロックさせるこ
とができ、従って基準11g1送波を安定に作り出すこ
とができる。また、この回路には入力搬送波を2逓倍す
る回路は含まれず、全体がディジタル回路で構成される
ため、これを容易にLSI化することができる。
(実施例の説明)
第1図はこの発明の一実施例の回路構成を示す図であり
、第2図は同図における各部の信号波形を示すタイムチ
ャートである。
、第2図は同図における各部の信号波形を示すタイムチ
ャートである。
入力端子1に2相r’sK′a1波である入力信号Aが
印加される。入力変調波Aは第2図に示すように、方形
波に波形整形されていて、例えばtl。
印加される。入力変調波Aは第2図に示すように、方形
波に波形整形されていて、例えばtl。
12で示す時点でその位相が180°反転されている。
入力変調波AはEOR(排他的論理和)ゲート2に入力
される。このFORゲート2が前述の入力ゲートであり
、他方の入力信号Fが侵述するように′0″になってい
るときには入力変調波Aはそのままの位相で出力信号B
となり、信号「が5− ゛1″になると入力変調波への位相が1800反転され
て出力信号8となる。
される。このFORゲート2が前述の入力ゲートであり
、他方の入力信号Fが侵述するように′0″になってい
るときには入力変調波Aはそのままの位相で出力信号B
となり、信号「が5− ゛1″になると入力変調波への位相が1800反転され
て出力信号8となる。
上記の信号Fは前)ホしたゲート制御回路として機能す
るフリップフロップ3によって作られる。
るフリップフロップ3によって作られる。
」−記[EORゲー1へ2の出力信号BはPLL回路4
に入力される。P L L I”回路4は、ディジタル
形位相比較器41と、位相比較器41の出力信号Gを濾
波する充分時定数の大きな低域フィルタ42と、低域フ
ィルタ42の出力信号で制御されて位相比較器41に基
準44号Cを与えるVCO(電圧制御型可変周波数発振
器)43とで構成される。
に入力される。P L L I”回路4は、ディジタル
形位相比較器41と、位相比較器41の出力信号Gを濾
波する充分時定数の大きな低域フィルタ42と、低域フ
ィルタ42の出力信号で制御されて位相比較器41に基
準44号Cを与えるVCO(電圧制御型可変周波数発振
器)43とで構成される。
ディジタル形の位相比較器41は、VCO43の出力信
号Cと上記信号Bの位相を比較するが、周知のように、
この回路は2つの入力信号の位相Oの点(立上りまたは
立下り)のタイミングの一致。
号Cと上記信号Bの位相を比較するが、周知のように、
この回路は2つの入力信号の位相Oの点(立上りまたは
立下り)のタイミングの一致。
不一致によって作動するもので、肉入力信号のデユーテ
ィシイクルが50%でなくても位相誤差は生じない回路
方式のものである。
ィシイクルが50%でなくても位相誤差は生じない回路
方式のものである。
FORゲート2の出力信号BとVCO43の出力信号C
は、もう1つのFORゲート51に入力6一 される。FORゲート51はフリップフロップ52とと
もに前述の反転検出回路5を構成している。
は、もう1つのFORゲート51に入力6一 される。FORゲート51はフリップフロップ52とと
もに前述の反転検出回路5を構成している。
フリップフロップ52は、VCO43から得られる出力
信号Cの2倍の周波数の信号Gの立上りタイミングでF
ORゲート51の出力信号りをサンプリングするととも
に、VCO43の出力信号Cの゛′1″′期間は強制的
にリセットされる。
信号Cの2倍の周波数の信号Gの立上りタイミングでF
ORゲート51の出力信号りをサンプリングするととも
に、VCO43の出力信号Cの゛′1″′期間は強制的
にリセットされる。
そして、フリップフロップ52の出力信号Eに後述する
ように検出パルスが生じる毎に、上記ゲート制御回路と
しての7リツプフ[1ツブ3が反転し、その出力信号「
が反転し、入力ゲートとしてのFORゲート2の動作モ
ードが切り換わる。
ように検出パルスが生じる毎に、上記ゲート制御回路と
しての7リツプフ[1ツブ3が反転し、その出力信号「
が反転し、入力ゲートとしてのFORゲート2の動作モ
ードが切り換わる。
このように構成された回路の動作を説明する。
まず、信号Fが0″で入力変調波△がそのままFORゲ
ート2の出力信号Bとなっていて、その状態でP L
1回路4がロックしており、また入力変調波Aの位相反
転が生じていないとする。この状態では信号Bと信@C
の位相は一致しており、FORゲート51の出力信号り
はO′′となっている(第2図の時点t1以前)。
ート2の出力信号Bとなっていて、その状態でP L
1回路4がロックしており、また入力変調波Aの位相反
転が生じていないとする。この状態では信号Bと信@C
の位相は一致しており、FORゲート51の出力信号り
はO′′となっている(第2図の時点t1以前)。
第2図の時点t1で示η−にうに入力変調波への位相が
反転すると、当然信@Bの位相も反転する。
反転すると、当然信@Bの位相も反転する。
その結束、FORゲー1〜51の出力信号りが′1′。
となり、これがPl−1−回路4の出力信号Cの2倍の
周波数の信号Gのtr上りタイミングでフリップフロッ
プ52に読込まれてこれがセットされ、かつ、すぐに出
力信号Cが11111となってフリップフロップ52が
リセットされる。その結果、フリップフロップ52の出
力信号「に第2図に示すような出力信号Cの周期の1/
4の幅の111 I+パルスが生じ、これでもって7リ
ツプ70ツブ3が反転されてセットされ、信号Fが1″
となり、この信号FがFORゲート2に印加される。
周波数の信号Gのtr上りタイミングでフリップフロッ
プ52に読込まれてこれがセットされ、かつ、すぐに出
力信号Cが11111となってフリップフロップ52が
リセットされる。その結果、フリップフロップ52の出
力信号「に第2図に示すような出力信号Cの周期の1/
4の幅の111 I+パルスが生じ、これでもって7リ
ツプ70ツブ3が反転されてセットされ、信号Fが1″
となり、この信号FがFORゲート2に印加される。
すると、入力変調波ΔはFORゲート2で反転されて信
号Bとなる。すなわち、入力変調波へが反転したことに
よって(、i 弓Fが“1″′となり、信号Bの位相反
転を打ら消すJ:うに回路が働く。勿論、入力変調波A
が反転してから信号Fが反転されるまでの間は信号8の
位相が乱れるが、それは非常に短い時間で出ツノ信11
0の周期の1/4程度である。
号Bとなる。すなわち、入力変調波へが反転したことに
よって(、i 弓Fが“1″′となり、信号Bの位相反
転を打ら消すJ:うに回路が働く。勿論、入力変調波A
が反転してから信号Fが反転されるまでの間は信号8の
位相が乱れるが、それは非常に短い時間で出ツノ信11
0の周期の1/4程度である。
上記のようにして、入力変調波△の位相が反転しても、
P L l−回路4に入力される信@Bの位相は僅かな
乱れを含むもののほとんど連続した位相の信号となり、
P L 1回路4は安定にロック状態を維持することと
なる。
P L l−回路4に入力される信@Bの位相は僅かな
乱れを含むもののほとんど連続した位相の信号となり、
P L 1回路4は安定にロック状態を維持することと
なる。
以上の回路動作は第2図の時点t2で入力変調波が再び
反転したときも同様である。なお、P l−し回路4の
入力信@Bの僅かな位相の乱れは時定数を大きく選んだ
低域フィルタ42によって充分に吸収される。
反転したときも同様である。なお、P l−し回路4の
入力信@Bの僅かな位相の乱れは時定数を大きく選んだ
低域フィルタ42によって充分に吸収される。
上記のように、常に安定にロック状態を保つPL 1回
路のVCO43から安定な基準搬送波Cが得られること
となる。
路のVCO43から安定な基準搬送波Cが得られること
となる。
第1図はこの発明の一実施例による2相PSK復調装置
の基準搬送波再生回路の構成を示すブロック図、第2図
は第1図における各部の信号波形を示すタイムチャート
である。 9− 1・・・・・・入力端子 2・・・・・・EORゲート(入力ゲート)3・・・・
・・フリップフロップ(ゲート制御回路)4・・・・・
・P L、 I−回路 5・・・・・・反転検出回路 特許出願人 立石電機株式会社 10−
の基準搬送波再生回路の構成を示すブロック図、第2図
は第1図における各部の信号波形を示すタイムチャート
である。 9− 1・・・・・・入力端子 2・・・・・・EORゲート(入力ゲート)3・・・・
・・フリップフロップ(ゲート制御回路)4・・・・・
・P L、 I−回路 5・・・・・・反転検出回路 特許出願人 立石電機株式会社 10−
Claims (1)
- 【特許請求の範囲】 〈1)2相PSK変調波である入力信号への位相を変え
ないモードと反転させるモードとに切換制御される入力
ゲートと、 上記入力ゲートの出力信号Bを入力信号とするディジタ
ル形位相比較器、この位相比較器の出力信号を濾波する
充分時定数の大きな低域フィルタ。 この低域フィルタの出力信号で制御されて上記位相比較
器に比較入力信号Cを与えるVCOとで構成されるP
L 1回路と、 上記vCOの出力信@Cと−L配大入力ゲート出力信号
Bの位相を比較することにより、上記入力信@への位相
が反転したことを検出する反転検出回路と、 上記反転検出回路の検出信号に応動して上記入力ゲート
のモードを反転させるゲート制御回路と、からなり、1
−配■COの出力信号Cj!i−基準搬送波として1!
7ることを特徴とでる2相PSK復調装置の基準搬送波
再生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57217246A JPS59107674A (ja) | 1982-12-11 | 1982-12-11 | 2相psk復調装置の基準搬送波再生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57217246A JPS59107674A (ja) | 1982-12-11 | 1982-12-11 | 2相psk復調装置の基準搬送波再生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59107674A true JPS59107674A (ja) | 1984-06-21 |
Family
ID=16701136
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57217246A Pending JPS59107674A (ja) | 1982-12-11 | 1982-12-11 | 2相psk復調装置の基準搬送波再生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59107674A (ja) |
-
1982
- 1982-12-11 JP JP57217246A patent/JPS59107674A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW421921B (en) | PLL circuit | |
JPH03132117A (ja) | 位相周波数比較器 | |
JPS6327910B2 (ja) | ||
JPH07193564A (ja) | クロック再生装置および再生方法 | |
KR890015241A (ko) | 디지탈신호 자기기록 재생장치 | |
JPH036698B2 (ja) | ||
JPS6348471B2 (ja) | ||
JPS59107674A (ja) | 2相psk復調装置の基準搬送波再生回路 | |
EP0499479A2 (en) | Clock regeneration circuit | |
JP3048134B2 (ja) | クロック信号再生装置 | |
JPH0328863B2 (ja) | ||
JPS6096051A (ja) | ビツトタイミング再生方式 | |
JP2756965B2 (ja) | 高速伝送レート変調信号用復調器 | |
JPS6057780B2 (ja) | 搬送波再生装置 | |
JPS59110256A (ja) | 2相復調装置の基準搬送波再生回路 | |
JPS6247030B2 (ja) | ||
JPS585612B2 (ja) | イソウドウキハツシンキ | |
JPH02166940A (ja) | 速度可変型クロック再生回路 | |
JPS5939152A (ja) | 搬送波抽出装置 | |
JP3008659B2 (ja) | Cmi符号信号のクロック抽出回路 | |
JPS58129864A (ja) | 位相変調信号の復調装置 | |
JPS59198054A (ja) | 自動周波数制御方式 | |
JPH0763148B2 (ja) | 位相同期回路 | |
JPH0724371B2 (ja) | 位相同期復調器 | |
JPS62164277A (ja) | クロツク再生装置 |