JPS6096051A - ビツトタイミング再生方式 - Google Patents
ビツトタイミング再生方式Info
- Publication number
- JPS6096051A JPS6096051A JP58204016A JP20401683A JPS6096051A JP S6096051 A JPS6096051 A JP S6096051A JP 58204016 A JP58204016 A JP 58204016A JP 20401683 A JP20401683 A JP 20401683A JP S6096051 A JPS6096051 A JP S6096051A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- concentrated
- baseband signal
- extracted
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ 発明の技術分野
本発明はビットタイミング再生方式に係り、特に多値デ
ィジタル信号に使用するビットタイミング再生方式に関
するものであ名。
ィジタル信号に使用するビットタイミング再生方式に関
するものであ名。
（ｂｌ 従来技術と問題点
一般に、ディジタル伝送に於ては帯域制限に依って生じ
た符号量干渉を少なくする為に、サンプリング点でアイ
が一番開く様に伝送系を設計したり調整したりする。
た符号量干渉を少なくする為に、サンプリング点でアイ
が一番開く様に伝送系を設計したり調整したりする。
しかし、この様な方法はクロックにとってはジッタが減
少する事にならない。
少する事にならない。
第１図は４値のベースバンド信号の０交叉点を示す図で
、時間関係を無視して０交叉点を−個所にまとめたもの
である。
、時間関係を無視して０交叉点を−個所にまとめたもの
である。
同図に於いて、Ｌ１〜Ｌ、Ｈはそれぞれ４値ベ一スバン
ド信号の状態を、横軸は時間を、Ａは０の状態を通る線
、Ｃ５はＬｌとＣ２の中間レベル、Ｃ６はＣ３とＬｌ−
の中間レベルを、ＤはＣｏを通りＡに垂直な線をそれぞ
れ示している。
ド信号の状態を、横軸は時間を、Ａは０の状態を通る線
、Ｃ５はＬｌとＣ２の中間レベル、Ｃ６はＣ３とＬｌ−
の中間レベルを、ＤはＣｏを通りＡに垂直な線をそれぞ
れ示している。
同図に於て、４値ベ一スバンドｊ言号の状態がＬｌから
４に、Ｌｌからしらに変化する場合はＡとの交叉点即ち
Ｏ交叉点はＣｏとなりＤの上にある。しかし、点線で示
す様にＣ５からＬｌに変化する場合は前記の０交叉点は
Ｃ−１となり、またり、からＣ３に変化する時ばＯ交叉
点はＣす（となる。
４に、Ｌｌからしらに変化する場合はＡとの交叉点即ち
Ｏ交叉点はＣｏとなりＤの上にある。しかし、点線で示
す様にＣ５からＬｌに変化する場合は前記の０交叉点は
Ｃ−１となり、またり、からＣ３に変化する時ばＯ交叉
点はＣす（となる。
即ち、０交叉点は例えばＡを基準として一番高いレベル
の状態Ｌ１から反対側の一番高いレベルの状態塵に変化
する場合、即ち同じレベル状態の変化の時はＣ０を通る
が異なるレベルの状態に変化する場合はＣ，又はＣ４１
になりＯ交叉点はある時間中を持つことになる。この時
間中がクロックのジ・ツタに対応するものである。
の状態Ｌ１から反対側の一番高いレベルの状態塵に変化
する場合、即ち同じレベル状態の変化の時はＣ０を通る
が異なるレベルの状態に変化する場合はＣ，又はＣ４１
になりＯ交叉点はある時間中を持つことになる。この時
間中がクロックのジ・ツタに対応するものである。
ここで、従来のビットタイミング再生回路は０交叉点を
検出するＡが固定なので、符号量干渉を生じた多値ベー
スバンド信号に対しては本質的にジッタの多い方式にな
っていると云う問題があった。
検出するＡが固定なので、符号量干渉を生じた多値ベー
スバンド信号に対しては本質的にジッタの多い方式にな
っていると云う問題があった。
ｆｃ） 発明の目的
本発明は上記従来技術の問題に鑑みなされたものであっ
て、再生クロックのジッタ成分を少なくして誤り率を改
善するためのビットタイミング再生方式を提供すること
を目的としている。
て、再生クロックのジッタ成分を少なくして誤り率を改
善するためのビットタイミング再生方式を提供すること
を目的としている。
（ｄｌ 発明の構成
上記発明の目的は多値ディジタル無線方式に於いて、遅
延回路を通った後Ｏ交叉点が狭い範囲に集中する様に制
御された多値ヘースバンド信号より抽出されたクロック
成分を用いてクロックを再生する事を特徴とするビット
タイミング再生方式を提供する事により達成される。
延回路を通った後Ｏ交叉点が狭い範囲に集中する様に制
御された多値ヘースバンド信号より抽出されたクロック
成分を用いてクロックを再生する事を特徴とするビット
タイミング再生方式を提供する事により達成される。
ｔｅｌ 発明の実施例
第２図は本発明を実施する為のブロック接続図の一例を
示す。
示す。
図中、１１は遅延回路を、１２は演算増幅器を、１３は
検出器を、１４は位相比較器を、１５はループろ波器を
、１Ｂは電圧制御発振器を、１７はディジタル／アナロ
グ変換器を、１８は論理回路を、２０〜２２はそれぞれ
端子を示す。
検出器を、１４は位相比較器を、１５はループろ波器を
、１Ｂは電圧制御発振器を、１７はディジタル／アナロ
グ変換器を、１８は論理回路を、２０〜２２はそれぞれ
端子を示す。
これら各ブロックは次の様に接続されている。
端子２０は遅延回路１１．演算増幅器１２．検出器１３
゜位相比較器１４．ループろ波器１５を介して電圧制御
発振器１６の端子（１）に、端子２１は電圧制御発振器
１６の端子（２）と位相比較器Ｉ４の端子（１）にそれ
ぞれ接続される。又、端子２２は論理回路１８．ディジ
タル／アナログ変換器１７を介して演算増幅器の別の入
力端子に接続される。
゜位相比較器１４．ループろ波器１５を介して電圧制御
発振器１６の端子（１）に、端子２１は電圧制御発振器
１６の端子（２）と位相比較器Ｉ４の端子（１）にそれ
ぞれ接続される。又、端子２２は論理回路１８．ディジ
タル／アナログ変換器１７を介して演算増幅器の別の入
力端子に接続される。
この様に接続された各ブロックの動作は次の様である。
入力端子２０に加えられた例えば４値ベ一スバンド信号
は、遅延回路１１で復調器、再生器（図示せず）及び論
理回路１８やディジタル／アナログ変換器１７の信号処
理時間の和の時間だけ遅延させられ演算増幅器１２に加
えられる。
は、遅延回路１１で復調器、再生器（図示せず）及び論
理回路１８やディジタル／アナログ変換器１７の信号処
理時間の和の時間だけ遅延させられ演算増幅器１２に加
えられる。
一方、再生されたディジクルデータを用いて論理回路１
８で次の様な処理が行われる。
８で次の様な処理が行われる。
まず、入力された再生ディジタルデータの相隣る２つの
データがどのレベルからどのレベルに変化したかを、即
ち状態変化を調べる。
データがどのレベルからどのレベルに変化したかを、即
ち状態変化を調べる。
第１図に示した４値ベ一スバンド信号の状態変化を集約
すると下に示す表の様になる。
すると下に示す表の様になる。
状態変化 Ａとの オフセット
交点 量
■ Ｌｌ−＃Ｌ４ＬＬ−４Ｌ−３ＣｏＯ■ Ｌ４→ＬＩ
Ｌ３→Ｌ２ ＣｏＯ ■ Ｃ３−Ｌｌ 、 ｃ−ｌ Ｌ２ ■ Ｌ、→Ｌ３ Ｃａｌ Ｌ ｚ ■ Ｃ２−Ｌ４Ｃ−＋５ ■ Ｌ４→Ｌ２ ＣａＩＬ ３ 即ち、前記の様に■、■の場合のＯ交叉点ＣはＤ上にあ
る。しかし、■〜■の場合はＯ交叉点ばＣ又はＣで、こ
れらの点がＤ線上ある様にすれば位相のバラツキがなく
なりジッタばな（なる。
Ｌ３→Ｌ２ ＣｏＯ ■ Ｃ３−Ｌｌ 、 ｃ−ｌ Ｌ２ ■ Ｌ、→Ｌ３ Ｃａｌ Ｌ ｚ ■ Ｃ２−Ｌ４Ｃ−＋５ ■ Ｌ４→Ｌ２ ＣａＩＬ ３ 即ち、前記の様に■、■の場合のＯ交叉点ＣはＤ上にあ
る。しかし、■〜■の場合はＯ交叉点ばＣ又はＣで、こ
れらの点がＤ線上ある様にすれば位相のバラツキがなく
なりジッタばな（なる。
そこで、■及び■の場合はＯ２■及び■の場合はＬ１■
及び■の場合はＣ３のオフセント電圧を４値ベースバン
ド信号に与えると、０交叉点はＤ上のＤ＋１及びＤ−、
となり時間中がなくなる。従って、ジッタのないクロッ
クが抽出できる事になる。
及び■の場合はＣ３のオフセント電圧を４値ベースバン
ド信号に与えると、０交叉点はＤ上のＤ＋１及びＤ−、
となり時間中がなくなる。従って、ジッタのないクロッ
クが抽出できる事になる。
前記の制御で０交叉点が出来るだけ狭い範囲に集められ
た４値ベ一スバンド信号は検波器１３で検波されクロッ
ク成分が抽出される。
た４値ベ一スバンド信号は検波器１３で検波されクロッ
ク成分が抽出される。
抽出されたクロック成分は位相比較器１４．ループろ波
器１５及び電圧制御発振器１６からなる位相同期回路で
電圧制御発振器１６の出力波と位相同期が取られ再生ク
ロックが端子２１から出力される。
器１５及び電圧制御発振器１６からなる位相同期回路で
電圧制御発振器１６の出力波と位相同期が取られ再生ク
ロックが端子２１から出力される。
第３図は本発明を実施する為の別の例である。
図中、４１〜４４は加算器を、３１〜３５はスイッチ回
路を、３６〜４０は検波器を、４５は論理回路をそれぞ
れ示す。
路を、３６〜４０は検波器を、４５は論理回路をそれぞ
れ示す。
尚、第２図と同一の記号は同一の部分を表す。
第３図に示すブロック接続図の機能は第２図と同じであ
るが、０交叉点が狭い範囲に集められた多値ベースバン
ド信号を取り出す方法が異なっている。
るが、０交叉点が狭い範囲に集められた多値ベースバン
ド信号を取り出す方法が異なっている。
第３図に於て、端子２０より遅延回路１１を通った例え
ば４値ベ一スバンド信号は例えば５分割され、このうち
４つの信号に加算器４１〜４４でそれぞれＬ２゜Ｌう、
Ｌ５． ｔ、＝のオフセント電圧が与えられる一方、
端子２２より加えられた再生ディジタルデータは第２図
の場合と同じく論理回路４５で前後のデータの状態変化
を検出し、その変化に対応するオフセット電圧が加えら
れた４値ベ一スバンド信号をスイッチ回路で選択し、こ
の選択された信号を対応する検波器に加えてクロック成
分を抽出する。
ば４値ベ一スバンド信号は例えば５分割され、このうち
４つの信号に加算器４１〜４４でそれぞれＬ２゜Ｌう、
Ｌ５． ｔ、＝のオフセント電圧が与えられる一方、
端子２２より加えられた再生ディジタルデータは第２図
の場合と同じく論理回路４５で前後のデータの状態変化
を検出し、その変化に対応するオフセット電圧が加えら
れた４値ベ一スバンド信号をスイッチ回路で選択し、こ
の選択された信号を対応する検波器に加えてクロック成
分を抽出する。
このクロック成分は位相同期回路で電圧制御発振器１６
の出力波と位相同期され、再生クロックが出力端子２１
から取り出される。
の出力波と位相同期され、再生クロックが出力端子２１
から取り出される。
尚、スイッチ回路３１〜３５と検波器３６〜４０の挿入
位置を交換しても同じ機能が得られる事は云うまでもな
い。又、図２の説明でオフセント電圧をし。
位置を交換しても同じ機能が得られる事は云うまでもな
い。又、図２の説明でオフセント電圧をし。
Ｌ３の他にＬｓ、Ｌｂを追加することは可能である＋１
１ 発明の詳細 な説明した様に本発明によれば、適当な値のオフセント
電圧を与えて０交叉点ができるだけ狭い範囲に集まる様
に制御された多値ベースバンド信号からクロック信号を
抽出する為に、ジッタ成分の少ない再生クロックを得る
事ができるのでデータ信号の誤り率も低下する。
１ 発明の詳細 な説明した様に本発明によれば、適当な値のオフセント
電圧を与えて０交叉点ができるだけ狭い範囲に集まる様
に制御された多値ベースバンド信号からクロック信号を
抽出する為に、ジッタ成分の少ない再生クロックを得る
事ができるのでデータ信号の誤り率も低下する。
第１図は４値ベ一スバンド信号の０交叉点を示す図で、
第２図は本発明を実施する為の一例を、第３図は本発明
を実施する為の別の例をそれぞれ示す。 図中、１１は遅延回路を、１２は演算増幅器を、１３は
検出器を、１４は位相比較器を１５はループろ波器を、
１６は電圧制御発振器を、１７はディジタル／アナログ
変換器を、１８及び４５は論理回路を、４１〜４４は加
算器を、３１〜３５はスイッチ回路を、３６〜４０は検
波器をそれぞれ示す。 第 １ 図
第２図は本発明を実施する為の一例を、第３図は本発明
を実施する為の別の例をそれぞれ示す。 図中、１１は遅延回路を、１２は演算増幅器を、１３は
検出器を、１４は位相比較器を１５はループろ波器を、
１６は電圧制御発振器を、１７はディジタル／アナログ
変換器を、１８及び４５は論理回路を、４１〜４４は加
算器を、３１〜３５はスイッチ回路を、３６〜４０は検
波器をそれぞれ示す。 第 １ 図
Claims (1)
- 【特許請求の範囲】 １、多値ディジタル無線方式に於て、遅延回路を通った
後０交叉点が狭い範囲に集中する様に制御された多値ベ
ースバンド信号より抽出されたクロック成分を用いてク
ロックを再生する事を特徴とするビットタイミング再生
方式。 ２、前記遅延回路を通った後Ｏ交叉点が狭い範囲に集中
する様に行われる制御が再生ディジタルデータの相隣る
２つの状態変化を検出し、該検出された状態変化に対応
する直流電圧をオフセント電圧として多値ベースバンド
信号に加えることに３、前記遅、延回路を通った後Ｏ交
叉点が狭い範囲に集中する様に行われる制御が再生ディ
ジタルデータの相隣る２つの状態変化を検出して、予め
定められた複数のオフセット電圧（ＯＶを含む）を与え
られた複数の多値ベースバンド信号の中から、該検出さ
れた状態変化に対応するオフセント電圧を与えられた多
値ベースバンド信号をスイッチ回路を動作させて取り出
すことに依り行われる
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58204016A JPS6096051A (ja) | 1983-10-31 | 1983-10-31 | ビツトタイミング再生方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58204016A JPS6096051A (ja) | 1983-10-31 | 1983-10-31 | ビツトタイミング再生方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6096051A true JPS6096051A (ja) | 1985-05-29 |
Family
ID=16483371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58204016A Pending JPS6096051A (ja) | 1983-10-31 | 1983-10-31 | ビツトタイミング再生方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6096051A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6448547A (en) * | 1987-08-18 | 1989-02-23 | Matsushita Electric Ind Co Ltd | Digital data reproducing device |
| JPH0316337A (ja) * | 1989-03-13 | 1991-01-24 | Hitachi Ltd | タイミング抽出回路，それを利用した通信システム及びタイミング抽出方法並びに通信装置 |
| JPH0354934A (ja) * | 1989-07-24 | 1991-03-08 | Canon Inc | 位相同期回路 |
| JPH08237239A (ja) * | 1995-10-30 | 1996-09-13 | Hitachi Ltd | タイミング抽出回路、それを利用した通信システム及びタイミング抽出方法並びに通信装置 |
-
1983
- 1983-10-31 JP JP58204016A patent/JPS6096051A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6448547A (en) * | 1987-08-18 | 1989-02-23 | Matsushita Electric Ind Co Ltd | Digital data reproducing device |
| JPH0316337A (ja) * | 1989-03-13 | 1991-01-24 | Hitachi Ltd | タイミング抽出回路，それを利用した通信システム及びタイミング抽出方法並びに通信装置 |
| JPH0354934A (ja) * | 1989-07-24 | 1991-03-08 | Canon Inc | 位相同期回路 |
| JPH08237239A (ja) * | 1995-10-30 | 1996-09-13 | Hitachi Ltd | タイミング抽出回路、それを利用した通信システム及びタイミング抽出方法並びに通信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3000334B2 (ja) | デジタル・デコード装置及び方法 | |
| JPH0369238A (ja) | 復調データ識別判定装置 | |
| US20120229184A1 (en) | All Digital Serial Link Receiver with Low Jitter Clock Regeneration and Method Thereof | |
| JPH07193564A (ja) | クロック再生装置および再生方法 | |
| CN109817230A (zh) | 一种数字音频信号的时序再生整形方法及其装置 | |
| JPS6096051A (ja) | ビツトタイミング再生方式 | |
| JP2592795B2 (ja) | 情報データ復調装置 | |
| JP4303888B2 (ja) | 記録媒体のトラックへの情報信号の記録及び記録されている情報信号の再生 | |
| JPH09289461A (ja) | データ復調装置 | |
| JPS58221548A (ja) | 位相同期回路 | |
| JPH0142537B2 (ja) | ||
| JPS5895447A (ja) | クロツク再生回路 | |
| JPS61113325A (ja) | 復調回路 | |
| JP3167341B2 (ja) | 連続位相変調信号復調回路 | |
| JPS62102636A (ja) | クロツク再生回路 | |
| US20020196865A1 (en) | Cycle-by-cycle synchronous waveform shaping circuits based on time-domain superpostion and convolution | |
| JPS59186453A (ja) | Ｑｐｓｋ基準位相選択装置 | |
| JPH01240024A (ja) | クロック再生回路 | |
| JPH0295032A (ja) | ディジタル復調装置 | |
| JPH01293738A (ja) | 復調回路 | |
| JPS5975743A (ja) | クロツク再生回路 | |
| JP3850761B2 (ja) | 多値復調装置のクロック再生回路 | |
| JPH0319094Y2 (ja) | ||
| JPS61163763A (ja) | 搬送波再生方式 | |
| JPH0236630A (ja) | ビット位相同期回路 |