JPH0316337A - タイミング抽出回路，それを利用した通信システム及びタイミング抽出方法並びに通信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル通信システムに関し、特にｌ！話線
を伝送媒体として、交換機と端末の間で数メガビット・
パー・セカンド以上の高速伝送を行うのに適した通信シ
ステムに関する。

〔従来の技術〕

ディジタル通信システムでは、受信波形をある基準クロ
ックに同期して識別することにより受信データを得てい
る。このためには、受信波形から基準クロックを生成す
る技術、即ちタイミング信跨の抽出方式が重要となる。

電話線を用いた数メガビット・パー・セカンド以上の高
速ディジタル伝送システムにおいては、電話線での信号
損失が増え、またクロストーク雑音も増加するため、周
波数帯域の狭い多値伝送符号を用いることが望ましい。

このような条件下でのタイミング抽出としては、従来、
例えばＬＣタンク回路を用いる方法が知られている。例
えば，パーシャルレスポンス・クラス４符号（以後、単
にＰＲ４符号と略す）で、必要なクロックを抽出するた
めには、受信信号を４乗してＬＣタンク回路に入力する
。

一方、低速のディジタル伝送においては、Ａ／Ｄ変換器
で受信波形をディジタルデータ化し、相関演算を施して
を抽出する方法が知られている。

また、高速伝送に適用可能で、比較的簡単なハ一ドウ工
アで実現できる方法として、ゼロクロス検出法が知られ
ている。例えば、アイ・イー・イー・イー，エヌ・ティ
ー・シー１９８０　　６５．４　（ＩＥＥＥ　ＮＴＣ　
１９８０，　６５．　４）には、しきい値が○ボルトの
識別器でゼロクロス点のタイミングを険出し、この信号
をフェーズ・ロックト・ループ（ＰＬＩ，と酩す）の入
力としてタイミングクロックを抽出する方法が開示され
ている。この方法は２値符号のデータ伝送に広く適用さ
れている。

また、３個ＡＭＩ符号に適用するために全波整流を行っ
てからＰＬＬを用いる方法も提案されている。この方法
は電子情報通信学会通信方式研究会報告ＣＳ８１−１８
７に示されている。

〔発明が解決しようとする課題〕

上記従来技術のうち、ＬＣタンク回略を用いる方法は、
Ｌ，即ちコイルを用いているため集積回路化が難かしく
、またＬＣ素子の値のばらつきが特性に影響するため、
人手による調整が必要となる。特にＰＲ４の場合は、４
乗回路が必要であり、実現回路が複雑となる欠点がある
。

また、Ａ／Ｄ変換器を用い相関演算を施す方法は、メガ
ビット・パー・セカンド程度の伝送速度に適用できるほ
どの高速のＡ／Ｄ変換器が得られていない。

さらにゼロクロス検出法は、多値伝送符号に適用できな
いという問題がある。多値伝送符号を用いた時の受信波
形の１例を、２値符号の場合と合わせて第２２図に示す
．２値４ａ号３０１のゼロクロス点３０５に必ずクロッ
ク３０２の立下りを同軸させれば、クロック３０２の立
上りが正しい識別点となる。ところが，多値符号の１例
である３値符号の受信波形３０３のゼロクロス点３０６
ａ，３０６ｂにクロックを同期させようとすると、立下
りがゼロクロス３０６ａに同期したクロック３０４ａと
、ゼロクロス３０６ｂに同期したクロック３０４ｂの２
種類が生じ、実際にはゼロクロス点３０６ａと３０６ｂ
との出現確率に応じて、クロック３０４ａまたは３０４
ｂ、あるいはその中間の位相のクロックが偶然に出力さ
れてしまい、データの識別が正しく行えないという問題
がある。

一般にＮ値符号を用いると、Ｎ−１種類の位相の異なる
クロックが生ずる可能性がある。従来のゼロクロス検出
法では，この時安定したクロックを出力することができ
ない。

さらに、全波整流回路とＰＬＬを用いる方法は原理的に
は多値符号に適用できるが、全波整流という非線形処理
での精度劣化があり、実用上十分な精度が実現できない
ことが多い。

本発明の目的は，多値伝送符号を適用した時に正しいク
ロックが抽出でき、且つ、数メガビット・パー・セカン
ド以上の高速伝送にも適用でき、実現回路のＬＳＩ化に
適したタイミング抽出方式を提供することである。

〔課題を解決するための手段〕

上記目的を達或するために、大きく分けて２つの方法が
ある。１つの方法は、きずＮ−１種類のゼロクロスタイ
ミングから、識別点に一致したゼロクロスタイミングの
みを弁別し、次にそのタイミング情報をＰＬＬに入力し
てボー１７ートクロックを得る方法である。もう１つの
方法は、まずＮ−１種類のゼロクロスタイミングすべて
に対してＰＬＬを用いてボーレートのＮ−１倍クロック
で同期をとり、次ｂここのクロックを分周して得られる
Ｎ−１種類の互いに位相の異なるボーレートクロックか
ら１つのクロックを弁別する方法である。

この時、弁別のために符号特有の性質を反映した特定の
ビット列やフレーム同期パターン，トレーニングパター
ン等が用いられる。

前者の方法における弁別にはたとえば次の方法が適用で
きる。第１に、符号特有の性質を反映した特定のビット
列を受信した時のみ、ゼロクロスを選ぶ方法、信号の傾
きは、例えば微分器を利用して検出できる。第３に全て
のゼロクロスタイミング情報をＰＬＬに送り、後で余計
なゼロクロスタイミング情報を引き去る方法がある。

〔作用〕

上述した方法のうち、まず１種類のゼロクロスタイミン
グを弁別してからＰＬＬでボーレートクロックを生成す
る方法について述べる。

上記第１の弁別方法では、特定のパターンによって、希
望のゼロクロスタイミングのみを弁別する。例えばＰＲ
４符号のような相関性のある符号では、過去に受信した
識別パターンから、次のタイムスロットにゼロクロス点
が現れるかどうかを判定できる場合がある。一方、ゼロ
クロス点は、識別点と一致するか、２つの識別点の中央
にあるかのいずれかであるから、特定パターンを受信し
てから半タイムスロット程度の期間だけ、ゼロクロス・
タイミングを検出するようにすれば、識別点の中央にあ
るゼロクロス・タイミングのみを検出できる。

上記第２の弁別方法では、波形の傾きによってゼロクロ
ス点を分類，弁別する。傾き、即ち変化率は、微分器を
通すことにより知ることができる。

多値符号は、一般的に、正のピークから負のピークまで
変化するとき、傾きが最も大きい。また、この時生ずる
ゼロクロス点は，丁度識別点の中央に位置するため、第
１の方法で述べた理由により都合が良い。そこで、微分
器の出力電圧をモニタし、成るレベルを越えた時のみゼ
ロクロス検出を行えば、識別点の中央のゼロクロス・タ
イミングのみを弁別できる。

第３の弁別方法では、後で余計なゼロクロス点の情報を
引き去る。クロック生戊にＰＬＬを用いた場合、先ず位
相比較器によりゼロクロス・タイミングと■ＣＸ○の出
力クロックの位相と比較し、その位相差をループフィル
タで蓄積，平滑した後、ｖｃｘｏの出力クロックを制御
する。すなわち、ゼロクス口タイミングが入力してから
ｖｃｘｏ出カクロックが制御されるまでの間に、成る程
度のタイムラグがある。そこで、例えば、全てのゼロク
ロス・タイミングから得られた位相差を先ずループフィ
ルタに入力しておき，上記タイムラグ以内に識別点の中
央以外でのゼロクロスタイミングによる位相差を引き去
る。このようにすれば、最初から希望のゼロクロスタイ
ミングだけを入力するのと同じ効果が得られる。

次に、ボーレートのＮ−１倍クロックを用いてすべての
ゼロクロス点に同期し、続いて１つのボーレートクロッ
クを弁別する方法について述べる。

この時，符号の特有の性質を反映した特定のビット列が
用いられる。ゼロクロスタイミングの弁別に際し、隣接
する２つの識別点の丁度中央にあるゼロクロスタイミン
グを弁別する時、ボー１ノート・クロックの立下りで上
記タイミングに同期させれば、クロックの立上りが識別
点と一致するので都合が良い。このようなゼロクロス点
は、例えば信号が「１」から「−１」へ変わる途中で現
れる。換言すれば，２つの１４接する識別点での値をモ
ニタし、絶対値が同じで符号が逆のパターンが検出され
れば、希望のゼロクロス点が発生している。

そこで、ゼロクロス点の発生と２点の識別値とをモニタ
しながら、ボー１ノートクロックを順番に切換え，ゼロ
クロス点が発生した時に上記パターンが検出できれば、
その時のクロックは正しい判定できる。

また、符号の相関性より発生し得ないパターンが検出さ
れれば、その時のボーレー１・クロックは誤りと判定で
きる。例えば、ＰＲ４符号では、「１、１、１」やｒ−
１、−１、−１」　．あるいは「１、−１、１」、ｒ−
１」−１４等のパターンは発生しない。成るボーレート
クロックによって識別された値から上記のような符号側
バイオレーションパターンが検出されれば、そのボーレ
ートクロックは誤りである。

さらに、弁別にフレーム同期パターンを利用することも
できる。この場合は、誤ったタイミングでデータを識別
した場合、異なるフレーム同期パターンが検出されるは
ずである。従って、フレーム同期パターンは、同じ値が
連続しないパターンが望ましい。同じ値が連続すると、
識別タイミングがずれても識別値が変化せず，誤りを検
出できないことがある。特に「１、−１」または「−１
、ｌ」を含むフレーム同期パターンを用いると、正しい
位相のクロックでは「１、１」が識別されるのに対して
、半相ずれたクロックで識別すると必ず０が現れるので
クロックの正誤の判定が容易である。このようにして、
成るボーレートクロックが弁別された時、そのクロック
が正しいか誤りかを検出できる。弁別の候補のクロック
はＮ−１個であるから、順番にクロックを切り換えなが
ら識別器を動作させ、誤りが検出されなければ切換える
のをやめるようにする。また、Ｎ−１個の判定回路をそ
れぞれＮ−１個のクロックで動作させて、正しい識別が
行われた夕ロックを選択すれば、上記切換の手間は不要
である。さらに、判定回路および識別器をＮ−１倍クロ
ックで動作させ、正しい識別が行われるクロック位相を
正しいクロック位相とみなして、ボーレートクロックが
立上るようにしても良い。

〔実施例〕

以下、本発明の実施例を図面を参照して説明する。

第１図は本発明のタイミング抽出部の一実施例を示す概
略図である。タイミング抽出部０１は、ゼロクロス検出
部２．ＰＬＬ３，分周器４，弁別部５から構或される。

０２は識別器である。ゼロクロス検出部２によりＮ値信
号よりＮ−１種類のゼロクロスタイミングが検出される
．ＰＬＬ３はボーレートのＮ−１倍のクロックを生成し
、すべてのゼロクロス点に同期する。分周器４はＮ−１
倍クロックから互いに位相の異なるＮ−１個のボーレー
トクロックを生成する。弁別部Ｓは識別器０２の出力デ
ータを用いて、ボーレートクロックを１つ選択する。

第２図は本発明のタイミング抽出部の他の実施例を示す
概鴫項である。タイミング抽出部０１はゼロクロス検出
伎２，弁別部０５，ＰＬＬ３より構威される。０２は識
別器である。ゼロクロス検出部２はＮ値符号からＮ−１
種類のゼロクロスタイミングを検出する，弁別部０５は
Ｎ値信号を用いてＮ−１種類をゼロクロスタイミングか
ら１種類のボーレート周期を単位として現れるゼロクロ
スタイミングのみを弁別する。この弁別は識別器２の出
力データを用いて行なうことも可能である。

ＰＬＬ３は弁別部０５の出力であるゼロクロスタイミン
グに同期してボーレートクロックを出力する。

第２１図は第１図で述べた実施例の一変形例である．タ
イミング抽出部０１は、閾値発生回路０３，交叉タイミ
ング検出部０４、弁別回路０５、クロック生戊回路０６
から構或される。０２は識別器である。閾値発生回路０
３は、交叉タイミング検出部０４に閾値電圧を供給し、
受信信号と閾値レベルが交叉するタイミングを検出する
。尚、Ｏボルトを中心に正負に振れる平衡符号を用いる
場合は、閾値電圧をＯボルトにとるのが最も有効である
ゆこのようにして、Ｎ値信号に対してＮ−１種類の交叉
タイミングを検出でき、弁別回路０５により１種類の交
叉タイミングのみを油出できる。この弁別は識別ＷＩＩ
Ｏ２の出力を用いて行われる。クロック生戊回路０６は
、上記一種類の交叉タイミングに同期したボーレートク
ロックを生戒する。

第２３図は第２図で説明した弁別部０５の一実施例を示
すものである。弁別部ｏ５は全波整流器０３０，ゼロク
ロス検出部０３１、イネーブル生成部０３２，スイッチ
０３３より構戊される。全波整流器０３０によって整流
された信号には識別点と一致するゼロクロス点がなくな
り、ゼロクロス点は識別点と識別点の中央付近に集まっ
てくる。

このゼロクロス点をゼロクロス検出器０３１で検出し、
最初にとられたゼロクロスタイミングをトリガにしてイ
ネーブル信号を生成する。この処理はイネーブル生戊部
０３２で行われる。余分なゼロクロス点を検出しないた
めには、イネーブル信号の中はタイムスロット中に比べ
て十分狭くすることが望ましい。イネーブル信号により
スイッチ０３３が開閉され、隣接する識別点のちょうど
中央にあるゼロクロス点だけが弁別される．ＰＬＬ３は
このゼロクロス点に同期してボーレートクロックを生成
する。このクロックの立下りはちょうど識別点に一致す
る。

また、第２４図は第２図で説明した弁別部０５の別の実
施例である。弁別部０５はスイッチ０４０遅延０４１、
セレクタ０４２、インバータ０４３，フレーム同期回路
０４４から構戊される。スイッチ０４０が、ボーレート
周期でゼロクロスタイミングを弁別するためのスイッチ
である。スイッチ０４０の制御は以下の手順で行われる
。ＰＬＬ３はボーレー１・クロックを生成するが、この
クロックは立上りまた立下りが識別点に同期している。

インバータ０４３を用いて、互いに逆相の２つのボーレ
ートクロックが生成される。識別器０２およびフレーム
同期回路０４４を用いて、セ１ノクタ０４２は１つのボ
ー１ノートクロックを選択する。このクロックに適切な
遅延０４１をかけて，スイッチ０４０を制御する。これ
により、識別点に一致しないゼロクロスタイミングのみ
を除くことができる。また、セレクタ０４２の制御はフ
レーム同期回＠０４４の代わりに、符珍側バイオレーシ
ョン検出器やトレーニングパターン照号器を適用するこ
ともできる。

第３図は、上記タイミング抽出部ｏ１がＬ　．Ｓ　Ｉに
内蔵される場合の１実施例を示す．送信フィルタｏ１３
，符号化器０１４，スクランプラ○１５により送信回路
０１６が構成される。送信データは、スクランブラ０１
５により，スクランブルされたパイナリーデータとなり
、符号化器０１４により伝送符号化されて、送信フィル
タ０１３を介して出力される。スクランブラ０１５は、
タイミング抽出の難しい特定パターンが連続して送信さ
れないようにするために必要である。この時、符号化器
０１４、およびスクランブラ０１５は、送信クロックに
従って動作する．送信信号は、送信トランス０１８ａ、
電話線０１９ａを介して送信される。

一方、タイミング抽出部０１、識別器０２，等化器０９
，復号器０１０．デスクランブラ０１１により受信回路
０１２が構威される。電話線０１９ｂ，受信トランス０
１８ｂを介して受信された信号は，等化器０９により電
話線０１９ｂで生じたロスを補償され、識別器０２でデ
イジタルデー夕に変換された後、復号器０１０でパイナ
リーデータに変換され、更に、デスクランブラ０１１に
より、スクランブラ０１５によってかけられたスクラン
ブルが解かれる。０１は、識別器０２，復号器０１０，
デスクランブラ０１１を復号するためのクロックを生成
するタイミング抽出回路０１である。上記送信回路０１
６と受信回路０１２は、同一の半導体基板上に伝送回路
ＬＳＩ０１７として形成できる。

第４図は、上記伝送回路ＬＩＳＯ１７を適用した通信シ
ステムの１実施例を示す。０２０は通信に必要な各種の
処理を行うプロトコル処理部であり、伝送回路ＬＳＩ○
１７と共に通信インタフェース０２１を構或する。通信
インターフェース０２１は、データ端末０２２ａおよび
電話機０２２ｂとの間で信号を送受信する。上記データ
端末０２２ａ，電話機０２２ｂおよび通信インタフェー
ス０２１から成る端末０２３ヒ、交換機０２７とは、電
話線０１９を介して通信を行う。

交換機０２７も内部に伝送回路■、ＳＩＯｌ７を備えて
おり、これにより交換回路０２６との間での信号を送受
信する。

次に、第１図で説明した実施例でのタイミング抽出部０
１の構成について具体的に説明する。まず、第１の実施
例を第５図および第６図により説明する。

第５図は、４ＭｂｐｓのＰＲ４符号を適用する場合の受
信回路のｌ実施例を示すブロック図である。本受信回路
は．等化器０９，ゼロクロス検出器２，弁別回路０５，
クロック生戒回路０６、および識別器０２により構戊さ
れる。弁別回路０５は、ＰＬＬ３と、パターン選択回路
８と，アツブダウンカウンタ９より構威される。さらに
ＰＬＬ３は、位相比較器１０と、ループフィルタ１１と
、８ＭＨｚを中心周波数に持つＶＣＸ○１２とから構成
され、クロック生戊回路０６は分周器４と、ＮＯＴゲー
ト５と、スイッチ６より構或される。

第６図は、本実施例の動作を表すタイミングチャートで
ある．１００は等化器１の出力波形、１０１はゼロク口
ス検出器２の出力、１０２はＶＣＸＯ　１　２から出力
される８　Ｍ　Ｈ　ｚのクロック、１０３はクロック１
０２を分周して得られる４　Ｍ　Ｈ　ｚのクロック，１
０４はクロック１０３でのパターンチェック信号、１０
５はクロック１０３による識別器、１０６はクロックが
１０３の時のエラー信号、１０７はクロックが王０３の
時のノンエラー信号である。また、１０８は、クロック
１０２を分周して得られる４ＭＨｚの夕ロックであり、
１０３とは逆の位相をもつ。１０９はクロシク１０８で
のパターンチェック信号、１１０はクロック１０８によ
る識別値，１１１はクロックが１０８の時のエラー信号
、土１２はクａツクが１０８の時のノンエラー信号であ
る。

１１３はタイミング、１１４は識別点のタイミングを示
す。

等化器０９の出力波形１００は、ゼロクロス検出器２に
入力され、これによりゼロクロスタイミング１０１が抽
出される。この時、ゼロクロス検出器２に数百ｒｎＶの
不感ＩＦを設けておけば、ｒｏｊレベルが連続して入力
された時、雑音によるゼロクロスタイミングの誤検出を
防ぐことができる。

この後、ゼロクロスタイミング１０１は、位相比較１１
０とループフィルタ１１とを経て、ＶＣＸＯ１　２に入
力される。３値符号であるＰＲ４符号では、ｌタイムス
ロット当り、３−１＝２個のゼロクロス点が得られる。

そこで、ＶＣＸ○は、出力周波数が４　Ｍ　Ｈ　ｚ　Ｘ
　２　＝　８　Ｍ　Ｉ−Ｉ　ｚを中心にしてあまり大き
く変わらないように設計する。

これにより、ゼロクロスタイミング１０１が周期的でな
くとも安定した周波数のクロック１０２を出力できる。

ＰＬＬ３から出力されたクロック１０２は、分周器４に
よって４ＭＨｚのクロック１０３に変換される。また、
ＮＯＴゲート５により逆相のクロック１０８が生成され
る。スイッチ６は，上述した夕ロック１０３と１０８の
いずれかを選択して識別器０２に人力する。この選択１
よ，パターン選択回路８と、アシプダウンカウンタ９と
の作用により行なわれる。

ことに、パターン選択回路の動作を第７図を参照して説
明する。識別＄０２は，比較１２０．２１およびラッチ
２２．２３より構成される。また、パターン選択回路８
は、シフトレジスタ２４，２５およびゲート２６〜３２
で構或されている。

ＰＲ４符号の波形１００の特徴に注目すると、「１」か
らｒ−１」　（又は「−１」から「１」）への推移中の
のゼロクロスタイミング１１３では、信号の傾きが大き
く、雑音によるタイミングジッタが小さい。このタイミ
ング１１３は、正しい識別点１１４の中点に位置する。

この時、クロック１０８の立下りが、ゼロクロスタイミ
ング１１３に一致し、クロス１０８の立上りは正しい識
別器１１４と一致する。

本実施例では、クロック１０８をクロック１０２から生
成し、クロック１０８の立上りで受信波形を識別する。

ここで、先ず第５図に示したスイッチ６が、誤ったクロ
ック１０３を選択している場合を仮定すると、比較器２
０，２１、ラッチ２２．２３により、識別されたデータ
１０５が出力される。さらに、２　１：）　ｉ　ｔのシ
フトレジスタ２４．２５を経て、ゲート２６，２７，２
８，２９により、パターン「１、−ｉＪおよび「−１、
１」の選択が行なわれる。上記パターンが得られた場合
１まゲート２９の出力がＨレベルになり、得られない場
合はゲート２８の出−力がＨレベルになる。一方、ゼロ
クロス信号１０１の立上りと、クロック１０３の立下り
が一致する場合には、パターンチェック信号１０４がゲ
ート３０の出力として得られる。上記パターンチェック
信号は、ゲート３１と３２に入力される。これは、タイ
ミング１１３の前後の識別値が「１、−１」　、または
ｒ−１、１」であるかどうかを判定することに相当する
。該パターンが得られた場合、ノンエラー信号１０７が
ゲート３２より出力され、第５図のアップダウンカウン
タ９の値が１だけ減少する。

また，該パターンが得られない場合、エラー信号１０６
がゲート３１より出力され、アップダウンカウンタ９の
値が１だけ増加する．クロック１０３によって、識別器
０２およびパターン選択回路８が動作する間は、エラー
信等１０６のパルス数がノンエラー信号１０７の数を上
回り、アップダウンカウンタ９の値はどんどん増加する
。この値が所定値を超えると、アップダウンカウンタ９
から切換信号が出力され、スイッチ６が切り換わる。こ
れにより、正しいクロ，ツク１０８によって、識別器０
２およびパターン選択回路８が動作することになる。こ
の時、エラー信号１１１は出力されず、ノン二ラー信号
１１２のみが出力される。従って、アップダウンカウン
タ９の値は「Ｏ」で安定し、スイッチ６はこのまま維持
され正しい識別が行われる。

上記実施例ではパターン「１、−１」またはｒ−１、　
１」を検出すれば、その時選択されていた４　Ｍ　Ｈ　
ｚクロソクが正しいとみなすようにしている。これとは
逆に，例えば以下に示す４種類のパターン、即ち「１、
１、　　１Ｊ　、「−１、−１、−１」，ｌ’ｌ，−土
．ｘ」、「−１」，−１ｊのようなＰＲ４符号バイオレ
ーションパターンを検出した場合、その時選択されてい
たボーレートクロックは誤りであると判断するようにし
てもよい。

五 次に、弁別部０５の第２の実施例を第ガ図を参照して説
明する。弁別部０５は“セレクタ０５０とフ１ノーム同
期回路０５１より構威される等化器ｏ９より出力された
Ｎ値信号から、ゼロクロス検出器２はＮ−１種類のすべ
てのゼロクロスタイミングを出力する。ＰＬＬ３はすべ
てのゼロクロスタイミングに同期して、ボーレートのＮ
−１倍クロックを生成する。ＰＲ４伝送符号が適用され
た場合、ボーレー１・をｆｂと以下記述することにする
と、ＰＬＬ３つの出力クロックの周波数は２ｆｌ，であ
る。分周器４は互いに逆相の２つのボーレートクロック
を生戊する。セレクタ０５０はフ１ノーム同期回路０５
１の出力によって制御され、ｌつのボーレートクロック
を弁別する。フレーム同期回路０５１は、セレクタ−０
５０で選択されたボーレートクロックによって動作する
ため、選択されたボー１ノー１・クロックが識別点に同
期したものであれば、正しいフレーム同期パターンが検
出されフレーム同期は正しく行なわれる。一方、選択さ
れたボーレートクロックが識別点からずれたクロックで
あれば、フレーム同期パターンが正しく識別されず，フ
レーム同期が確立しない。フレーム同期が一定時間確立
しなければ、セレクタ０５０は現在選択されているボー
レートク口ックと逆相のクロックを選択する。このクロ
ックは識別点に同期したクロックだと判定できるため、
フレーム同期は確立しセレクタは安定することになる。

ただし、識別器０２の直前のフレーム同期パターンが、
例えばｒ−１、−１．−１、−１」，−１、−１、−１
」なと同じ値が連続するものであれば、識別点からずれ
たクロックを用いても正しい識別が行われることもあり
得る。これを防ぐために、フレーム同期パターンは同じ
値が連続しないパターンを含むことが望ましい。特にＰ
Ｒ４符号を伝送符号として適用する場合は，フレーム同
期パターンに「１、−１４またはｒ　−　１−　，１」
を含むパターンを用いると良い。この時、識別点に一致
したクロックでは、正し＜　「１、−１」またはｒ−１
、１」の認識が行われるが、逆相のクロックでは、ｌ→
−１または−ｌ→１の変化途中にあるＯを識別すること
になる。こうすると、正しいクロックによる識別では現
れない０が、逆相クロックでは識別値として必ず現れる
ため判定例である。弁別部０５はセレクタ０５０および
２つのフレーム同期回路Ｑ５１ａ−ｂより構或される。

フレーム同期回路０５１ａ・ｂは，分周器４で生成され
た互いに逆相のクロックにより動作する。フレーム同期
が確立した方のクロックをセレクタ０５０で選択すれば
良い。またラッチ０５２は正しいクロックでデータを打
ち抜くためのものである。この実施例は、ハード量は増
えるもののボーレートクロックを一定時間ごとに切り換
えるの変形例である。弁別部０５は分周器４とフレーム
周期回路０５１より構威される。フレーム同期回路０５
１および識別１０２はボーレートの２倍の周波数２ｆｂ
で動作する。フレーム同期回路は識別器２の出力データ
を１タイムスロット置きに蓄えてフレーム同期パターン
の照合を行う。フレーム同期が確立した瞬間に分周器４
はリセットされ，出力のボーレートクロックの位相が確
立することになる。この変形例では、識別器０２をボー
レートの２倍のクロックで動かすことになるため、高速
伝送の際に回路動作上の問題を起こすことがある。この
場合は識別器を２つ用意して、それぞれを互いに逆相の
ボーレートクロックで動作させ、２つの出力のＯＲ論理
をとれば良い。

以上の実施例では、フレーム同期回路０５１の代わりに
、符号則バイオレーション検出器や１・レーニングパル
ス照合器も適用可能である。

次に、本発明の弁別回路の第３の実施例を説明する．本
実施例も４　Ｍ　ｂ　ｐ　ｓのＰＲ４符号に適用する例
であるが、ＰＬＬは８　Ｍ　Ｉ−Ｉ　ｚではな＜４ＭＨ
ｚのクロックを出力する。

第１０図は本実施例のブロック図を示す９この回路は等
化器０９，ゼロクロス検出器２，弁別回路０５，識別器
０２より構戊され、弁別回路５は、ＰＬＬ３，パターン
選択回路８，ゲート６０からなる。また、ＰＬＬ３は、
位相比較器１０，ループフィルタ１　１．ＶＣＸＯＩ　
２から構戊される。

第１１図は上記実施例の動作を示すタイミングチャート
であり、１００は等化波形，１０１はゼロクロスタイミ
ング、１１３はタイミング、１１４は識別点のタイミン
グ、１２０はクロックの初期位相、１２１はグロツク１
２０によル識別値、１２２は１２０と１２１より生成さ
れるイネーブル信号、１２３はＰＬＬ３に送られるタイ
ミング情報，１２４はクロックの収束値を示す。

第１２図は、パターン選択回路８および周辺回路の構或
である。識別器０２は比較器２１、２１．ラッチ２２．
２３より構或される。パターン選択回路８は、２ｂｉｔ
シフトレジスタ２４．２５およびゲート６１．６２．６
３から構威される。ゲート６３の出力はゲート６０へ出
力される。

等化器０９の出力波形１００は、ゼロクロス検出器２に
入力されゼロクロスタイミング１０１が出力される。こ
のとき、ＶＣＸＯ１２の初期クロック位相が１２０であ
れば、ゼロクロスタイミング１０１とクロック１２０と
が位相比較器１０で比較され、タイミング１０１の立上
りとクロック１２０の立下りが一致するように動作する
。ここで、ゼロクロスタイミング１０１の全てのパルス
が位相比較器１０に送られるものと仮定すると、ク口ツ
ク１２０の立下りは、タイミング１１３とタイミング１
１４の両方に同時に一致しようと働き、結果的に位相が
安定しないことになる。

そこで、本実施例では、タイミング１１３で立上るパル
スのみを位相比較器１０に送るようにする。この動作は
、識別器０２，パターン選択回路８，ゲート６０の共同
作用により以下のように行われる。先ず，初期クロック
１２０に同期して、識別器０２が識別ｆｌ！ｌ　２　１
を出力する．，識別値が次の４種類のパターン、すなわ
ち、ｒ−１．１」　、「Ｏ，１」　、「ｏ．−１」　．
ｒ−１、−１」のいずれかと一致する場合，半タイムス
ロット＝１２５ｎｓのイネーブル信号を１２２を生成す
る。

この動作はシフトレジスタ４２４．２５およびゲート６
１、６２．６３によって行われる。ゼロクロスタイミン
グ１０１とイネーブル信号１２２とのＡＮＤ信号１２３
がゲート６０より出力される。

信号１２３は、位相比較器１０に入力され、信号１２３
の立上りとクロノク１２０の立下りとが一致するように
動作する。最終的に、ｖｃｘｏの出力は１２４となって
安定し、クロック１２４の立上りが正しい識別点と一致
する。

次に、本発明の弁別回路の第４の実施例を説明する．本
実施例は、受信波形のゼロクロスタイミングのうち、波
形の傾きが大きいタイミングのみをＰＬ．Ｌに入力する
方法である。

第１３図は本実施例のブロック図である。等化器０９，
ゼロクロス検出回路２，弁別回路０５，識別器０２より
構戊される。弁別回略０５は、ＰＬＬ３，微分器７０，
ゲート６０，７１〜７３で構戊されている。さらに、Ｐ
ＬＬ２は位相比較器１０．ループフィルタ１１．ＶＣＸ
○１２より構或される。

第１４図は上記実施例の動作を示すタイミングチャート
である。１００は等化波形、１０１はゼロクロスタイミ
ング，工１３はタイミング、１３０は１００の微分波形
、１３１はイネーブル信号、１３２はタイミング情報、
１３３は出力クロックである。

本実施例では，等化波形１００から抽出したゼロクロス
タイミング１０１のうち、立上りのタイミングが１１３
となるパルスだけを位相比較器１０に送る。そのために
，微分器７０により等化波形１００の微分波形１３０を
生成し、比較器７１、７２およびゲート７３により、微
分波形１３０が閾値Ｖ以上、あるいは−Ｖ以下となる区
間をイネーブル信号１３１として検出する。イネーブル
信号１３１とゼロクロスタイミング１０１との論理和を
ゲート６０でとり，出力信号１３２を位相比較器１ｏへ
入力する。最終的にｖｃｘｏから出力されるクロック１
３３は、その立下りがタイミング情報１３２の立上りに
同期する。従って、クロックｉ３３の立上りは、正しい
識別点１１４に一致する。

次に、第１５図〜第１７図を参照して本発明の弁別回路
の第５の実施例を説明する。本実施例は４Ｍｂｐｓの２
Ｂｌ符号に適用されるものであるゆこの場合、ボーレー
１−は２Ｍｂａｕｄであるから１タイムスロソ１・が５
００ｎｓとなり、ゼロクロス位相は４−１＝３個となる
。ＰＬＬは、ボーレートの３倍である６　Ｍ　Ｈ　ｚで
動作し、等化波形のゼロクロスに同期する。

第１５図は本実施例の全体構成を示すブロック図であり
、等化器０９，ゼロクロス検出器２，弁別回路０５，ク
ロック生戊回路０６、および識別器０２より構或される
。弁別回路０５は、ＰＬＬ３，パターン選択回路８，ア
ップダウンカウンタ９より構威される。また、クロック
生戊回路６は，３倍分周器８３、スイッチ８４より構威
される。上記ＰＬＬ３は位相比較器１０，ループフィル
タ１１、ＶＣＸ○１２からなる。

第１６図は上記実施例の動作を示すタイミングチャート
であり、１４０は等化波形、１４１はゼロクロス．タイ
ミング、１４２は６　Ｍ　Ｈ　ｚのクロック、１４２，
１４３，１４４はそれぞれ位相の異なる２　Ｍ　Ｈ　ｚ
クロックａ，Ｉ：ｙ，ｃであり、どれもクロック１４２
の３倍分周で生成される。

１４６はクロック１４３による識別値、１４７はクロッ
ク１４３の場合のイネーブル信号、１４８はエラー信号
、１４９はノンエラー信号である。

また、１５０はクロック１４５による識別値、１５１は
イネーブル信号、１５２はエラー信号、１５３はノンエ
ラー信号、１５３，１５４，１５５はタイミングである
。

第１５図はパターン選択回路８およびその周辺回路の詳
細図である。分周器８３，スイッチ８４，識別器０２，
パターン選択回路８，アップダウンカウンタ９で構成さ
れている．識別器ｏ２は比較器９１、９２．９３および
ラッチ９４，９５．９６により構威される。またパター
ン選択回路８は、シフトレジスタ９７，９８．９９およ
びゲート２００〜２０８より構成されている。

等化器０９の出力波形１４０は、ゼロクロス検出器２に
入力され、ゼロクロスタイミング１４１が出力される。

この信号１４１は３種類のゼロクロスタイミング１５３
，１５４，１５５を持っている。ＰＬＬ３は，タイミン
グ１５３，１５４，および１５５に立下りが同期した６
ＭＨｚのクロック１４２を出力する。クロック１４２を
分局器８３で３倍分周することにより、互いに位相が異
なる２　Ｍ　Ｈ　ｚの３つのクロック１４３，１４４，
１４５が生成される．，最初に、スイッチ８４によりク
ロック１４３が選択されている場合を考える。

識別器ｏ２は、クロック１４３に同期してデータを識別
し（１４６）．シフトレジスタ９７，９８．９９へ送る
。ここで、次に示す４種類のパターン、すなわち「３、
　−３Ｊ　、「ｌ，−１」　、「−１、１」　　ｒ−３
、３」のいずれかが検出された場合、ゲート２０５の出
力がＨレベルになる。もし検出されない場合は、ゲート
２０４の出力がＨレベルになる。一方、ゲート２０６は
、クロック１４３の立下りと同時に立上るゼロクロスタ
イミング１４１のパルスを選び出し、イネーブル信号１
４７を出力する。イネーブル信号１４７がＨレベルで、
且つ、ゲー１−　２　０　５の出力がＨレベルの時は、
ゲート２０８はノンエラー信号１４９を出力し、アップ
ダウンカウンタ９の値が１だけ下がる。また、イネーブ
ル信号１４７がＨレベルで、且つゲート２０４の出力が
Ｈレベルの時は、ゲート２ｏ７はエラー信号１４８を出
力し、アップダウンカウンタ９の値を１だけ増える。こ
の操作は、クロック１４３の前後の識別値をモニタし、
正しいパターン製識別しているかどうかを確認する操作
に相当する。クロック１４３に従うと、エラー信号１４
８の方にパルスが出力され、アップダウンカウンタ９の
値は増加し、成る閾値を超えると、切換信号が出力され
、スイッチ８４が切り換えられる。クロック１４５が選
択されると、識別値１５０とイネーブル信号１５１が生
成され、エラー信号１５２およびノンエラー信号１５３
が出力される。ノンエラー信号１５３の方にパルスが出
るので、アップダウンヵウンタ９の値はｒＱＪに落ち着
き、スイッチ８４は安定する。この時、クロック１４５
の立上りが正しい識別点である。

次に、本発明の弁別回路の第６の実施例を説明する。本
実施例は４Ｍｂ　ｐ　ｓの２Ｂ１Ｑ符号に適用されるも
のである。本実施例では２　Ｍ　Ｈ　ｚのクロックを直
接抽出する。第１８図は本実施例の全体構或を示すブロ
ック図であり、等化器０９，ゼロクロス検出器２，弁別
回路０５，識別器０２より構成される。弁別回路０５は
ＤＰＬＬ２１０とパターン選択回路８より構或される。

また、ＤＰＬＬ２１０は、位相比較器２１２，アップダ
ウンカウンタ２１３，可変分周器２１４より構或される
。

第１９図は上記実施例の動作を表すタイミングチャート
であり，１４０は等化波形、１６０はゼロクロスタイミ
ング、１６１はクロック初期位相１６２はタイミング信
号、１６３はクロック１６１による識別値、１６４はゼ
ロクロスタイミング１６１の１タイムスロット遅延、１
６５はイネーブル信号、１６Ｇはエラー信号である。

第２０図１ｔ．．、上記第１８図におけるパターン選択
回路８、位相比較器２１２および周辺回路の詳細図であ
る。０２は識別器、２１３はアツブダウンカウンタ、２
１４は可変分周器である。識別器０２は比較器９１、９
２．９３およびラツチ９４．はシフトレジスタ９７．９
８．９９およびゲート２００〜２０３およびゲート２２
０により構威される。さらに位相比較器はフリップフロ
ップ２２１、シフトレジスタ２２２，ゲート２２３によ
り構成される。

等比器０９の出力波形１４０は、ゼロクロス検出器２に
入力され，これによりゼロクロスタイミング１６０が出
力される。２　Ｍ　Ｈ　ｚクロックの初期位相が１６１
であったと仮定すると、位相比較器２１２はゼロクロス
タイミング１６０と夕ロック１６１を比較し、タイミン
グ信号１６２を出力する。この処理はフリップフロツブ
２２１により行われ、タイミング信号１６２のパルス数
だけ、アップダウンカウンタ２１３の値が増加する。ア
ップダウンカウンＪ）２１３の１直が成る閾ｊ直を上回
ると、ＵＰ信号が出力され，可変分周器２土４の分局比
を１つ上げる。例えば、最初に分周比が１　２　８　Ｍ
　Ｈ　ｚ　／　２　Ｍ　Ｈ　ｚ　＝　６　４の状態でＵ
Ｐ｛ｆｉ号を受信すると、分周比は６５に上がり，クロ
ック周波数が下がって収束方向へ向かう。しかしながら
、この時タイミングイａ号１６２は、３種類のゼロクロ
ス位相１６７，１６８，１６９を含んでいる。クロック
を同期させたいタイミング位相は１６７のみであるから
、本実施例では、例えば以下の処理により余分なパルス
を除去する。

クロック１６１に同期して識別器０２が識別値１６３を
出力する。さらに、パターン選択回路８が、以下に示す
４種類のパターン、即ち「３，−３Ｊ　、「ｌ，−．Ｌ
Ｊ　　ｒ−１、１」　、「−３．３」以外のパターンを
検出したとき、イネーブル信号１６５を出力する。一方
、シフトレジスタ２２２は、ゼロクロスタイミング１６
０を１タイムスロット、即ち５５０ｎｓ遅延させ信号１
６４を出力する。信号１６４とイネーブル信号１６５の
論理和がエラー信号１６６であり、ゲート２２３より出
力される。エラー信号１６６のパルス数は、誤って計数
されたパルス数を表し、この数だけアツブダウンカウン
タ２１３の値が小さくなる。本実施例では、タイミング
信号１６２のパルス数は６個であり、またエラー信号１
６６のパルス数は３個であって、両者の差は３個である
。これは、所望のタイミング位相１６７に同期したパル
スの数３個と一敗する。この作用により、アップダウン
カウンタ２１３では所望のタイミング位相１６７に同期
したパルスの個数を計数することになる。

従ってＤＰＬＬ２１０は、タイミング位相１６７に同期
した２　Ｍ　Ｈ　ｚのクロックを出力して安定する。こ
の実施例は、ゼロクロス検出後ある程度時間がたたない
と、そのゼロクロス点が正しいかどうかわからない時し
こ特に有効である。

〔発明の効果〕

以上の説明から明らかな如く、本発明によれば、全ての
多値符号に適用でき、数メガビット・パー・セカンド以
上の高速伝送に適用でき，かつ実現回路のＬＳＩ化に適
したタイミング抽出方式を提供できる。

【図面の簡単な説明】

第１図は本発明の１実施例を示すシステム構戊図、また
第２図は別の実施例を示すシステム構戊図、第３図は本
発明を適用した伝送回路ＬＳＩの一実施例を示すブロッ
ク図、第４図は本発明を適用した通信システムの１実施
例を示すブロック図、第５図は本発明の弁別回路の第１
の実施例を示すブロック図、第６図は第５図回路の動作
を説明するためのタイミングチャート、第７図は第５図
の主要部分の詳細を示す回路図、第８図は本発明の弁別
回路の第２の実施例を示すブロック図、第９図は第８図
の実施例の一変形例、第１０図は本発明の弁別回路の第
３の実施例を示すブロック図、第１１図は第１０図回路
の動作を説明するための信号タイミングチャート、第１
２図は第１０図回路の主要部分の詳細を示す回路図、第
１３図は本発明の弁別回路の第４の実施例を示すブロッ
ク図、第１４図は第１３図回路の動作を説明するための
信号タイミングチャー１・、第１５図は本発明の弁別回
路の第５の実施例を示すブロック図、第１６図は第１５
図回路の動作を説明するための信号タイミングチャーＩ
・、第１７図は第１５図回路の主要部分の詳細を示す回
路図、第１８図は本発明の弁別回路の第６の実施例を示
すブロック図、第１９図は第１８図回路の動作を説明す
るための信号タイミングチャート、第２０図は第１８図
回路の主要部分の詳細を示す回路図、第２１図は第１図
の実施例の１変形例、第２２図は本発明の原理を説明す
るタイミングチャート、第２３図は第２図の実施例での
弁別回路の一実施例を示す図、第２４図は第２図の実施
例での弁別回路の別の実施例を示す図、第２５図は第喜
８図の実施例の別の変形例である。 ０１・・・タイング抽出部、０２・・・識別器、０３し
きい値発生回路．０４・・・交叉タイミング検出部、０
５・・・弁別回路、０６・・・クロック生戊回路、０９
・・・等化器、０１０・・・復号器、０１１・・・デス
クランプラ、０１２・・・受信回路、０１４・・・符号
化器、０１５・・・スクランブラ、０１６・・送信回路
，０１７・・・伝送回路ＬＳＩ．０１９・・・電話線、
０２１・・・通信インタフェース、０２３・・端末、０
２７・・・交換機。 第７Ｂ 第　３湊 第２図 第４口 ク／７ ″ρ２７ 第ダ回 第 ８ り 第 ９ 図 （アペ一ノシエラー〃奮う 第乙■ 第 ７０播 琴／２口 ｒノノ２ 第 ／ｌ 口 第 ／４ 截 （江）ス方一フ）し有Ｆ５ 〜／．７７ ｉｆｆ）９Ａ２＞，ｌ）”一一・、　′ミ２，，（角は
二刀フロノク 鴬／３西 羊／タの ＱＯエラーイ盲号 第 ！乙 回 第／デ９２ 第７８目 第 ｚ７記 一／３ 巳一一一−−一一 一〇一一一一声一一一一一一一園一一一一」第２３漆 革２４口 巨−−−−−ラ：９ 第２Ｓ口

Claims (1)

1. 【特許請求の範囲】 １、多値信号よりタイミングを抽出する方式において、
   上記多値信号と所定のしきい値との交叉タイミングを検
   出する手段と、上記多値信号を用いて上記交叉タイミン
   グより上記多値信号の識別点に一致した交叉タイミング
   のみを弁別する手段と、上記識別点に一致した交叉タイ
   ミングに同期してボーレートのクロックを出力するＰＬ
   Ｌと、上記ボーレートのクロックにより上記多値信号か
   らデータを識別する識別器を備えたことを特徴とするタ
   イミング抽出方式。 ２、多値信号よりタイミングを抽出する方式において、
   上記多値信号と所定のしきい値との交叉タイミングを検
   出する手段と、上記すべての交叉タイミングに同期して
   ボーレートの整数倍のクロックを出力するＰＬＬと、上
   記ボーレートの整数倍のクロックを分周して互いに位相
   の異なるボーレートクロックを生成する手段と、上記多
   値信号を用いて上記多値信号の識別点に同期したボーレ
   ートクロックを弁別する手段と、上記ボーレートクロッ
   クにより上記多値信号からデータを識別する識別器を備
   えたことを特徴とするタイミング抽出方式。 ３、請求項第２項記載のタイミング抽出方式において、
   上記識別器の出力を用いて上記ボーレートクロックの弁
   別を行うことを特徴とするタイミング抽出方式。 ４、請求項第１項ないし第３項記載のタイミング抽出方
   式において、前記閾値との交叉タイミングはゼロクロス
   タイミングであることを特徴とするタイミング抽出方式
   。 ５、請求項第１項ないしは第４項記載のタイミング抽出
   方式において、隣接する正しい識別タイミングの中点に
   位置するゼロクロスタイミングを検出することを特徴と
   するタイミング抽出方式。 ６、請求項第１項ないし第５項記載のタイミング抽出方
   式において、Ｎ値符号を適用した際に生ずるＮ−１種の
   ゼロクロスタイミングにボーレートのＮ−１倍の周波数
   を持つクロックを同期出力し、該クロックを分周するこ
   とにより上記ボーレートに等しく、且つ位相が互いに異
   なるＮ−１個のボーレートクロックを生成し、該ボーレ
   ートクロックを順番に切換えてデータの識別を行い、デ
   ータの識別誤りが検出されなければ上記ボートクロック
   の切換えをやめるようにしたことを特徴とするタイミン
   グ抽出方式。 ７、請求項第６項記載のタイミング抽出方式において、
   ゼロクロスタイミングの前後１点ずつの識別点を監視し
   、２点の識別値の符号が反対で、絶対値が等しい特定パ
   ターン以外のデータを検出した時は誤りと判定すること
   を特徴とするタイミング抽出方式。 ８、請求項第７項記載のタイミング抽出方式において、
   パーシャルレスポンスクラス４符号を適用し、前記特定
   パターンを「１、−１」および「−１、１」としたこと
   を特徴とするタイミング抽出方式。 ９、請求項第６項記載のタイミング抽出方式において、
   パーシャルレスポンスクラス４符号を適用し、符号側バ
   イオレーションを検出すると誤りと判定するようにした
   ことを特徴とするタイミング抽出方式。 １０、請求項第７項記載のタイミング抽出方式において
   、２Ｂ１Ｑ符号を適用し、前記特定パターンを「３、−
   ３」、「１、−１」、「−１、１」および「−３、３」
   としたことを特徴とするタイミング抽出方式。 １１、請求項第６項記載のタイミング抽出方式において
   、フレーム同期パターンを監視し、特定パターンと異な
   るパターンを検出したら誤りと判定することを特徴とす
   るタイミング抽出方式。 １２、請求項第１１項記載のタイミング抽出方式におい
   て、前記特定パターンとして、同じ値が２連続しないパ
   ターンを適用することを特徴とするタイミング抽出方式
   。 １３、請求項第１１項記載のタイミング抽出方式におい
   て、パーシャルレスポンスクラス４符号を適用し、前記
   特定パターンとして、「１、−１」または「−１、１」
   を含むことを特徴とするタイミング抽出方式。 １４、請求項第６項記載のタイミング抽出方式において
   、特定のトレーニングパターンを用い、上記特定パター
   ンと異なるパターンを受信したら誤りと判定することを
   特徴とするタイミング抽出方式。 １５、請求項第１項ないし第５項記載のタイミング抽出
   方式において、ゼロクロスタイミング直前の２つの識別
   値を監視し、特定のパターンが得られるゼロクロスタイ
   ミング情報のみを取り出すことを特徴とするタイミング
   抽出方式。 １６、請求項第１５項記載のタイミング抽出方式におい
   て、パーシャルレスポンスクラス４符号を適用し、前記
   特定パターンを「１、１」、「０、１」、「０、−１」
   および「−１、−１」としたことを特徴とするタイミン
   グ抽出方式。 １７、請求項第１項ないし第５項記載のタイミング抽出
   方式において、前記多値信号の微分波形の電圧を監視し
   、該電圧が所定の閾値を越えた時のゼロクロスタイミン
   グ情報のみを取り出すことを特徴とするタイミング渉抽
   出方式。 １８、請求項第１項ないし第５項記載のタイミング抽出
   方式を用いたタイミング抽出回路において、ＰＬＬを有
   し、該ＰＬＬ中のループフィルタによりゼロクロスタイ
   ミング情報の全てとＰＬＬ出力のクロックとの位相差パ
   ルスの数を加算し、その後第７項または第９項記載の手
   段により誤りと判定された該位相差パルスの数を減算す
   るようにしたことを特徴とするタイミング抽出回路。 １９、信号フレームに第１２項または第１３項記載のパ
   ターンを周期的に含むことを特徴とする信号伝送方式。 ２０、第１項〜第１８項記載のいずれかのタイミング抽
   出方式を用い、送信データをスクランブルして送信する
   ことを特徴とする信号伝送方式。 ２１、交換機と端末を電話線で結び、数メガビット・パ
   ー・セカンド以上の高速ディジタル伝送を行う通信シス
   テムで、第１項〜第１８項記載のいずれかのタイミング
   抽出方式を用いたことを特徴とする通信システム。 ２２、データ端末と電話線との間に接続され、信号伝送
   および通信プロトコル処理を行う通信インターフェース
   装置において、第１項〜第１８項記載のいずれかのタイ
   ミング抽出方式を用いたことを特徴とする通信インター
   フェース装置。 ２３、電話線を伝送媒体として数メガビット・パー・セ
   カンド以上の高速ディジタル伝送を行う回路であり、等
   化器、識別器、タイミング抽出回路、復号器、デスクラ
   ンブラから成り、タイミング抽出回路は第１項〜第１８
   項のいずれかに記載のタイミング抽出方式を用いた回路
   である受信回路。 ２４、第２３項記載の受信回路において、等化器、識別
   器、タイミング抽出回路、復号器、デスクランブラが同
   一の半導体基板上に形成されたことを特徴とする受信回
   路。 ２５、第２３項において、スクランブラ、符号化器、送
   信フィルタから成る送信回路と、等化器、識別器、タイ
   ミング抽出回路、復号器、デスクランブラから成る受信
   回路とから成る伝送回路において、タイミング抽出回路
   は第１項〜第１８項のいずれかに記載のタイミング抽出
   方式を用いた回路である伝送回路。 ２６、第２５項において、上記受信回路と送信回路が同
   一半導体基板上に形成されたことを特徴とする伝送回路
   。 ２７、第２３項〜第２６項のいずれかに記載の回路にお
   いて、上記識別器の出力が上記タイミング抽出回路に入
   力されることを特徴とする回路。