CN112737570B - 一种基于软件锁相环的pam4信号时钟数据恢复方法 - Google Patents
一种基于软件锁相环的pam4信号时钟数据恢复方法 Download PDFInfo
- Publication number
- CN112737570B CN112737570B CN202011468743.3A CN202011468743A CN112737570B CN 112737570 B CN112737570 B CN 112737570B CN 202011468743 A CN202011468743 A CN 202011468743A CN 112737570 B CN112737570 B CN 112737570B
- Authority
- CN
- China
- Prior art keywords
- mid
- data
- pam4 signal
- clock
- transition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
Abstract
本发明涉及一种基于软件锁相环的PAM4信号时钟数据恢复方法,步骤:(1)对输入数据进行统计,统计直方图的四个峰值位置即为PAM4信号的四个电平;(2)以步骤(1)得到的四个电平判决阈,对每个数据点进行电平判断,得到数据边沿位置;(3)相邻边沿位置之差为脉冲宽度,对脉冲宽度进行统计,得到传输速率;(4)以传输速率为基准,在每个脉冲内生成同步时钟;(5)把同步时钟输入软件PLL,输出参考时钟,用参考时钟做出的眼图滤除了低频抖动。本发明接收PAM4信号,并将同步时钟输出到软件PLL,从数据中提取出同步时钟,获得更好的抖动测量性能。
Description
技术领域
本发明涉及一种基于软件锁相环的PAM4信号时钟数据恢复方法,属于时钟数据恢复(Clock Data Recovery,CDR)领域。
背景技术
高速串行通信已经成为高速互连技术的主流,例如由发送端,信道和接收端组成的 SerDes电路。当今大多数高速串行通信系统使用的是不归零码(Not Return to Zero,NRZ),然而PAM4(4Pulse Amplitude Modulation)信号每个符号可以传输2bit信息,要实现同样的信号传输能力,PAM4信号的速率只需达到NRZ信号的一半即可,信道对其造成的损耗大大减小。因此PAM4信号在高速串行通信中具有广阔的应用前景。
时间抖动测量是评估高速串行通信系统性能的重要手段。为了执行这种类型的测量,使用了不同的信号分析方法,例如时钟数据恢复(CDR)技术。CDR是接收端的关键模块,它可以消除不必要的抖动,提取时钟信号并对接收到的数据重新采样。通常,CDR 系统包含一个锁相环(PLL),它由鉴相器,环路滤波器和压控振荡器组成。但是,大多数CDR技术都是基于电路设计,并且很少有基于软件设计的CDR技术,尤其是针对PAM4 码型。尽管CDR电路被广泛使用,但它无法提取PAM4码型的所有信号边沿,这会导致一些抖动信息的丢失,从而影响抖动测量。同时,CDR电路的PLL由于其鉴相器的非线性在实际应用中受到限制。
L.Shuang,Y.Peng,T.Feng and D.Yue,"Research and implementation ofclock recovery method based on software PLL,"2017 13th IEEE InternationalConference on Electronic Measurement&Instruments(ICEMI),Yangzhou,2017,pp.366-370,doi: 10.1109/ICEMI.2017.8265819.这篇文章针对NRZ码型恢复时钟数据,NRZ码型每个符号可以传递1bit的信息,本发明针对PAM4码型,它每个符号可以传递2bit的信息。因此当每秒发送固定数量的比特时,PAM4信号的波特率低于NRZ信号,这样可以减少信号在信道的衰减。
发明内容
本发明技术解决问题:克服现有技术的不足,提供一种基于软件锁相环的PAM4信号时钟数据恢复方法,接收PAM4信号,并将同步时钟输出到软件PLL,从数据中提取出同步时钟,获得更好的抖动测量性能。
本发明技术解决方案:一种基于软件锁相环的PAM4信号时钟数据恢复方法,包括以下步骤:
(1)对输入数据进行统计,统计直方图的四个峰值位置即为PAM4信号的四个电平,提取出四个电平判决阈;
(2)以步骤(1)得到的四个电平判决阈,对每个数据点进行电平判断,得到Minortransition,Intermediate transition,Major transition三种数据边沿位置;所述Minor Transition:数据只经过Mid_H或Mid或Mid_L;Intermediate Transition:数据经过Mid_H、Mid或Mid、Mid_L;所述Major Transition:数据经过Mid_H、Mid 和Mid_L;
(3)相邻边沿位置之差为脉冲宽度,对脉冲宽度进行计算,得到传输速率;
(4)以传输速率为基准,在每个脉冲内生成数据同步时钟;
(5)把数据同步时钟输入软件PLL,恢复出参考时钟。
所述步骤(2)中,具体实现如下:
(21)如图3,对PAM4信号进行判断,若PAM4信号在一个单位宽度UI内只经过 Mid_H或Mid或Mid_L,则此时的边沿即为Minor Transition;
(22)若PAM4信号在一个UI内只经过Mid_H、Mid或Mid、Mid_L,则此时的边沿为Intermediate Transition;
(23)若PAM4信号在一个UI内同时经过Mid_H、Mid、Mid_L,则此时的边沿为 MajorTransition;
(24)对检测到的三种数据边沿进行sinc函数插值,得到准确的边沿位置。
所述步骤(5)具体实现如下:
(51)PAM4信号的数据同步时钟的相位输入鉴相器,鉴相器鉴别两路输入信号的相位差,并且将结果以电压的形式输出;
(52)环路滤波器对鉴相器的结果进行进一步的过滤,从而优化环路性能;
(53)压控振荡器接收环路滤波器的输出,同时输出特定频率的波形,瞬时输出频率与其输入的电压成线性关系;
(54)压控振荡器的输出即为参考时钟,用来分析抖动和绘制眼图滤除低频抖动,所述低频指的是在PLL带宽以下的频率。
本发明与现有技术相比的优点在于:
(1)现有软件PLL时钟恢复方法只针对NRZ信号,本发明提出一种针对PAM4 信号的时钟恢复方法。在相同速率的情况下,PAM4信号携带的信息是NRZ信号的两倍, PAM4信号具有更广阔的应用前景。
(2)本发明的PLL是一种理想PLL,直接把相位当作输入数据,锁定误差远小于传统的硬件PLL。
(3)传统的硬件算法不能提取PAM信号的Intermediate transition,本发明可以提取PAM4信号的三种边沿,尤其是Intermediate transition,这样可以减少时间抖动信息的丢失,有利于提高时钟恢复的精确度。
(4)本发明一种基于Software PLL的PAM4信号时钟恢复方法,从PAM4数据信号中恢复出参考时钟,用于后续的时间抖动分析测量、眼图浴盆曲线计算等,对评价高速串行通信系统性能的具有重要意义。
附图说明
图1为本发明方法的实现流程图;
图2为PAM4信号统计直方图;
图3为PAM4信号的三种边沿;
图4为PAM4信号边沿提取示意图;
图5为PAM4的intermediate transition;
图6为时域的PAM4信号;
图7为脉冲宽度的统计直方图;
图8为同步时钟的产生;
图9为PLL的基本结构;
图10为带有PJ的PAM4信号眼图,(a)经过PLL前;(b)经过PLL后。
具体实施方式
下面结合附图及实施例对本发明进行详细说明。
如图1所示,本发明方法的流程,主要分为5个步骤:1.提取判决阈;2.提取数据边沿;3.计算传输速率;4.生成数据同步时钟;5.软件PLL恢复出参考时钟。下面分别阐述各部分的具体过程。
提取判决阈。对输入数据的电压信号做出统计直方图,一般来说,PAM4信号会有四个峰,如图2,每个峰分别对应一个电平,三个判决阈的计算公式如(1):
H2、H1、L1、L2分别为PAM4信号的四个电平,Mid_H、Mid、Mid_L分别为PAM4 信号的三个判决阈。
提取数据边沿。如图3A,PAM4信号有三种边沿,分别是Minor transition,Intermediate transition,Major transition。如果使用传统的过零点CDR技术来恢复PAM4数据的时钟,图3中A(a)所示的阈值过零点分布将不均匀,这是因为 Intermediatetransition电平变化时会产生多个过零点,而过零点集中2个分离的时间点附件,在这种情况下最终锁定的时钟相位将分布于多个时间点,相当于在上述区间内随机游走造成时域抖动。为了解决上述问题,传统的CDR技术只选择其中具有最大发生几率的信号边沿作为时钟和数据同步的判据,即只选择Minor transition和 Major transition作为有效的信号边沿。
忽略Intermediate transition会导致丢失1/3的抖动信息。图5展示了由Intermediate transition引起的抖动。传统的边沿提取方法将Intermediate transition越过Mid的时刻视为过阈值时刻,从而带来了额外的抖动J1和J2。本发明将H1和H2作为Intermediate transition的过阈值时刻,如图3中的B(c)所示,该方法可以提取Intermediate transition的准确过阈值的时刻,从而在避免抖动信息的丢失的同时也不会引入额外抖动。
在实际中数据是使用ADC采集的,因此检测的数据边沿采样点可以不是准确的过阈值时刻。如图6所示,A和C为实际采样点,而B为准确的过阈值点,计算准确的边沿时刻可以使用sinc函数插值(式(2)),根据A和C点的位置插值得到B点的位置。
x为采样点的位置。
如图4,下面介绍提取Major Transition、Minor Transition、IntermediateTransition这三种边沿的步骤:
红点H-I-J所在的边沿是一个Major Transition。
(1)检测到H点后,若H点后UI/2的数据内经过了J点,可认为H点有效。
(2)在H和J之间使用sinc函数插值,得到经过Mid的准确时刻。
红点C、F、G所在的边沿都是Minor Transition。
(1)检测到C点后,如果C前后UI/2的数据均大于Mid,则认为C点有效。
(2)检测到F点后,如果F前后UI/2的数据均大于Mid_L且小于Mid_H,则认为F点有效。
(3)检测到G点后,如果G前后UI/2的数据均小于Mid,则认为G点有效。
(4)之后在有效检测点附件使用sinc函数插值得到过阈值准确时刻。
红点A-B和D-E所在的边沿是两种Intermediate Transition。
(1)在检测到有数据经过L1以后,如果前后UI/2的数据都小于Mid_H,并且在 UI/2内经过Mid_L,则认为A-B有效。
(2)在检测到有数据经过H1以后,如果前后UI/2的数据都大于Mid_L,并且在 UI/2内经过Mid_H,则认为D-E有效。
(3)之后在H1和L1附近适用sinc函数插值得到过阈值的准确时刻。
计算传输速率。得到数据的边沿时刻之后,相邻的边沿时刻相减,可以得到脉冲宽度,对脉冲宽度进行统计,做出统计分布直方图,如图7所示。直方图中第一个峰的位置即为一个UI(Unit Interval)宽度T,后面每个峰的位置都为T的整数倍,因此T 可以由(3)式计算得到。信号的传输速率即为该宽度的倒数1/T。
生成数据同步时钟。如图8所示,e1,e2,e3,e4为之前计算得到的信号跳变边沿,两个相邻的边沿被T分割,分割的数目由式(4)计算得到:
其中,round表示四舍五入,Pulsewidth表示相邻边沿之间的脉冲宽度。接下来,分割得到的正弦波的周期由式(5)计算得到:
这样,数据的同步时钟就产生了,接下来是利用这个同步时钟来恢复出参考时钟。
软件PLL恢复出参考时钟。图9是PLL的基本结构,它主要由鉴相器、环路滤波器和压控振荡器组成。传统的硬件PLL用正弦函数去近似线性函数,这种方法线性范围很小,但是本发明设计的鉴相器能够解决上述的非线性问题。PLL的输入信号的相位在生成数据同步时钟的过程中可以直接计算得到,而输出信号的相位在压控振荡器中已经计算得出,所以鉴相器只需做一个减法就可以得到输入相位和输出相位之间的插值,避免引入非线性误差。
把数据同步时钟输入软件锁相环,经过鉴相器,环路滤波器,压控振荡器后,输出参考时钟。这个PLL的频率响应是一个低通滤波器,当串行数据信号的抖动变化频率较低时,即从直流到PLL的截止频率,PLL能够及时追踪到数据跳变沿(即锁住相位),输出的时钟与输入数据同相(相位差为固定常数),这样抖动为零。所以,PLL恢复出的参考时钟能够滤除截止频率以下的抖动。
实施方式举例
产生一组QPRBS13信号用于模拟PAM4信号,该信号速率为20GBaud/s,采样率为100GS/s,存储深度为1M UI。在数据中注入周期性抖动PJ,PJ的频率为5MHz,峰峰值为0.2UI。该信号的眼图如图10(a)。
计算得到的判决阈为:H1=0.4852V,H2=1.4436V,L1=-0.4891V,L2=-1.4506V,Mid_H=0.9644V,Mid=-0.0019V,Mid_L=-0.9698V。
提取的边沿数目为:Minor transitions 374915个,Intermediate transition251012个,Major transition 124274个,转换密度TD为:
总的转换密度接近理论值的75%,实际上这个误差由QPRBS13和真实的PAM4码型之间的误差造成。
将PLL的带宽设置为10MHz,经过PLL的眼图为图10中的(b)。
从图10中的(a)和(b)的对比看出,周期性抖动已经被完全滤除,表明本发明一种基于软件锁相环的PAM4信号时钟数据恢复方法的正确性。
以上虽然描述了本发明的具体实施方法,但是本领域的技术人员应当理解,这些仅是举例说明,在不背离本发明原理和实现的前提下,可以对这些实施方案做出多种变更或修改,因此,本发明的保护范围由所附权利要求书限定。
Claims (2)
1.一种基于软件锁相环的 PAM4 信号时钟数据恢复方法,其特征在于,包括以下步骤:
(1)对输入数据进行统计,统计直方图的四个峰值位置即为PAM4信号的四个电平,提取出四个电平判决阈;
(2)以步骤(1)得到的四个电平判决阈,对每个数据点进行电平判断,得到 Minortransition, Intermediate transition, Major transition 三种数据边沿位置;所述Minor Transition:数据只经过 Mid_H 或 Mid 或 Mid_L;Intermediate Transition:数据经过 Mid_H和Mid、或 Mid和Mid_L;所述Major Transition:数据经过 Mid_H、Mid和Mid_L;
(3)相邻边沿位置之差为脉冲宽度,对脉冲宽度进行计算,得到传输速率;
(4)以传输速率为基准,在每个脉冲内生成数据同步时钟;
(5)把数据同步时钟输入软件PLL,恢复出参考时钟;
所述步骤(2)具体实现如下:
(21)对PAM4信号进行判断,若PAM4信号在一个 单位宽度UI内只经过 Mid_H 或 Mid或 Mid_L,则此时的边沿即为 Minor Transition;
(22)若PAM4信号在一个 UI内只经过 Mid_H和Mid 、或 Mid和Mid_L,则此时的边沿为Intermediate Transition;
(23)若PAM4信号在一个 UI内同时经过 Mid_H、Mid、Mid_L,则此时的边沿为 MajorTransition;
(24)对检测到的三种数据边沿进行 sinc 函数插值,得到准确的边沿位置。
2.根据权利要求1所述的基于软件锁相环的 PAM4 信号时钟数据恢复方法,其特征在于:所述步骤(5)具体实现如下:
(51)PAM4信号的数据同步时钟的相位输入鉴相器,鉴相器鉴别两路输入信号的相位差,并且将结果以电压的形式输出;
(52)环路滤波器对鉴相器的结果进行进一步的过滤,从而优化环路性能;
(53)压控振荡器接收环路滤波器的输出,同时输出特定频率的波形,瞬时输出频率与其输入的电压成线性关系;
(54)压控振荡器的输出即为参考时钟,用来分析抖动和绘制眼图滤除低频抖动,所述低频指的是在PLL带宽以下的频率。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011468743.3A CN112737570B (zh) | 2020-12-15 | 2020-12-15 | 一种基于软件锁相环的pam4信号时钟数据恢复方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011468743.3A CN112737570B (zh) | 2020-12-15 | 2020-12-15 | 一种基于软件锁相环的pam4信号时钟数据恢复方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112737570A CN112737570A (zh) | 2021-04-30 |
CN112737570B true CN112737570B (zh) | 2022-10-28 |
Family
ID=75600001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011468743.3A Active CN112737570B (zh) | 2020-12-15 | 2020-12-15 | 一种基于软件锁相环的pam4信号时钟数据恢复方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112737570B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113886300B (zh) * | 2021-09-23 | 2024-05-03 | 珠海一微半导体股份有限公司 | 一种总线接口的时钟数据自适应恢复系统及芯片 |
CN113595949B (zh) * | 2021-09-30 | 2021-12-21 | 苏州浪潮智能科技有限公司 | 自适应pam4判决反馈均衡电路 |
CN115964906B (zh) * | 2023-03-17 | 2023-06-02 | 巨霖科技(上海)有限公司 | 基于多边沿响应的pam3差分端口统计眼图仿真方法和装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005086789A (ja) * | 2003-09-11 | 2005-03-31 | Ricoh Co Ltd | クロックデータリカバリ回路 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3327256B2 (ja) * | 1999-06-17 | 2002-09-24 | 日本電気株式会社 | クロックリカバリ回路及び位相比較方法 |
KR100547831B1 (ko) * | 2003-06-18 | 2006-01-31 | 삼성전자주식회사 | 가변 데이터 전송률에 대응이 가능한 클럭 및 데이터 복원장치 |
KR101301698B1 (ko) * | 2006-08-24 | 2013-08-30 | 고려대학교 산학협력단 | 선형 위상검출기 및 그것을 포함하는 클럭 데이터 복원회로 |
US7986190B1 (en) * | 2009-10-30 | 2011-07-26 | Pmc-Sierra, Inc. | Jitter attenuation with a fractional-N clock synthesizer |
CN102684653B (zh) * | 2012-05-29 | 2015-07-01 | 中国电子科技集团公司第五十四研究所 | 一种数字同步脉冲无线低抖动传输方法 |
US9413524B1 (en) * | 2015-10-20 | 2016-08-09 | Xilinx, Inc. | Dynamic gain clock data recovery in a receiver |
CN105703767B (zh) * | 2016-01-13 | 2018-10-12 | 中国科学技术大学先进技术研究院 | 一种高能效低抖动的单环路时钟数据恢复电路 |
US10142089B2 (en) * | 2017-03-22 | 2018-11-27 | Oracle International Corporation | Baud-rate clock data recovery with improved tracking performance |
WO2019003493A1 (ja) * | 2017-06-29 | 2019-01-03 | パナソニックIpマネジメント株式会社 | クロックリカバリシステム |
CN110417536B (zh) * | 2018-04-27 | 2021-12-31 | 华为技术有限公司 | 相位检测方法及相位检测电路 |
EP3657728A1 (en) * | 2018-11-22 | 2020-05-27 | Rohde & Schwarz GmbH & Co. KG | Method, clock recovery module as well as computer program for recovering a clock signal from a data signal |
CN109787615B (zh) * | 2018-12-29 | 2023-04-14 | 光梓信息科技(上海)有限公司 | 鉴频器、pam4时钟数据频率锁定方法、恢复方法及电路 |
JP2020145619A (ja) * | 2019-03-07 | 2020-09-10 | キオクシア株式会社 | 受信装置および方法 |
CN111541447B (zh) * | 2020-05-26 | 2023-06-30 | 中国人民解放军国防科技大学 | Pam4接收机用时钟数据恢复电路及pam4接收机 |
-
2020
- 2020-12-15 CN CN202011468743.3A patent/CN112737570B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005086789A (ja) * | 2003-09-11 | 2005-03-31 | Ricoh Co Ltd | クロックデータリカバリ回路 |
Also Published As
Publication number | Publication date |
---|---|
CN112737570A (zh) | 2021-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112737570B (zh) | 一种基于软件锁相环的pam4信号时钟数据恢复方法 | |
US6832172B2 (en) | Apparatus and method for spectrum analysis-based serial data jitter measurement | |
US5329559A (en) | Phase detector for very high frequency clock and data recovery circuits | |
US8837656B2 (en) | Phase detection method and circuit | |
CN111541447B (zh) | Pam4接收机用时钟数据恢复电路及pam4接收机 | |
CN108512791B (zh) | 基于定时频偏补偿的星载ais解调方法 | |
US20120269304A1 (en) | Symbol Clock Recovery Circuit | |
CN102624662B (zh) | 一种适用于dmr数字集群通信系统的非相干检测方法 | |
JPH07115411A (ja) | 集積回路 | |
CN102611447B (zh) | 一种基于fpga的加噪信号同步时钟提取装置 | |
CN113992319B (zh) | 接收机用CDR电路、Duo-Binary PAM4接收机及传输系统 | |
US6643346B1 (en) | Frequency detection circuit for clock recovery | |
CN103532894A (zh) | Tcm-8psk基带信号解调方法 | |
US7961831B2 (en) | Measuring a horizontal eye opening during system operation | |
Dou et al. | Jitter decomposition in high-speed communication systems | |
US20040146131A1 (en) | Phase detector | |
CN106169949B (zh) | 一种基带信号位同步时钟宽频自适应提取装置及方法 | |
US4694257A (en) | Phase-coherent demodulation clock and data recovery | |
Wu et al. | A software PAM4 clock data recovery algorithm for high‐speed serial communication | |
CN109787653B (zh) | 一种定时误差鉴别器的简单自适应改进方法 | |
CN102946371A (zh) | 一种新型gfsk前导字检测和快速定时同步方法 | |
US8666006B1 (en) | Systems and methods for high speed data recovery with free running sampling clock | |
Li et al. | A Novel High-Gain PAM4 Baud-Rate Phase Detector for ADC-Based CDR | |
CN1159886C (zh) | 高斯滤波最小频移键控解调电路中位同步方法及位同步器 | |
US20220271911A1 (en) | Clock and data recovery processor, measurement device and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |