CN1159886C - 高斯滤波最小频移键控解调电路中位同步方法及位同步器 - Google Patents
高斯滤波最小频移键控解调电路中位同步方法及位同步器 Download PDFInfo
- Publication number
- CN1159886C CN1159886C CNB021378835A CN02137883A CN1159886C CN 1159886 C CN1159886 C CN 1159886C CN B021378835 A CNB021378835 A CN B021378835A CN 02137883 A CN02137883 A CN 02137883A CN 1159886 C CN1159886 C CN 1159886C
- Authority
- CN
- China
- Prior art keywords
- bit
- register
- sampling
- selector
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
高斯滤波最小频移键控解调电路中位同步方法及位同步器是一种高斯滤波最小频移键控解调电路中位同步器的实现方案，其同步的方法为对输入信号进行等间隔采样，交越电平值为Vmean，有Nstd＝f1/f2，同时Nref记录调整后当前比特所需要采样的次数，用一个计数器N记录一个比特内完成的采样次数，每次采样结束计数器N加1，当一个比特结束时计数器N清零，开始下一个比特的采样计数；每次采样结束时先比较N与Nref的大小，如果N≥Nref则当前比特结束，否则比较Vsamp和Vmean，如果Vsamp＝Vmean则比较N与Nstd/2的大小，如果N≥Nstd/2则调整当前比特需要完成的采样次数为Nref＝Nstd-1，否则调整当前比特需要完成的采样次数为Nref＝Nstd+1。
Description
技术领域：
本发明涉及的是一种GMSK(高斯滤波最小频移键控)解调电路中位同步器的实现方案，用于实现GMSK解调电路中输出数据信号与输入的GAUSS模拟信号的位同步。
背景技术：
GMSK调制方式是无线通信中广泛使用的数字调制方式之一，它的特点是数字信号在送交给频率调制器之前先通过一个GAUSS滤波器进行GAUSS调制预滤波，并得到GAUSS波形，再把GAUSS波形送交给频率调制器，在解调过程中，从空中接收下来的射频信号经过调频解调得到GAUSS波形后，再把GAUSS波形进行GMSK解调，实现GAUSS波形到数字波形的转换，在GMSK解调中，输入的GAUSS波形必须与输出的数字信号保持同步，位同步器的作用就是实现输入与输出信号的位同步。在完全同步的情况下，输入信号与输出信号在位的交界处(以下称为过零点)完全对齐，实际上由于GAUSS波形存在相位失真，即从波形上看去，有的位宽有的位窄当这种相位误差累计多了以后便会带来位的失步，造成后面位判决时的错误，有一种方法就是调整数字波形的输出，当检测到这种相位失真时，调整输出波形，使得经过一定的时间后输出能跟上输入信号，保持位同步关系。
位同步器的实现可以分为模拟电路实现方式和数字电路实现方式，在模拟电路实现方式中，常常使用锁相环(Phase Locked Loop简称PLL)电路结构来实现位同步器的功能，锁相环电路结构复杂，设计困难，各项参数难以保证。数字同步器比如有采用数字波形存储方式来实现位同步，通过不断比较输入信号的采样值与存储信号相比较，当输入的信号与存储的信号达到一致时，即用存储的信号作为输出。这种方式的特点是只能实现确定性信号的同步，如固定周期的周期性信号，使用局限性大，无法实现GMSK解调中周期不固定、波形不单一且失真严重的GAUSS信号的位同步。
发明内容：
(1)发明目的
本发明的目的是提供一种结构简单、能实现不规则信号的位同步，解决高斯滤波最小频移键控解调电路中位同步问题的解调电路中位同步方法及位同步器。
(2)技术方案
本发明是一种高斯滤波最小频移键控解调电路中位同步方法，位同步方法为：对输入信号进行等间隔采样，采样频率为f1Hz，采样值为Vsamp，信号的波特率为f2bps，每一标准比特对应的采样次数为Nstd，交越电平值为Vmean，有Nstd＝f1/f2同时Nref记录调整后当前比特所需要采样的次数，用一个计数器N记录一个比特内完成的采样次数，每次采样结束计数器N加1，当一个比特结束时计数器N清零，开始下一个比特的采样计数；每次采样结束时先比较N与Nref的大小，如果N≥Nref则当前比特结束，否则比较Vsamp和Vmean，如果Vsamp＝Vmean则比较N与Nstd/2的大小，如果N≥Nstd/2则调整当前比特需要完成的采样次数为Nref＝Nstd-1，否则调整当前比特需要完成的采样次数为Nref＝Nstd+1；该同步器由比较器、选择器、正反向计数器寄存器、寄存器、移位器寄存器、计数器寄存器、状态机电路、比特结束控制器所组成，比较器的输入端接交越电平值Vmean和采样值Vsamp，比较器的输出端通过一个与门接选择器；比较器的输入端接移位器寄存器和计数器寄存器的输出端，比较器和输出端接选择器的输入端，选择器的输出端接正反向计数器寄的存器；正反向计数器寄存器和计数器寄存器的输出端接比较器的输入端，比较器的输出端接状态机电路和比特结束控制器；寄存器的输入端接标准比特采样次数值Nstd，寄存器的输出端分别接选择器和选择器，选择器的输出端接正反向计数器寄存器，选择器的输出端接移位器寄存器；移位器寄存器的输入端还接时钟CLOCK和复位RESET，计数器寄存器的输入端接采样结束信号SAMP-END。
(3)技术效果
本发明专利的优点有：
1、实现简单，用数字电路实现，不需要改变时钟频率，只需要改变一比特中采样的次数即可实现同步调整。
2、可靠性高，抗信号干扰能力强，它在整个工作过程中一致处于比较跟踪状态，一发现失步即在当前比特做相应地调整。
3、灵活性大，应用方便，只要根据采样频率和信号波特率确定一个标准比特的采样次数以及信号的过交越零点电平值即可实现不同波特率信号的位同步。
4、适应性强，只要输入信号有良好的过零特性，不管是周期性信号还是非周期性信号，都能实现信号的位同步。
5、对于GMSK信号，只要信号的波特率和对信号的采样频率不变，对于不同的调制系数的GMSK信号可以自动适应。
附图说明
图1是本发明位同步方法的结构框图。
图2是本发明中位同步器的结构示意图。其中有比较器11、比较器12、比较器13、选择器21、选择器21、选择器23、状态机电路3、正反向计数器、寄存器41、寄存器42、移位器寄存器43、计数器寄存器44、比较结束控制器5。
图3是本发明位同步器电原理的左半部分。
图4是本发明位同步器电原理的右半部分。
具体实施方式
本位同步器的实现方案属于数字位同步实现方案，既避免了模拟电路的复杂性，又能实现不规则信号的位同步，能有效解决GMSK解调电路中的位同步问题。对输入信号进行等间隔采样，采样频率为f1Hz，采样值为Vsamp，信号的波特率为f2bps，每一标准比特对应的采样次数为Nstd，交越电平值为Vmean，有Nstd＝f1/f2(四舍五入取整)，同时Nref记录调整后当前比特所需要采样的次数(每当一个比特结束时让Nref＝Nstd)，用一个计数器N记录一个比特内完成的采样次数，每次采样结束计数器N加1，当一个比特结束时计数器N清零，开始下一个比特的采样计数；每次采样结束时先比较N与Nref的大小，如果N≥Nref则当前比特结束，否则比较Vsamp和Vmean，如果Vsamp＝Vmean则比较N与Nstd/2的大小，如果N≥Nstd/2则调整当前比特需要完成的采样次数为Nrer＝Nstd-1，否则调整当前比特需要完成的采样次数为Nref＝Nstd+1，整个流程表示如图1。在实现方案中，这个流程是由电路结构和电路控制状态机两部分组成，状态机用于控制整个电路的协调工作，如图2所示：CLOCK和RESET是整个电路的工作时钟和复位信号；Vsamp为采样值；Vmean为交越电平值对应的数字值；SAMP_END为每次采样的采样结束信号，由A/D转换器发出；Nstd为每一标准比特对应的采样次数；BIT_END为比特结束信号，同步器的作用即是让该信号与输入信号同步；其中寄存器42用于存放Nstd；移位器寄存器43是将寄存器42的值右移一位以后再保存到寄存器中，用于存放Nstd/2；计数器寄存器44是一个采样次数计数器，每次采样完毕(SAMP_END有效)时自动加1并保存到计数器寄存器44中，用于存放N；正反向计数器寄存器是一个既可以做加法也可以做减法的计数器，其加减运算由选择器23的输出控制，它用于存放Nref；比较器11用于实现Vsamp和Vmean相等与不相等的比较，相等时会有有效输出，比较器12用于N与Nstd/2的比较；比较器13用于N与Nref的比较，其输出用于控制比特结束信号的输出和控制状态机的改变；选择器21、选择器22和选择器23是通过控制信号来选择输出，当控制信号有效时，选择器的输出等于输入。
时钟是状态变化的触发信号，当复位时自动进入状态0，一个时钟过后立即进入状态1，若在状态1时有N＜Nref，则保持在状态1，否则由状态1转到状态0。当状态机处于状态0时，计数器寄存器44和比特结束控制寄存器复位，同时选择器21和选择器22打开，将寄存器42的值传送到正反向计数器寄存器41和移位器寄存器43，一个时钟后进入状态1；在状态1，当比较器13的输出有效时(即N≥Nref时)，比特结束控制寄存器输出1，同时状态即进入到状态0；否则保持状态1，计数器寄存器44做计数操作，当比较器11输出有效时，根据比较器12的输出正反向计数器寄存器做相应的加、减1操作。该状态机的具体电路可以用一个带0、1输入选择端的触发器来完成，触发器的SA输入端为D0、D1选择端，当SA＝1时选择D0输入，SA＝0时选择D1输入，SA连比较器13的输出；RESET为复位信号，CLOCK为触发器工作时钟；状态0、状态1分别为状态输出端。该同步器由比较器、选择器、正反向计数器寄存器、寄存器、移位器寄存器、计数器寄存器、状态机电路、比特结束控制器所组成，比较器的输入端接交越电平值Vmean和采样值Vsamp，比较器的输出端通过一个与门接选择器；比较器的输入端接移位器寄存器和计数器寄存器的输出端，比较器和输出端接选择器的输入端，选择器的输出端接正反向计数器寄的存器；正反向计数器寄存器和计数器寄存器的输出端接比较器的输入端，比较器的输出端接状态机电路和比特结束控制器；寄存器的输入端接标准比特采样次数值Nstd，寄存器的输出端分别接选择器和选择器，选择器的输出端接正反向计数器寄存器，选择器的输出端接移位器寄存器；移位器寄存器的输入端还接时钟CLOCK和复位RESET，计数器寄存器的输入端接采样结束信号SAMP-END
Claims (2)
1、一种高斯滤波最小频移键控解调电路中位同步方法，其特征在于位同步方法为：对输入信号进行等间隔采样，采样频率为f1Hz，采样值为Vsamp，信号的波特率为f2bps，每一标准比特对应的采样次数为Nstd，交越电平值为Vmean，有Nstd＝f1/f2同时Nref记录调整后当前比特所需要采样的次数，用一个计数器N记录一个比特内完成的采样次数，每次采样结束计数器N加1，当一个比特结束时计数器N清零，开始下一个比特的采样计数；每次采样结束时先比较N与Nref的大小，如果N≥Nref则当前比特结束，否则比较Vsamp和Vmean，如果Vsamp＝Vmean则比较N与Nstd/2的大小，如果N≥Nstd/2则调整当前比特需要完成的采样次数为Nref＝Nstd-1，否则调整当前比特需要完成的采样次数为Nref＝Nstd+1。
2、一种适用于权利要求1所述的高斯滤波最小频移键控解调电路中位同步方法的同步器，其特征在于该同步器由比较器(11、12、13)、选择器(21、22、23)、正反向计数器寄存器(41)、寄存器(42)、移位器寄存器(43)、计数器寄存器(44)、状态机电路(3)、比特结束控制器(5)所组成，比较器(11)的输入端接交越电平值Vmean和采样值Vsamp，比较器(11)的输出端通过一个与门接选择器(23)；比较器(12)的输入端接移位器寄存器(43)和计数器寄存器(44)的输出端，比较器(12)和输出端接选择器(23)的输入端，选择器(23)的输出端接正反向计数器寄的存器(41)；正反向计数器寄存器(41)和计数器寄存器(44)的输出端接比较器(13)的输入端，比较器(13)的输出端接状态机电路(3)和比特结束控制器(5)；寄存器(42)的输入端接标准比特采样次数值Nstd，寄存器(42)的输出端分别接选择器(21)和选择器(22)，选择器(21)的输出端接正反向计数器寄存器(41)，选择器(22)的输出端接移位器寄存器(43)；所有寄存器的输入端还接时钟CLOCK和复位RESET，计数器寄存器的输入端接采样结束信号SAMP-END。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB021378835A CN1159886C (zh) | 2002-07-02 | 2002-07-02 | 高斯滤波最小频移键控解调电路中位同步方法及位同步器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB021378835A CN1159886C (zh) | 2002-07-02 | 2002-07-02 | 高斯滤波最小频移键控解调电路中位同步方法及位同步器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1388688A CN1388688A (zh) | 2003-01-01 |
| CN1159886C true CN1159886C (zh) | 2004-07-28 |
Family
ID=4749160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB021378835A Expired - Fee Related CN1159886C (zh) | 2002-07-02 | 2002-07-02 | 高斯滤波最小频移键控解调电路中位同步方法及位同步器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1159886C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT201600111351A1 (it) * | 2016-11-04 | 2018-05-04 | St Microelectronics Des & Appl | Procedimento per rivelare segnali con modulazione fsk, circuito, dispositivo e prodotto informatico corrispondenti |
| CN110618308B (zh) * | 2019-10-18 | 2021-11-09 | Tcl空调器(中山)有限公司 | 一种单相变交流电压零点检测方法及装置 |
| CN116527034A (zh) * | 2023-06-26 | 2023-08-01 | 青岛本原微电子有限公司 | 一种芯片io输入的滤波采样电路 |
-
2002
- 2002-07-02 CN CNB021378835A patent/CN1159886C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1388688A (zh) | 2003-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1067152A (en) | Digital timing recovery | |
| US8781051B2 (en) | Symbol clock recovery circuit | |
| CN105162570B (zh) | 用于信号并行处理的定时同步方法及装置 | |
| CN112737570B (zh) | 一种基于软件锁相环的pam4信号时钟数据恢复方法 | |
| US6064707A (en) | Apparatus and method for data synchronizing and tracking | |
| CN106532969A (zh) | 无线充电设备中实现fsk信号高效解调的电路结构 | |
| EP0578489B1 (en) | Clock recovery phase detector | |
| AU672861B2 (en) | Method and apparatus for discriminating computer network signals | |
| CN204515123U (zh) | 一种毫米波雷达的回波信号采集装置 | |
| US5255289A (en) | Symbol timing recovery circuit | |
| CN1159886C (zh) | 高斯滤波最小频移键控解调电路中位同步方法及位同步器 | |
| CN109067514A (zh) | 全数字高速并行载波同步装置、方法及数字通信接收机 | |
| CA2272560A1 (en) | Carrier phase synchronization by reverse playback | |
| Lambrette et al. | Two timing recovery algorithms for MSK | |
| CN110880964A (zh) | 一种基于数据转换跟踪环路的比特同步跟踪系统 | |
| CN1312875C (zh) | 基于数字锁相环的phs系统位同步方法及实现装置 | |
| US5999577A (en) | Clock reproducing circuit for packet FSK signal receiver | |
| CN1711691A (zh) | 具有均衡自动调节相位线路的锁相环 | |
| JPH02503620A (ja) | 可変周波数速度受信機 | |
| CN201243298Y (zh) | 数字rz信号时钟数据恢复电路 | |
| CN104579238B (zh) | 应用于全数字接收机的基于Schur算法的插值滤波器 | |
| JPS6117384B2 (zh) | ||
| GB2191915A (en) | Phase-coherent demodulation clock and data recovery | |
| CN109756206A (zh) | 插值滤波器构建方法及系统 | |
| EP0649233B1 (en) | Method for recovering symbol synchronism in receivers of digitally modulated signals and circuit derived therefrom |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |