CN104579238B - 应用于全数字接收机的基于Schur算法的插值滤波器 - Google Patents

Abstract

本发明公开一种应用于全数字接收机的基于Schur算法的插值滤波器，它包含若干滤波单元，滤波单元包括第一加法器、第一乘法器和若干子单元，所述滤波单元内的子单元的数量等于所述插值滤波器包含的所述滤波单元的数量，最后一个子单元的输出端与第一加法器的第一输入端连接，第一加法器的第二输入端输入内插估值，第一加法器的输出端与第一乘法器的输入端连接，第一乘法器的另一输入端输入内插估值。本发明把插值滤波算法映射到VLSI结构中，取代以前的DSP实现方法，解决了软件处理大量数据困难和速度慢的问题；通过用Schur算法来推导插值滤波器的格型结构，使得传输函数的极点和零点对量化的第一乘法器系数更加敏感，提高了灵敏度。

Description

应用于全数字接收机的基于Schur算法的插值滤波器

技术领域

本发明涉及一种插值滤波器，尤其涉及一种应用于全数字接收机的基于Schur算法的插值滤波器。

背景技术

随着通信事业的发展，一种不用锁相环也没有反馈回路的数字式开环结构的解调技术受到人们的重视，这就是全数字接收机技术。全数字接收机是在接收机前端即中频、高频或靠近接收天线的地方采用数模转换器将接收机收到的调制载波信号取样、量化，转换为数字信号，接收机后续的功能全部用数字处理技术实现。

在数字通信中，码元同步和载波同步是接收机的关键技术。在通常的数字通信系统中，接收机的码元同步和载波同步主要利用锁相技术实现，但是锁相环设计困难，因此这种技术的使用受到限制。全数字接收机主要采用开环结构，解调使用的本地参考载波和采样时钟都震荡于固定的频率。这样，可以克服传统的接收机中需要将信号反馈到前面进行反馈控制以及在采用高效传输方式时锁相环设计困难等问题。全数字接收机由于采用开环结构产生的问题之一是相位误差和时钟误差估计算法比较复杂，接收机必须确定误差的精确数值，才能进行前向校正，这就引出了插值滤波问题。

插值滤波是全数字接收机中的一个特殊问题，这个问题在一般的接收机中是不存在的。在传统的接收机中，利用码元同步的锁相环，符号时钟误差信号以前向或后向方式控制压控振荡器相位的调整，直至锁相环稳定最后锁定在最佳采样点处，从而直接得到了最佳采样点的值。但在全数字接收机中则不同，因为A/D采样的时钟是固定的，接收机的采样速率与发送的符号速率是相互独立的，这样最佳采样点的值不能通过直接采样得到，当抽样时钟与数据码元不同步时，就需要在非同步的抽样数据之间进行插值，来获得同步的信号样值。在全数字接收机中，信号在最佳采样点的值不能通过直接采样得到的，而是通过定时误差估值控制内插滤波器对采样得到的信号样本值进行插值运算，从而得到信号在最佳采样时刻的近似值。因此内插处理器的性能直接影响着整个系统的性能，设计性能良好的内插滤波器是全数字接收机的关键。

当前国内外就全数字接收机中插值滤波算法实现的研究而言，普遍采用的是DSP软件实现，将接收到的调制信号经过A/D采样后完全交由DSP处理器处理，DSP处理器根据相应算法完成数字调制的过程。基于DSP软件实现的全数字接收机中插值滤波器主要有如下缺点：

1、随着现代集成电路工艺的提高，虽然现代DSP处理器的性能很高，单片DSP处理很高信号时还是比较困难的，不能够适应高速电子技术设计。

2、即使是中频段的数字接收机经过A/D变换后，输出的数据全部用软件实现，运算量也是很大的，且这种大的运算也是很难实时操作。因此在实时操作和运算量很大的情况下DSP是实现的“瓶颈”。

3、利用DSP实现的DDS杂散分量丰富，输出频带受限。

插值滤波器的实现方面，C.W.Farrow提出了一种易于硬件实现的拉格朗日立方插值滤波器的Farrow结构，其实现的结构如图1所示。后来，又有学者在拉格朗日立方插值滤波器的Farrow结构实现的插值滤波器参数选取方面做了些许改进，但根本上没有改变Farrow结构。

基于Farrow结构的全数字接收中插值滤波器的硬件实现主要缺点如下：

1、虽然C.W.Farrow提出Farrow结构大大简化了硬件实现难度，但是在实现的插值滤波器运行速度方面相对于本发明来说不尽如人意。用该结构实现的插值滤波器关键路径较长，也没有实施并行信号处理，这就使得系统运行速度未能进一步提高，不满足现代电子产品对低速率日益增长的需求。

2、易于实现的Farrow结构带来的另一个问题是功耗问题。Farrow结构实现的插值滤波器功耗相对于本发明来说功耗较高，不符合现代电子产品日益追求的低功耗要求。

3、Farrow结构插值滤波器对64QAM、256QAM等高效调制信号未达到令人满意的效果。

4、虽然在拉格朗日立方插值滤波器的Farrow结构实现的插值滤波器参数选取方面做了改进，但是拉格朗日立方插值滤波器的Farrow结构没有改变，只能解决一些精度和误码率方面的问题，未能有效地提高系统运行速度和降低系统的功耗。

因此，有必要提供一种新的插值滤波器来解决上述问题。

发明内容

本发明的目的在于提供一种灵敏度高、收敛性好、误码率低的应用于全数字接收机的基于Schur算法的插值滤波器。

为了实现上述目的，本发明所采用的技术方案如下：

一种应用于全数字接收机的基于Schur算法的插值滤波器，所述插值滤波器包含若干组依次连接的滤波单元，每一个滤波单元包括第一加法器、第一乘法器和若干依次连接的子单元，每一个所述滤波单元内的子单元的数量等于所述插值滤波器包含的所述滤波单元的数量，每一个所述滤波单元中连接的最后一个子单元的输出端与所述第一加法器的第一输入端连接，第一加法器的第二输入端输入内插估值，第一加法器的输出端与第一乘法器的输入端连接，第一乘法器的另一输入端输入内插估值，第一乘法器的输出端为对应滤波单元的输出端，前一滤波单元的输出端与后一滤波单元中的第一加法器的第三输入端连接。

优选的，每一个所述子单元包括第二加法器、第三加法器、第四加法器、寄存器和第二乘法器，所述第二加法器包括第一数据输入端和第二数据输入端，所述第三加法器包括第三数据输入端和第四数据输入端，所述第一数据输入端与所述第三数据输入端连接，所述第二数据输入端与所述第四数据输入端连接，所述第三加法器的输出端连接所述寄存器的输入端，所述寄存器的输出端连接所述第二乘法器的输入端，所述第二乘法器的另一输入端输入系数，所述第二乘法器的输出端连接第四加法器的输入端，所述第四加法器的输出端为对应子单元的输出端。

优选的，前一子单元中的第二加法器的输出端连接后一子单元的第二加法器的第一数据输入端，前一子单元中的寄存器的输出端进一步连接后一子单元的第三加法器的第三数据输入端，前一子单元中的第四加法器的输出端连接后一子单元的第四加法器的输入端。

优选的，所述滤波单元包括首位子单元、中间位子单元和末尾子单元，所述中间位子单元连接在所述首位子单元和末尾子单元之间，所述首位子单元的第一数据输入端和第三数据输入端分别输入信号采样值。

优选的，所述插值滤波器包括首位滤波单元、中间位滤波单元和末尾滤波单元，所述中间位滤波单元连接在所述首位滤波单元和末尾滤波单元之间，所述末尾滤波单元中的第一加法器的输出端为所述插值滤波器的输出端。

与现有技术相比，本发明应用于全数字接收机的基于Schur算法的插值滤波器的有益效果在于：本发明把插值滤波算法映射到VLSI(超大规模集成电路)结构中，用以取代以前的DSP实现方法，从而解决了软件处理大量数据困难和处理速度慢的问题。在已有的拉格朗日立方插值滤波器Farrow结构基础上，通过用Schur算法来推导插值滤波器的格型结构，使得传输函数的极点和零点对量化的第一乘法器系数更加敏感，提高了灵敏度。

附图说明

图1为现有技术拉格朗日立方插值滤波器的Farrow结构实现框图；

图2为本发明基于Schur算法的Farrow内插滤波器结构图；

图3为现有技术原始Farrow结构得到的星座信号点；

图4为本发明基于Schur算法的Farrow结构得到的星座信号点；

图5为现有技术和本发明两种结构的插值滤波器灵敏度对比图；

图6为现有技术和本发明两种结构的插值滤波器误码性能对比图；

图7为本发明基于Schur算法的Farrow结构内插滤波器仿真波形图。

具体实施方式

下面结合具体实施例对本发明进一步进行描述。

1、插值算法介绍：

对于等效基带模型其中，T为调制信号的符号周期，T_s为接收机采样周期。但T/T_s的值一般不是有理数。输入信号为采样值x(mT_s)，输出的抽样值表示为y(kT_i)，它是以T_i为周期的函数，有T_i＝T/k，k是一个小整数，与时钟恢复算法无关。数字内插可以看成采样信号经D/A变换、模拟内插滤波器h_I(t)后，按新的采样速率重新采样的结果。重新采样后的内插点如下：

新的采样点就是最佳的插值点。只要将模拟滤波器h_I(t)换成数字滤波器，就可以用数字的方法实现插值。

定义基本指针分数间隔滤波器指针

则式(1)可改写为

式(2)就是数字插值滤波器的基本方程。

常用的插值滤波器有线性插值滤波器、拉格朗日插值滤波器以及由最佳低通滤波器构成的性能优良的插值器。在本实施方式中，主要研究的是拉格朗日立方插值滤波器。

下面给出了4抽头的拉格朗日立方插值滤波器的脉冲响应

2、拉格朗日插值滤波器的Farrow实现结构

由于理想的sinc函数是不能物理实现的，于是就需要有一个能满足需要，并且易于硬件实现的内插函数。拉格朗日内插器较适合硬件实现。Farrow提出了一种典型的易于硬件实现的完全计算式嵌套结构——Farrow结构。用Farrow结构设计拉格朗日多项式插值滤波器的原理如下：

插值滤波器是一种时变线性滤波器，冲激响应函数h_I(i,μ)是内插估值点μ的函数，而μ是随时间变化的，所以冲激响应也是随时间变化的。对于这种带有可变因子的滤波器来说，可使用Farrow结构进行设计。下面用Farrow结构设计拉格朗日立方插值滤波器。

由式(1)可知冲激响应的系数分别为

于是可得到插值滤波器的Farrow结构，图1给出了该滤波器的Farrow结构实现框图。可见，其关键路径为4T_M+6T_A。

3、基于Schur算法的Farrow结构

(1)Schur算法

数字滤波器的FIR系统和IIR系统的实现有各种结构形式，1973年，Gay和Markel提出了一种新的系统的结构形式，即格型结构(又称Lattice结构)。其基本单元的形状类似于FFT中的蝶形单元，与之不同的称为横型结构。但格型结构的数字特性的内涵是通过用Schur算法来推导获得的。

Schur算法最初用于验证幂级数在单位圆内是否解析且有界。如果一个N阶多项式D_N(z)的所有零点都在单位圆内，Schur算法可以产生两两正规直交的N+1个多项式。一个稳定的IIR滤波器的分母满足D_N(z)的条件，可以表示为：

在初始化N阶Schur多项式Φ_N(z)如下；

Φ_N(z)＝D_N(z) (5)

根据Φ_N(z)，构造多项式Φ_N-1(z)如下：

其中而是Φ_N(Z)的逆多项式，定义如下：

多项式组{Φ_N(z)，Φ_N-1(z)，......Φ₀(z)}中的Schur多项式两两正规直交，因此可以作为正规直交基函数。所以，任意一个N阶多项式N_N(z)可以用这些多项式展开为：

其中的c_i，i由i＝0到N，成为展开系数。这些扩展系数可用如下的多项式展开算法算出。

对于任意m阶的多项式N_m(z)(0＜m≤N)，初始化Q(z)＝N_m(z)，且对于m＜i≤N，令c_i＝0；对于i＝m，m-1，…,0，可以根据公式计算c_i或根据公式Q(z)＝Q(z)-c_iΦ_i(z)更新Q(z)。在上面的算法中，Q^*(z)和分别是Q(z)和Φ_i(z)的逆多项式，因此Q^*(0)和是分别由Q(z)和Φ_i(z)产生的系数。

在格型滤波器中，分母应用Schur算法来分析；分子部分则用Schur算法对分母处理的结果为正规直交基函数的多项式展开算法进行分析。

(2)基于Schur算法的内插滤波器模型建立

内插滤波器既包含零点，又包括极点，它可用全极点格型作为基本构造模块，以Schur算法实现。假定内插滤波器的系统函数为：

其中，假设N≥M，N、M和k均为自然数，k为系数，B_M(Z)为分子多项式，A_N(Z)为分母多项式，H(Z)为系统函数。为构造一个格型结构，首先用上式的分母实现全极点格型，然后，增加一个梯形部分。把输出看作g_m(n)的加权线性组合，其结果为具有格型结构的零点-极点IIR滤波器。它的输出为：μ其中v(m)成为确定系统函数H(Z)零点的系数。v(m)由下式定义：

其中m＝M，M-1，...，0(10)

其中，m_k是插值滤波器的基本指针。

基本格型滤波器的结构因Schur多项式的共轭对称性分为两种：第一种来自Schur多项式的应用，第二种来自逆Schur多项式的应用，这里只讨论基于Schur多项式的格型并行流水线内插滤波器。图2给出了基于Schur算法的Farrow内插滤波器结构图。

所述基于Schur算法的Farrow内插滤波器结构图包括若干组依次连接的滤波单元1，每一个滤波单元1包括第一加法器2、第一乘法器3和若干依次连接的子单元4，每一个所述滤波单元1内的子单元4的数量等于所述插值滤波器包含的所述滤波单元1的数量，本实施例中设定所述滤波单元1的数量为4，每一个所述滤波单元1中连接的最后一个子单元4的输出端与所述第一加法器2的第一输入端连接，第一加法器2的第二输入端输入内插估值，第一加法器2的输出端与第一乘法器3的输入端连接，第一乘法器3的另一输入端输入内插估值，第一乘法器3的输出端为对应滤波单元1的输出端，前一滤波单元1的输出端与后一滤波单元1中的第一加法器2的第三输入端连接。

每一个所述子单元4包括第二加法器41、第三加法器42、第四加法器43、寄存器44和第二乘法器45，所述第二加法器41包括第一数据输入端和第二数据输入端，所述第三加法器42包括第三数据输入端和第四数据输入端，所述第一数据输入端与所述第三数据输入端连接，所述第二数据输入端与所述第四数据输入端连接，所述第三加法器42的输出端连接所述寄存器44的输入端，所述寄存器44的输出端连接所述第二乘法器45的输入端，所述第二乘法器45的另一输入端输入系数，所述第二乘法器45的输出端连接第四加法器43的输入端，所述第四加法器43的输出端为对应子单元4的输出端。

前一子单元4中的第二加法器41的输出端连接后一子单元4的第二加法器41的第一数据输入端，前一子单元4中的寄存器44的输出端进一步连接后一子单元4的第三加法器42的第三数据输入端，前一子单元4中的第四加法器43的输出端连接后一子单元4的第四加法器43的输入端。

所述滤波单元1包括首位子单元、中间位子单元和末尾子单元，所述中间位子单元连接在所述首位子单元和末尾子单元之间，所述首位子单元的第一数据输入端和第三数据输入端分别输入信号采样值。

所述插值滤波器包括首位滤波单元、中间位滤波单元和末尾滤波单元，所述中间位滤波单元连接在所述首位滤波单元和末尾滤波单元之间，所述末尾滤波单元中的第一加法器2的输出端为所述插值滤波器的输出端。

(3)仿真实现与性能分析

以2倍符号速率对接收到的4QAM调制信号进行采样，求出时钟误差后分别用原始Farrow结构立方插值法和基于Schur算法的Farrow结构插值法对采样序列进行的插值滤波绘出插值滤波器输出信号星座如图3和图4。显然图4所示的基于Schur算法的内插滤波器Farrow结构得到的星座信号点比图3原始Farrow结构中星座信号点的收敛性更好一些。

另外，我们还通过灵敏度和误码率性能考查了原始Farrow结构立方插值滤波器和基于FFAs的Farrow结构插值滤波器的滤波性能。以16QAM信号为例，采样速率为4倍的符号速率，系统脉冲响应取滚降因子为0.5的升余弦脉冲函数。上述两种滤波器插值滤波后的灵敏度对比图如图5所示，误码率对比图如图6所示。可以看出，可以看出，基于Schur算法的Farrow结构内插滤波器比原始Farrow结构的内插滤波器的灵敏度要高、且误码率要低。。

最后，我们对基于Schur算法的Farrow结构的插值滤波器进行了Verlog HDL编程，并在Actel的FPGA(A3P030)上下载成功。图7为仿真波形，仿真中只研究编程的正确性，故假设μ＝1。由图中可以看出，输出的结果符合希望所得到的结果。

以上示意性的对本发明及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本发明的实施方式之一，实际的结构并不局限于此。所以，如果本领域的普通技术人员受其启示，在不脱离本发明创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本发明的保护范围。

Claims (4)

1.一种应用于全数字接收机的基于Schur算法的插值滤波器，其特征在于：所述插值滤波器包含若干组依次连接的滤波单元，包括首位滤波单元、中间位滤波单元和末尾滤波单元，所述中间位滤波单元连接在所述首位滤波单元和末尾滤波单元之间；

所述首位滤波单元、中间位滤波单元和末尾滤波单元均包括第一加法器和若干依次连接的子单元；每一个滤波单元内的子单元的数量等于所述插值滤波器包含的所述滤波单元的数量；

所述首位滤波单元、中间位滤波单元包括第一乘法器；其中首位滤波单元和中间位滤波单元中连接的最后一个子单元的输出端与所述第一加法器的第一输入端连接，第一加法器的第二输入端输入内插估值，第一加法器的输出端与第一乘法器的输入端连接，第一乘法器的另一输入端输入内插估值，第一乘法器的输出端为对应滤波单元的输出端；前一滤波单元的输出端与后一滤波单元中的第一加法器的第三输入端连接；

所述末尾滤波单元中连接的最后一个子单元的输出端与所述第一加法器的第一输入端连接；所述末尾滤波单元中的第一加法器的输出端为所述插值滤波器的输出端。

2.如权利要求1所述的插值滤波器，其特征在于，每一个所述子单元包括第二加法器、第三加法器、第四加法器、寄存器和第二乘法器，所述第二加法器包括第一数据输入端和第二数据输入端，所述第三加法器包括第三数据输入端和第四数据输入端，所述第一数据输入端与所述第三数据输入端连接，所述第二数据输入端与所述第四数据输入端连接，所述第三加法器的输出端连接所述寄存器的输入端，所述寄存器的输出端连接所述第二乘法器的输入端，所述第二乘法器的另一输入端输入系数，所述第二乘法器的输出端连接第四加法器的输入端，所述第四加法器的输出端为对应子单元的输出端。

3.如权利要求2所述的插值滤波器，其特征在于，前一子单元中的第二加法器的输出端连接后一子单元的第二加法器的第一数据输入端，前一子单元中的寄存器的输出端进一步连接后一子单元的第三加法器的第三数据输入端，前一子单元中的第四加法器的输出端连接后一子单元的第四加法器的输入端。

4.如权利要求3所述的插值滤波器，其特征在于，所述滤波单元包括首位子单元、中间位子单元和末尾子单元，所述中间位子单元连接在所述首位子单元和末尾子单元之间，所述首位子单元的第一数据输入端和第三数据输入端分别输入信号采样值。