发明领域
本发明属于涉及离散时间序列的生成的系统、装置、方法和技术,该离散时间序列标识连续时间正弦波的样本。
背景
许多数字信号处理(DSP)应用需要离散时间、正弦曲线序列的生成以执行诸如下列功能:上/下转换、信号合成和音调检测/跟踪。用于离散时间正弦曲线序列的生成的常规方法通常落入两个类别:1)相位累加振荡器,其使用查找表来将相位阶跃输入(θ)转换成对应的正弦曲线样本以及2)递归振荡器,其使用之前的输出样本的组合(即,)产生表示θ的相位阶跃的当前正弦曲线样本正弦曲线样本xn传统上以全奈奎斯特速率生成,使得正弦曲线序列的采样速率fs和频率f=θ/2π·fs的关系为f≤1/2·fs(即,基本的连续时间正弦波f小于与离散时间序列相关联的采样速率的一半)。在较低采样率处(即,在的采样率处),失真使得由常规方法产生的高频序列与由关于奈奎斯特频率1/2·fs的折叠导致的更低频图像的不可区分。本发明人已经意识到采样率约束限制常规方法在需要非常高速率操作的应用中的使用。
图1是示出常规的相位累加振荡器(即,振荡器10)的框图。加法器13和寄存器11组合产生相位输出2,相位输出2在采样时钟fs=fCLK的每个循环阶跃由相位输入1确定的量(即,输出于每个采样周期Ts=1/fs在相位上阶跃等于θ的量)。使用将相位映射到振幅的正弦查找表19,输出端3处的相位被转换成正弦曲线样本,其振幅为加法器13和寄存器11实现一阶差分方程
φn=θ+φn-1,
并且从相位输入1到相位输出2的对应的传递函数由下式给出
其中,z-转换变量z表示等于一个全速率采样周期Ts的单位延迟。输出端3处的样本是假设f≤1/2·fs(即,θ≤π)时的具有频率f=θ/2π·fs的正弦曲线序列。否则,失真(即,频率折叠)导致输出频率f=(n-θ/2π)·fs,其中,n是最小整数,使得0≤f≤1/2·fs。应注意,寄存器11的初始值不影响输出频率,并且因此,寄存器11在常规实现中不被预设为任何特定的值。
用于生成正弦曲线序列的可选装置是在图2中示出的常规离散时间振荡器20。振荡器20传统上指的是直接形式递归振荡器,在一个方面,直接形式递归振荡器可通过正弦查找表的不存在来与常规振荡器10区分。振荡器20的操作基于递归关系
这容易从用于三角函数的角度和与差分公式导出,并且至少自从法国数学家Francois Viete在14世纪的时间已知。振荡器20使用乘法器12、加法器13和寄存器11A&11B来实现上述递归关系,该递归关系具有由下式给出的对应的离散时间传递函数,
其中,z-转换变量z表示等于一个全速率采样周期Ts的单位延迟。递归关系在输出端3B处产生样本,这类似于图1的相位累加振荡器,该样本是当f≤1/2·fs(即,θ≤π)时的具有频率f=θ/2π·fs的正弦曲线序列。另外,递归振荡器的输出样本与相位累加振荡器的输出样本类似之处在于,失真导致当f≤1/2·fs(即,并且跟以前一样,n是最小整数,使得0≤f≤1/2·fs)时的输出频率f=(n-θ/2π)·fs。应注意,为了确保在起始处的震荡,寄存器11A&11B的至少一个具有非零初始值。但是否则,寄存器11A&11B的初始值不影响输出频率,并且因此,寄存器11A&11B的值在常规实现中不被预设为任何特定的值。
通常,图1和图2中所示的离散时间振荡器也被分组为图3A-C中所示类型的多振荡器系统。图3A中所示的常规振荡器30有时被称为耦合正交振荡器。振荡器30的输出4和输出5相对于彼此是正交的,这意味着这些输出中的每一个具有相同的频率,但是一个输出的相位相对于另一个的相位偏移90度。正交振荡器30的操作基于三角恒等式以及
其中,输出xn和yn在每个输出不仅取决于其过去值而且取决于另一个输出的过去值的意义上耦合。图3B示出的常规振荡器通过将两个序列yn和求和来产生多音调信号,序列yn和具有不同的频率(即,正弦曲线序列yn具有角频率ω1=2·π·f1而正弦曲线序列具有角频率ω2=2·π·f2)。图3C示出产生调频输出的常规振荡器(即,振荡器40)。参考图3C,由乘法器12B、加法器13B和寄存器11C&11D组成的递归振荡器产生正弦曲线序列yn(即,输出8),该正弦曲线序列yn经由乘法器12A调制正弦曲线序列xn(即,输出7)的频率。应注意,对于常规振荡器30、35和40,寄存器11A-D的初始值没有特定的重要性,除了为了将发生的振荡外,每个寄存器在起始处不能具有零值。
用于生成正弦曲线序列的常规方法采用了电路(如,加法器、乘法器或寄存器),该电路以该常规方法产生的正弦序列的频率(即,基本连续时间正弦波的频率f)的至少两倍高的速率(即,全采样速率fs)操作。在较低的采样速率处,失真使得高频序列与由关于奈奎斯特频率1/2·fs的折叠导致的更低频图像的不可区分。并且这个问题未被采用多个振荡器以产生正交序列(如,常规振荡器30)、多音调序列(如,常规振荡器35)和/或调频序列(如,常规振荡器40)的常规系统解决。
优选实施方式的描述
本发明人认识到,由常规装置产生的正弦曲线序列的采样速率受到包括生成装置的电路部件的最大操作速率(即最大时钟频率)的限制。人们可以考虑基于常规多相分解方法的对于该问题的解决方案来到达图4所示的用于m=2的多相分解因子的电路50。根据常规多相分解方法,电路50的处理通过迭代直接形式递归振荡器的递归关系(即,对于m=2的多相分解因子的两次迭代)来导出,以获得
x2n=(4·cos2(θ)-1)·x2n-2-2·cos(θ)·x2n-3以及
x2n+1=(4·cos2(θ)-1)·x2n-1-2·cos(θ)·x2n-2,
使得当前输出对(例如,x2n和x2n+1)从已经被延迟了至少两个采样时钟周期的先前输出同时被计算。应注意,常规多项分解导致具有多个并行处理分支的振荡器结构(如,第一处理分支产生输出x2n,而第二处理分支产生输出x2n+1),该多个并行处理分支不独立操作,因为一个处理分支的当前输出依赖于其它处理分支的延迟的输出(第一处理分支的当前输出x2n依赖于第二处理分支的延迟的输出x2n-3)。然而,本发明人已经发现,所得到的递归滤波器结构是不稳定的,并且发现表示滤波器系数所需的位的数量随多相分解因子m呈几何式增长(即,使直接形式的递归振荡器的递归关系上的迭代的数量呈几何式增长)。虽然现代数字信号处理器使用诸如并行处理的方法来克服构成部件的时钟速率的限制,但是这些方法尚未适用于离散时间振荡器。因此,本发明提供了新颖的架构,其允许正弦曲线序列以高于构成部件的最大时钟速率的有效采样速率来生成。
离散时间振荡器电路100在图5A中示出,其使用并行处理分支来生成具有有效采样速率fs的正弦曲线序列,该有效采样速率fs高于每个并行分支的操作速率。参考图5A所示的示例性实施方式,电路100包括m=2个并行处理分支(如,分支110和120),每个分支包括递归数字滤波器,递归数字滤波器由加法器(如,加法器17A或17B)、乘法器(如,乘法器16A或16B)和可写寄存器(如,寄存器15A&15B或15C&15D)组成。每个寄存器15A-15D引入延迟τ,延迟τ等于两个全速率周期(即,τ=2·Ts=2/fs),并且每个寄存器优选地实现为以半速率1/2·fs计时的单级寄存器,而不是实现为以全速率fs计时的两级寄存器。然而,不管寄存器实现如何,由加法器17A或17B分别与乘法器16A或16B执行的乘法-累加函数以一半速率发生。在每个处理分支110或120中的递归数字滤波器实现差分方程:
yn=2·cos(2·ω·Ts)·yn-2-yn-4
以及对应的离散时间传递函数,
其中,z-转换变量z表示一个全速率周期Ts的单位延迟。本发明人已经发现,实现上面的差分方程和对应的传递函数的离散时间振荡器生成按因数二子采样的输出序列,使得输出序列表示具有频率f=ω/2π的采样正弦波的每隔一个值(即,输出序列表示全速率正弦曲线序列的子样本)。在优选的实施方式中,采样的正弦波的频率通过对滤波器系数编程来控制,滤波器系数由上面的差分方程中的2·cos(2·ω·Ts)项表示。在时钟速率fs下,每个子采样发生两次(即,每个输出样本被复制两次),并且在时钟速率1/2·fs下,每个子采样仅发生一次(即,输出子样本不被复制)。因此,在优选的实施方式中,当处理分支的数量m等于二且每个子样本在每个处理分支的递归滤波器的输出处仅出现一次时,每个处理分支的时钟速率是1/2·fs。发明人也已经发现,子采样输出序列的相位(即,全速率序列被有效地子采样的偏移)依赖于每个处理分支中的递归滤波器的初始条件。对于初始条件
yn-2(t0)=cos(2·ω·Ts)和yn-4(t0)=cos(4·ω·Ts),
子采样输出序列的相位是零(即,子采样开始于第一全速率样本),而对于初始条件
yn-2(t0)=cos(ω·Ts)和yn-4(t0)=cos(3·ω·Ts),
子采样输出序列的相位是一(即,子采样开始于第二全速率样本)。出于这个原因,在优选的实施方式中,每个处理分支中的递归滤波器的初始条件(即,初始状态)被建立,使得由各处理分支产生的子采样序列组合提供完整的、全速率序列的所有样本。在图5A中的电路100的示例性实施方式中,这种初始滤波器状态由具有写使能(如,WE)和数据(如,D0a、D1a、D0b和D1b)输入的可写滤波器寄存器15A-15D提供。
在电路100的示例性实施方式中,每个处理分支中的递归数字滤波器的子采样输出(如,分支110的输出111和分支120的输出121)使用2:1多路复用器18A被组合成全速率序列(即,在输出3C处)。多路复用器18A具有以子采样速率1/2·fs操作的两个输入和以全采样速率fs操作的单个输出。多路复用器18A的操作使得多路复用器输入处的样本在多路复用器输出处以序贯的顺序出现。参考图5A中的电路100,第一处理分支的子采样输出(即,分支110的输出111)由下式给出
x2n=x0,x2,x4,x6,x8,...
而第二处理分支的子采样输出(即,分支120的输出121)由下式给出
x2n+1=x1,x3,x5,x7,x9,...
结果是,多路复用器18A全速率输出(即,输出3C)由下式给出
xn=x0,x1,x2,x3,x4,x5,x6,x7,x8,x9,...
在可选的实施方式中,例如为了后处理目的,多个子速率输出优于单个全速率输出的那些,多路复用器的操作不存在。
更一般地,根据本发明的优选实施方式的离散时间振荡器电路具有m个并行处理分支,如图5B中的电路200所示出的。在每个处理分支(如,分支110至130)中的递归数字滤波器实现差分方程:
yn=2·cos(m·ω·TS)·yn-m-yn-2m
以及对应的离散时间传递函数,
其中,如前面的,z-转换变量z表示一个全速率周期Ts的单位延迟。实现上面的差分方程和对应的传递函数的离散时间振荡器生成按因数m子采样的输出序列,使得在优选的实施方式中,每个处理分支的时钟速率是1/m·fs,而每个子样本在每个处理分支内的递归滤波器的输出处仅出现一次。子采样输出序列的相位(即,全速率序列被有效地子采样的偏移)依赖于每个处理分支中的递归滤波器的初始状态(即,初始寄存器值),根据
和
因此,每个处理分支中的递归滤波器的初始条件被建立(如,使用如图5B所示的可写滤波器寄存器),使得由m个处理分支产生的子采样序列组合提供完整的、全速率序列的所有样本。另外,在优选的实施方式中,输出序列的频率通过设置滤波器系数来控制,滤波器系数由上面在图5B中所示的差分方程中的2·cos(m·ω·Ts)项表示。同样,在电路200的示例性实施方式中,m个处理分支中的每个的递归数字滤波器的子采样输出使用m:1多路复用器18B被组合成全速率序列(即,在输出3D处)。然而,在可选的实施方式中,多路复用器操作不存在,并且在多个子速率输出上进行后处理。如果存在,多路复用器18B具有以子采样速率1/m·fs操作的m个输入和以全采样速率fs操作的单个输出。多路复用器18B的操作使得多路复用器输入处的样本在多路复用器输出处以序贯的顺序出现。
尽管在优选的实施方式中,并行处理分支包括递归数字滤波器,但是在可选的实施方式中,并行处理分支使用其它方法来生成可被组合以形成全速率正弦曲线序列的子采样正弦曲线序列集。在图6A&6B中示出的示例性离散时间振荡器电路300A&300B使用并行处理分支生成子采样正弦曲线序列,并行处理分支包括相位累加器和正弦查找表。参考图6A示出的示例性实施方式,电路300A包括m=2个并行处理分支(如,分支115和125),每个分支包括相位累加器,相位累加器由加法器(加法器27A或27B)和可写寄存器组成(如,寄存器25A或25B)。每个寄存器25A&25B引入延迟τ,延迟τ等于两个全速率周期(即,τ=2·Ts=2/fs),并且每个寄存器优选地实现为以半速率1/2·fs计时的单级寄存器,而不是实现为以全速率fs计时的两级寄存器。然而,不管寄存器实现如何,由加法器27A或27B与寄存器25A或25B执行的相位累加功能以一半速率发生。因此,在每个处理分支115或125中的相位累加器实现差分方程:
φn=2·θ+φn-2,
以及对应的离散时间传递函数,
其中,z-转换变量z表示一个全速率周期Ts的单位延迟。本发明人已经发现实现上面的差分方程和对应的传递函数的离散时间振荡器以速率2·θ·(1/2·fs)累加相位。并且在时钟速率1/2·fs下,离散时间振荡器产生输出序列,该输出序列表示频率为f=θ/2π·fs的采样正弦波的每隔一个值(即,输出序列表示在没有复制的情况下在全速率序列上按因子2进行子采样)。因此,在优选的实施方式中,当处理分支的数量m等于二时,每个处理分支的时钟速率是1/2·fs,且更一般地对于按因子m进行的子采样,每个处理分支的时钟速率是1/m·fs。另外,在优选的实施方式中,输出序列的频率通过设置相位阶跃值θ来控制,相位阶跃值出现在上面的差分方程中,如图6A中所示的。
另外,发明人已经发现,子采样输出序列的相位(即,全速率序列被子采样的偏移)依赖于每个处理分支内的相位累加器的初始条件。对于初始条件
φn-2(t0)=0,
子采样输出序列的相位是零(即,子采样开始于第一全速率样本),而对于初始条件
φn-2(t0)=1,
子采样输出序列的相位是一(即,子采样开始于第二全速率样本)。一般来说,相位累加的初始条件优选为
子采样相位等于在优选的实施方式中,每个处理分支中的子采样相位被建立,使得由不同的处理分支产生的子采样序列组合集中提供完整的、全速率序列的所有样本。在示例性电路300A中,具有可写寄存器的相位累加器(即,具有写使能和数据输入的寄存器25A&25D)用于建立每个处理分支的子采样相位。在图6B中示出的电路300B的可选实施方式中,子采样相位使用加法器(如,加法器24A或24B)建立,该加法器将相位累加器的输出(即,寄存器26A或26B各自的输出)耦合到正弦查找表(如,各自的查找表29A或29B),并使累加器输出偏移的量等于在电路300A&300B的示例性实施方式中,并行处理分支的子采样输出使用2:1多路复用器18A被组合成全速率序列(即,在输出3E或3F处)。然而,在可选的实施方式中,多路复用器操作不存在,并且在多个子速率输出上进行后处理。
附加考虑事项
如本文所使用的,术语“耦合”或该词的任何其它形式旨在表示直接连接或通过一个或多个其它元件或处理块连接。
上面描述了本发明的几个不同实施方式,每个这样的实施例被描述为包括某些特征。然而,旨在结合任何单个实施方式的讨论描述的特征不限于该实施方式,而是可以被包括和/或布置在任何其它实施方式中的各种组合中,如将由本领域技术人员理解的。
类似地,在上面的讨论中,功能有时归因于特定的模块或部件。然而,功能通常可以根据需要在任何不同的模块或部件之间重新分发,在一些情况下完全避免对特定部件或模块的需要和/或需要添加新的部件或模块。如本领域技术人员将理解的,参考本发明的具体实施方式,功能的精确分布优选地根据已知的工程折衷来进行。
因此,虽然本发明已经关于其示例性实施例和附图被详细描述,但是对于本领域技术人员明显的是,在不脱离本发明的精神和范围的情况下,可以实现本发明的各种适应和修改。因此,本发明不限于附图所示和上述的精确实施方式。相反,意图是不偏离本发明的精神的所有这样的变化被认为是落入其仅由所附权利要求书限定的范围内。