CN111490866B - 一种高速并行解调结构中的定时恢复方法、数字通信系统 - Google Patents

Abstract

本发明属于数字通信技术领域，公开了一种高速并行解调结构中的定时恢复方法、数字通信系统，在基于APRX架构的并行定时恢复结构中增加预滤波器对信号进行预滤波消除定时抖动的定时恢复算法，在并行定时恢复架构中引入预滤波器对接收信号进行预滤波；匹配滤波及预滤波均在频域进行，且增加的预滤波器频域系数固定，预置到只读存储器(Read‑Only Memory,ROM)当中。本发明在接收端消除了定时误差估计算法自噪声特性引起的定时抖动，提高了算法的定时同步性能，解决了现有算法在高阶调制及低滚降因子成型滤波时定时抖动较大的问题。本发明由于匹配滤波及预滤波均在频域进行，且增加的预滤波器频域系数固定，预置到ROM当中，本发明不会额外占用较多的硬件资源。

Description

一种高速并行解调结构中的定时恢复方法、数字通信系统

技术领域

本发明属于数字通信技术领域，尤其涉及一种高速并行解调结构中的定时 恢复方法、数字通信系统。

背景技术

随着高速模数转换(Analog-to-Digital Converter,ADC)器件的出现以及现 场可编程门阵列(Field Programmable Gate Array,FPGA)、软件无线电的兴起， 逐渐拉开高速数字化传输时代的序幕。传统串行结构受到FPGA时钟速率限制 难以实现高达数百Gbps的数据传输，因此必须采用并行处理技术将传输速率降 低后再进行数字信号处理。并行处理技术是实现高速数据传输的必要途径，是 国内外学者研究的热点。国外关于这方面的研究起步较早，已完成各种高速无 线传输系统的设计与实现。经典的并行解调结构有三种，一是美国国家航空航 天局(NASA)在1992年研发的正交相移键控(Quadrature PhaseShift Keying, QPSK)解调器，其传输速率为650Mbps；二是1994年，NASA旗下实验室提 出的PRX(Parallel Receiver)架构接收机；三是1997年空间飞行中心设计的 APRX(Alternative Parallel Receive)架构接收机。由于APRX架构具有灵活性 高、实现简单等优点，后人在该架构基础上展开大量研究，研制出了多种支持 多制式的高速调制解调样机。

在全数字接收机中，为了正确恢复出接收信号中携带的发送信息，需要进 行匹配滤波、符号定时恢复、载波恢复等同步处理。APRX架构通过快速傅立叶 变换(Fast FourierTransform,FFT)将高速数字信号变换到频域，在频域进行匹 配滤波、定时恢复等同步处理。与PRX架构中基于时域多相滤波器进行匹配滤 波不同的是，APRX架构应用了重叠保留数字滤波器的思想，在频域完成匹配滤 波，减少了运算量，降低了硬件占用资源。为了正确恢复出与接收信号同步的 采样时钟，经过匹配滤波后的多路并行数据需要进行符号定时恢复。

现有技术一2011年，清华大学Changxing Lin等人在其发表论文“A High SpeedParallel Timing Recovery Algorithm and its FPGA Implementation”(IEEE IPTC,2011)中基于APRX架构提出了一种全并行频域定时恢复结构。在该结构 中采用了基于相位滑动的定时频偏纠正和频域定时相偏纠正组成的并行同步算 法，该算法通过索引变换及频域乘法即可实现并行定时同步，避免了复杂的并 行NCO(Numerically ControlledOscillator)控制及插值操作。作者在16QAM调制 方式下进行了BER(Bit Error Ratio)性能仿真，仿真结果表明提出的并行定时同步 算法以小于0.5dB的性能损失实现定时同步。该算法存在两点不足之处，其一， 在该架构中定时误差估计算法采用O&M算法，该算法从频域角度获取定时误差 的估计值，即经过匹配滤波之后的线性调制信号进行平方处理得到的数据对应 在频域上会在2π/S(S为上采样率)处出现一个高频分量，通过提取高频分量的位置即可计算得到定时误差的估计值。根据奈奎斯特采样定理，为了保证采 样后信号的频谱不发生混叠，上采样率需要满足S≥2(1+α)(α为匹配滤波器的 滚降因子)，因此通常O&M算法要求一个符号至少四个采样点，这对ADC的 采样率提出了较高要求；其二，仿真表明，该算法存在信噪比门限，即当信噪 比增加到一定水平后，定时误差估计值的均方误差只能继续缓慢下降，此时自 噪声对算法的影响占主要部分。而且，当调制阶数较高且发端平方根升余弦 SRRC(Square Root Raised Cosine)滤波器的滚降因子较低时会增大算法的自噪 声，导致定时误差估计值表现出明显的波动。

现有技术二2013年，Ronghua Zhou等人在其发表论文“A Low ComplexityFrequency-Domain Parallel Demodulation Structure Combining Matched Filterwith Timing Synchronization”中基于APRX架构提出了一种高速并行符号定时恢复架构。与Lin等人提出的架构不同的是，该架构定时误差估计算法采用了基于 Gardner算法的修正算法，该算法计算定时误差时一个符号仅需两个采样点，因 此能够有效降低对ADC采样率的要求；然而，该算法存在一点不足之处，即Gardner算法是一种无数据辅助的过零检测算法，要求一个符号两个采样点，通 过三个连续的采样点求得定时误差的方向，由算法定时误差估计公式可知，当 其应用于高阶调制信号时，即使定时准确，由于调制信号幅值的多样性，定时 误差的估计值可能不为零，从而引入自噪声；而且，成型滤波器的低滚降因子 会增大自噪声现象，造成定时误差估计值偏差较大，导致误码率增加。

通过上述分析，现有技术存在的问题及缺陷为：(1)现有技术一存在现有 的并行定时误差估计算法采用O&M算法，该算法要求一个符号至少四个采样 点，这对ADC的采样率提出了较高要求；当应用于高阶调制系统且成型滤波器 SRRC的滚降因子较低时，定时误差估计值表现出明显的波动，导致误码率增加。

(2)现有技术二存在Gardner算法在高阶调制系统尤其是发端成型滤波器 的滚降因子较小时表现出较大的自噪声现象，造成定时误差估计值偏差较大， 导致误码率增加。

解决以上问题及缺陷的难度为：现有的自噪声消除算法可以划分为算法修 正和波形预处理两类实现方式，修正类算法通过在原有算法公式的基础上进行 修正从而降低算法的定时抖动，但由于此类算法都是针对具体的调制方式提出 的，不具有普适性。波形预处理类算法，又称预滤波法，能够提供较好的性能 改善，且对信号的调制方式和调制指数有很好的适应性，可以较大地提高算法 的抗自噪声性能，但是预滤波器的引入增加了额外的延迟以及计算复杂度。特 别地，当预滤波应用于高速并行系统时，传统时域并行滤波结构的实现复杂度 剧增。

解决以上问题及缺陷的意义为：研究表明，未来十年内需要的无线传输速 率将达到数百Gbps，在频率资源紧张的情况下，为了提高整个系统的频带利用 率，实现高速率传输，必须采用高阶调制、低滚降系数成型以及高速并行结构。 但是高阶调制和低滚降系数成型会增大定时恢复算法的自噪声，造成定时抖动 过大，引起系统误码率增大。本发明针对该问题，在基于APRX架构的并行定 时恢复结构上增加了频域预滤波。仿真结果表明，本发明能够有效消除算法的 自噪声，减小定时抖动，从而改善BER性能。而且增加的预滤波器频域系数固 定，可以预置到ROM当中，因此本发明不会额外占用较多的硬件资源。

发明内容

针对现有技术存在的问题，本发明提供了一种高速并行解调结构中的定时 恢复方法、数字通信系统。

本发明是这样实现的，一种高速并行解调结构中的定时恢复方法，所述高 速并行解调结构中的定时恢复方法在基于APRX架构的并行定时恢复结构中增 加预滤波器对信号进行预滤波消除了算法在低滚降系数成型时由于自噪声现象 引起的定时抖动，在并行定时恢复架构中引入预滤波器对接收信号进行预滤波； 匹配滤波及预滤波均在频域进行，且增加的预滤波器频域系数固定，预置到ROM 当中。

进一步，所述高速并行解调结构中的定时恢复方法包括：

(1)将输入的N₂路并行数据在N₂路并行FIFO中进行缓存，并根据mNCO 模块输出的控制信号m_i进行读取，FIFO的工作频率为f，并行数据速率为f_s， 且满足f≥f_s，i表示第i时刻，N₂为并行路数，决定了并行化处理降低处理速度 的倍数；

(2)将N₂路并行FIFO中读取的N₂路并行数据按照重叠保留法，构造N 点序列x_i(n)，其中，N＝N₁+N₂-1表示FFT点数，为了简化硬件实现，实际中一 般取2的幂次方。N₁表示匹配滤波器的系数个数，n第n路并行数据，i∈N^*,i≥1 表示第i时刻；

(3)对x_i(n)做N点FFT，得到对应的N点频域序列X_i(k),0≤k≤N-1；

(4)在匹配滤波器N₁个系数h(n),0≤n≤N₁-1后补N₂-1个零，对其做N点 FFT，得到匹配滤波器的频域系数H(k),0≤k≤N-1；

(5)将第i时刻的频域序列X_i(k)与匹配滤波器频域系数H(k)相乘，得到匹 配滤波后的频域序列Y_i(k),0≤k≤N-1,i∈N^*,i≥1；

(6)根据mNCO模块输出的小数间隔值δ_i对Y_i(k)在频域纠正定时相偏，得 到纠正后的频域序列Z_i(k),0≤k≤N-1,i∈N*,i≥1：

(7)纠正定时相偏后的N路频域序列Z_i(k)进行N点IFFT，并取中间N₂路 进行下采样作为定时恢复模块的输出；

(8)对预滤波器时域连续冲激响应进行时域采样，得到N₁个系数的预滤波 器时域离散脉冲响应preh(n)：

其中，g_R(t)为接收端匹配滤波器的时域连续冲激响应函数，T为符号周期， T_s为采样周期，满足T/T_s＝S，其中S为系统上采样倍数；

(9)在预滤波器N₁个系数preh(n),0≤n≤N₁-1后补N₂-1个零，对其做N点 FFT，得到预滤波器的频域系数preH(k),0≤k≤N-1：

(10)将纠正定时相偏后的N路频域序列Z_i(k)与预滤波器频域系数preH(k) 相乘，得到预滤波后的频域序列D_i(k),0≤k≤N-1,i∈N*,i≥1：

D_i(k)＝Z_i(k)preH(k),0≤k≤N-1；

(11)对预滤波后的频域序列D_i(k)做N点IFFT，取中间N₂路送给定时误 差估计进行定时误差估计；

(12)根据Gardner定时估计算法，利用N₂路并行数据d_i(n)计算第i时刻 定时误差估计值ξ_i：

ξ_i＝mean(ξ′_i)，其中mean(·)表示求平均；

(13)对第i时刻定时误差估计值ξ_i进行环路滤波，得到环路滤波输出信号 lpf_i；

(14)对环路滤波器输出信号lpf_i进行累加，得到FIFO控制信号m_i及小数 间隔δ_i：

δ′_i＝δ_i-1+lpf_i；

进一步，所述FIFO的读取控制方式如下：

当m_i＝1时，将i时刻的数据x_i(1)～x_i(N₂)与i+1时刻数据x_i+1(1)构成当前FIFO 的输出；

当m_i＝0时，x_i(1)～x_i(N₂)为当前FIFO的输出；

当m_i＝-1时，将i时刻数据x_i(1)～x_i(N₂-1)作为当前FIFO的输出。

进一步，所述(2)中的N取值为2的整数次幂。

进一步，所述(3)中的x_i(n)的N点FFT，按照下式计算：

进一步，所述(7)中计算Z_i(k)的N点IFFT，通过下式进行：

其中S为下采样倍数。

进一步，所述(13)中计算环路滤波输出信号lpf_i，通过下式进行：

(a)将定时误差估计值ξ_i与比例因子K_p相乘，得到比例支路信号 β_i＝ξ_iK_p,i≥1；

(b)将ξ_i与积分因子K_i相乘，再与移位寄存器中存储的第i-1时刻的积分支 路信号α_i-1相加，得到第i时刻的积分支路信号α_i,i≥1：

α_i＝α_i-1+K_iξ_i；

(c)将比例支路信号β_i与积分支路信号α_i相加，得到第i时刻环路滤波器输 出信号lpf_i：

lpf_i＝α_i+β_i。

本发明的另一目的在于提供一种所述高速并行解调结构中的定时恢复方法 在数字通信系统中的应用。

结合上述的所有技术方案，本发明所具备的优点及积极效果为：本发明在 基于APRX架构的并行定时恢复结构中增加预滤波器对信号进行预滤波消除定 时估计算法在低滚降因子时的自噪声现象。本发明由于在并行定时恢复架构中 引入了预滤波器对接收信号进行预滤波，在接收端消除了定时误差估计算法的 自噪声现象，提高了算法的定时同步性能，解决了现有算法在成型滤波器滚降 因子较低时定时抖动较大的问题。本发明由于匹配滤波及预滤波均在频域进行， 且增加的预滤波器频域系数固定，可以预置到ROM当中，因此本发明不会额外 占用较多的硬件资源。

附图说明

图1是本发明实施例提供的高速并行解调结构中的定时恢复方法流程图。

图2是本发明实施例提供的高速并行解调结构中的定时恢复方法的实现流 程图。

图3是本发明实施例提供的频域并行定时恢复框图。

图4是本发明实施例提供的与现有同步算法在256QAM调制，滚降因子为 0.05下的定时误差估计对比图。

图5是本发明实施例提供的与现有同步算法在256QAM调制，滚降因子为 0.05下的接收信号均方误差对比图。

图6是本发明实施例提供的与现有同步算法在256QAM调制，滚降因子为 0.05下的BER性能对比图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例， 对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以 解释本发明，并不用于限定本发明。

针对现有技术存在的问题，本发明提供了一种高速并行解调结构中的定时 恢复方法、数字通信系统，下面结合附图对本发明作详细的描述。

如图1所示，本发明实施例提供的高速并行解调结构中的定时恢复方法包 括以下步骤：

S101：根据控制信号读取FIFO中的并行数据，重叠保留复用，进行FFT 变换到频域；

S102：在频域进行匹配滤波，利用小数间隔纠正定时相偏；

S103：在频域进行预滤波，进行IFFT变换到时域，进行定时误差估计；

S104：环路滤波，产生控制信号及小数间隔。

下面结合附图对本发明的技术方案作进一步的描述。

如图2所示，本发明实施例提供的高速并行解调结构中的定时恢复方法包 括以下步骤：

步骤一，将输入的N₂路并行数据在N₂点并行FIFO中进行缓存，并根据 mNCO模块输出的控制信号m_i进行读取，FIFO的工作频率为f，并行数据速率 为f_s，且满足f≥f_s，i表示第i时刻，N₂为并行路数，决定了并行化处理降低处 理速度的倍数。FIFO读取控制方式如下：

当m_i＝1时，将i时刻的数据x_i(1)～x_i(N₂)与i+1时刻数据x_i+1(1)构成当前FIFO 的输出。

当m_i＝0时，x_i(1)～x_i(N₂)为当前FIFO的输出。

当m_i＝-1时，将i时刻数据x_i(1)～x_i(N₂-1)作为当前FIFO的输出。

步骤二，将N₂点并行FIFO中读取的N₂路并行数据送给移位寄存器与前一 时刻N₁-1路并行数据构成N点序列x_i(n)，其中，0≤n≤N-1表示第n路并行数 据，i∈N^*,i≥1表示第i时刻。需要注意的是，当i＝1时，移位寄存器默认的初始 值为0。

步骤三，对x_i(n)做N点FFT，其中，N＝N₁+N₂-1表示FFT点数，N₁表示 匹配滤波器的系数个数，得到对应的N点频域序列X_i(k),0≤k≤N-1：

步骤四，在匹配滤波器N₁个系数h(n),0≤n≤N₁-1后补N₂-1个零，对其做N 点FFT，得到匹配滤波器的频域系数H(k),0≤k≤N-1：

步骤五，将第i时刻的频域序列X_i(k)与匹配滤波器频域系数H(k)相乘，对 接收数据在频域进行匹配滤波，得到匹配滤波后的频域序列 Y_i(k),0≤k≤N-1,i∈N^*,i≥1：

Y_i(k)＝X_i(k)H(k),0≤k≤N-1。

步骤六，根据mNCO模块输出的小数间隔值δ_i对Y_i(k)进行频域定时相偏纠 正，得到纠正后的频域序列Z_i(k),0≤k≤N-1,i∈N^*,i≥1：

步骤七，纠正定时相偏后的N路频域序列Z_i(k)进行N点IFFT，并取中间N₂路进行下采样作为定时恢复模块的输出：

其中S为下采样倍数。

步骤八，对预滤波器时域连续冲激响应进行时域采样，得到N₁个系数的预 滤波器时域离散脉冲响应preh(n)：

其中，g_R(t)为接收端匹配滤波器的时域连续冲激响应函数，T为符号周期， T_s为采样周期，需要满足T/T_s＝S，其中S为系统上采样倍数。

步骤九，在预滤波器N₁个系数preh(n),0≤n≤N₁-1后补N₂-1个零，对其做N 点FFT，得到预滤波器的频域系数preH(k),0≤k≤N-1：

步骤十，将纠正定时相偏后的N路频域序列Z_i(k)与预滤波器频域系数 preH(k)相乘，得到预滤波后的频域序列D_i(k),0≤k≤N-1,i∈N*,i≥1：

D_i(k)＝Z_i(k)preH(k),0≤k≤N-1。

步骤十一，对预滤波后的频域序列D_i(k)做N点IFFT，取中间N₂路送给定 时误差估计进行定时误差估计；

步骤十二，基于Gardner算法，利用N₂路并行数据d_i(n)计算第i时刻定时 误差估计值ξ_i：

ξ_i＝mean(ξ′_i)，其中mean(·)表示求平均。

步骤十三，对第i时刻定时误差估计值ξ_i进行环路滤波，得到环路滤波输出 信号lpf_i：

a)将ξ_i与比例因子K_p相乘，得到比例支路信号β_i,i≥1：

β_i＝ξ_iK_p；

b)将ξ_i与积分因子K_i相乘，再与移位寄存器中存储的第i-1时刻的积分支 路信号α_i-1相加，得到第i时刻的积分支路信号α_i,i≥1：

α_i＝α_i-1+K_iξ_i；

c)将比例支路信号β_i与积分支路信号α_i相加，得到第i时刻环路滤波器输 出信号lpf_i：

lpf_i＝α_i+β_i。

步骤十四，对环路滤波器输出信号lpf_i进行累加，得到FIFO控制信号m_i及 定时相偏纠正信号δ_i：

δ′_i＝δ_i-1+lpf_i；

下面结合仿真实验对本发明的技术效果作详细的描述。

1、仿真条件：

本发明的仿真实验是在MATLAB 2014a软件下进行的，设信号的调制方式 为256APSK，升余弦匹配滤波的滚降因子α＝0.05，阶数为N₁＝241，并行路数 N₂＝16，FFT点数N＝N₁+N₂-1＝256，仿真所用信道为加性高斯白噪声信道，信 噪比Es/No＝40dB，设单个信噪比的仿真次数为2000次。

2、仿真内容与结果分析：

仿真1，在上述条件下用本发明与上述现有的同步算法在高斯信道下进行定 时同步，结果如图4所示。图4中横轴表示接收到的并行数据个数且经过10:1 抽取，纵轴表示定时误差估计值。

从图4中可以看出，当滚降因子α＝0.05时，原有算法的自噪声较大，即使 在信道环境较好的情况下，定时误差的估计值仍具有明显的波动，而增加预滤 波之后的定时恢复环路的抗自噪声性能得到明显改善。

仿真2，在上述条件下用本发明与上述现有的同步算法在高斯信道，不同信 噪比条件下进行定时同步，结果如图5所示。图5中横轴表示接收到的并行数 据个数且经过1000:1抽取，纵轴表示定时纠正后的信号与理想星座点的均方误 差，单位为dB。

从图5中可以看出，本发明能够有效消除现有算法的自噪声现象，减小接 收信号与理想星座点的欧式距离，从而降低了算法的稳态剩余误差。

仿真3，在上述条件下用本发明与上述现有的同步算法在高斯信道，不同信 噪比条件下进行定时同步，结果如图6所示。图6中横轴表示系统的信噪比 Es/No，其单位为分贝dB，纵轴表示误比特率性能(BER)。

从图6中可以看出，当信噪比较低时，定时估计的性能主要受到加性高斯 白噪声的影响，本发明提出的增加预滤波的方案效果不明显。当Es/No≥30dB时， 定时估计算法的性能主要由算法的特性决定，现有的Gardner算法由于其自噪声 效应，BER性能明显恶化，而本发明能够有效消除算法的自噪声，从而改善BER 性能。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于 此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，凡在本发明 的精神和原则之内所作的任何修改、等同替换和改进等，都应涵盖在本发明的 保护范围之内。

Claims (8)

1.一种高速并行解调结构中的定时恢复方法，其特征在于，所述高速并行解调结构中的定时恢复方法在基于APRX架构的并行定时恢复结构中增加预滤波器对信号进行预滤波消除定时估计算法自噪声引入的定时抖动，在并行定时恢复架构中引入预滤波器对接收信号进行预滤波；匹配滤波及预滤波均在频域进行，且增加的预滤波器频域系数固定，预置到ROM当中；

根据控制信号读取FIFO中的并行数据，重叠保留复用，进行FFT变换到频域；在频域进行匹配滤波，利用小数间隔纠正定时相偏:在频域进行预滤波，进行IFFT变换到时域，进行定时误差估计；环路滤波，产生控制信号及小数间隔。

2.如权利要求1所述的高速并行解调结构中的定时恢复方法，其特征在于，所述高速并行解调结构中的定时恢复方法包括：

(1)将输入的N₂路并行数据在N₂路并行FIFO中进行缓存，并根据mNCO模块输出的控制信号m_i进行读取，FIFO的工作频率为f，并行数据速率为f_s，且满足f≥f_s，i表示第i时刻，N₂为并行路数，决定了并行化处理降低处理速度的倍数；

(2)将N₂路并行FIFO中读取的N₂路并行数据按照重叠保留法，构造N点序列x_i(n)，其中，N＝N₁+N₂-1表示FFT点数，N₁表示匹配滤波器系数个数，n表示第n路并行数据，i∈N^*,i≥1表示第i时刻；

(3)对x_i(n)做N点FFT，得到对应的N点频域序列X_i(k),0≤k≤N-1；

(4)在匹配滤波器N₁个系数h(n),0≤n≤N₁-1后补N₂-1个零，对其做N点FFT，得到匹配滤波器的频域系数H(k),0≤k≤N-1；

(5)将第i时刻的频域序列X_i(k)与匹配滤波器频域系数H(k)相乘，得到匹配滤波后的频域序列Y_i(k),0≤k≤N-1,i∈N^*,i≥1；

(6)根据mNCO模块输出的小数间隔值δ_i对Y_i(k)在频域纠正定时相偏，得到纠正后的频域序列Z_i(k),0≤k≤N-1,i∈N^*,i≥1：

(7)纠正定时相偏后的N路频域序列Z_i(k)进行N点IFFT，并取中间N₂路进行下采样作为定时恢复模块的输出；

(8)对预滤波器时域连续冲激响应进行时域采样，得到N₁个系数的预滤波器时域离散脉冲响应preh(n)：

其中，g_R(t)为接收端匹配滤波器的时域连续冲激响应函数，T为符号周期，T_s为采样周期，满足T/T_s＝S，其中S为系统上采样倍数；

(9)在预滤波器N₁个系数preh(n),0≤n≤N₁-1后补N₂-1个零，对其做N点FFT，得到预滤波器的频域系数preH(k),0≤k≤N-1：

(10)将纠正定时相偏后的N路频域序列Z_i(k)与预滤波器频域系数preH(k)相乘，得到预滤波后的频域序列D_i(k),0≤k≤N-1,i∈N^*,i≥1：

D_i(k)＝Z_i(k)preH(k),0≤k≤N-1；

(11)对预滤波后的频域序列D_i(k)做N点IFFT，取中间N₂路进行定时误差估计；

(12)根据Gardner定时估计算法，利用N₂路并行数据d_i(n)计算第i时刻定时误差估计值ξ_i：

ξ_i＝mean(ξ′_i)，其中mean(·)表示求平均；

(13)对第i时刻定时误差估计值ξ_i进行环路滤波，得到环路滤波输出信号lpf_i；

(14)对环路滤波器输出信号lpf_i进行累加，得到FIFO控制信号m_i及小数间隔δ_i：

δ′_i＝δ_i-1+lpf_i；

3.如权利要求2所述的高速并行解调结构中的定时恢复方法，其特征在于，所述FIFO的读取控制方式如下：

当m_i＝1时，将i时刻的数据x_i(1)～x_i(N₂)与i+1时刻数据x_i+1(1)构成当前FIFO的输出；

当m_i＝0时，x_i(1)～x_i(N₂)为当前FIFO的输出；

当m_i＝-1时，将i时刻数据x_i(1)～x_i(N₂-1)作为当前FIFO的输出。

4.如权利要求2所述的高速并行解调结构中的定时恢复方法，其特征在于，所述(2)中的N取值为2的整数次幂。

5.如权利要求2所述的高速并行解调结构中的定时恢复方法，其特征在于，所述(3)中的x_i(n)的N点FFT，按照下式计算：

6.如权利要求2所述的高速并行解调结构中的定时恢复方法，其特征在于，所述(7)中计算Z_i(k)的N点IFFT，通过下式进行：

其中S为下采样倍数。

7.如权利要求2所述的高速并行解调结构中的定时恢复方法，其特征在于，所述(13)中计算环路滤波输出信号lpf_i，通过下式进行：

(a)将定时误差估计值ξ_i与比例因子K_p相乘，得到比例支路信号β_i＝ξ_iK_p,i≥1；

(b)将ξ_i与积分因子K_i相乘，再与移位寄存器中存储的第i-1时刻的积分支路信号α_i-1相加，得到第i时刻的积分支路信号α_i,i≥1：

α_i＝α_i-1+K_iξ_i；

(c)将比例支路信号β_i与积分支路信号α_i相加，得到第i时刻环路滤波器输出信号lpf_i：

lpf_i＝α_i+β_i。

8.一种如权利要求1～7任意一项所述高速并行解调结构中的定时恢复方法在数字通信系统中的应用。

Images