CN105024696B - 多通道并行模数转换系统采样时间误差的校准装置及方法 - Google Patents

Abstract

本发明公开了一种多通道并行模数转换系统采样时间误差的校准方法及装置，包括：模拟输入信号从TIADC系统的输入端进入；TIADC系统的输出端通过开关电路与采样时间误差估计电路的输入端连接；TIADC系统的输出端还与多路复用器输入端连接，并将采样时间误差值送入采样时间误差补偿电路；多路复用器的输出端以及采样时间误差估计电路的输出端与采样时间误差补偿电路的输入端连接，采样时间误差补偿电路输出端的输出信号为校准的输出信号。通过本发明，不仅校准了TIADC采样时间误差，还解决了混叠问题、提高了校准电路的运行速度，且便于硬件实现。

Description

多通道并行模数转换系统采样时间误差的校准装置及方法

技术领域

本发明涉及高速高精度模数转换技术领域，尤指一种多通道并行模数转换系统采样时间误差的校准装置及方法。

背景技术

随着数字信号处理技术的发展，数字电路对模数转换器的采样速率要求越来越高。模拟数字转换器(ADC，Analog-to-digital converter)最重要的性能参数是转换精度与转换速度。不过，ADC的速度和精度却是相互制约的，随ADC转换速度的提高，其精度呈下降趋势，受目前ADC芯片发展水平的限制，单个ADC很难同时具备高速率和高精度。

为实现更高的采样速率，可以采用M个相对低速、高精度的ADC多通道并行工作。理想情况下，各个通道的ADC性能完全匹配，采样时刻均匀交错。每一个子ADC均只工作在较低的频率上，就能以较高的采样频率对输入信号进行模数转换，转换率提高了M倍。理论上，这种并行结构可以使得采样率随并联的ADC数目呈线性地提高，可以很好的提高ADC的采样率。但是，由于通道之间存在的通道失配误差，例如偏置误差、增益失配、采样时间误差，降低了并行系统的整体性能。因此，通道失配的校正技术成为研究热点。

对于多通道并行ADC系统而言，采样时间误差与系统输入信号频率相关，当系统的输入信号频率大于单个ADC的奈奎斯特频率时，由于每个通道都不满足奈奎斯特定理而产生频谱混叠，混叠给与频率相关的采样时间误差的校正带来了困难，导致一些研究成果仅能校正增益失配和偏置误差，却不能校正与频率相关的采样时间误差。

发明内容

为了解决上述技术问题，本发明提供了一种多通道并行模数转换系统采样时间误差的校准装置及方法，能够解决与频率相关的采样时间误差的校正问题，此外，还能够降低硬件电路设计的复杂度，提高校准电路的运行速度，而且便于硬件实现。

为了达到本发明目的，本发明提供了一种多通道并行模数转换系统采样时间误差的校准装置，包括：时钟产生电路、时间交替模数转换系统TIADC、多路复用器MUX、开关电路、采样时间误差估计电路和采样时间误差补偿电路，其中，模拟输入信号从TIADC系统的输入端进入；TIADC系统的输出端通过开关电路与采样时间误差估计电路的输入端连接；TIADC系统的输出端还与多路复用器输入端连接，并将采样时间误差值送入采样时间误差补偿电路；多路复用器的输出端以及采样时间误差估计电路的输出端与采样时间误差补偿电路的输入端连接，采样时间误差补偿电路输出端的输出信号为校准的输出信号。

进一步地，所述TIADC系统利用M个相同的、采样速率为f的模数转换系统ADC以一个固定的时间间隔依次对同一个模拟输入信号进行并行采样，相邻两个子ADC之前的采样时间间隔为Ts＝1/fs，相位差值为2π/M，把子ADC的采样输出利用MUX组合起来作为整个并行ADC的输出；所述TIADC系统的采样速率为fs，其中fs＝Mf。

进一步地，所述采样时间误差估计电路包括：数字低通滤波器、Farrow结构延时滤波器、数字微分器、延迟单元、乘法器、减法器以及累加器，其中，所述TIADC系统的各个子ADC的输出端分别与数字低通滤波器的输入端连接；数字低通滤波器的输出端与延迟单元的输入端连接，M-1个待校准子通道的数字低通滤波的输出端与Farrow结构延时滤波器的输入端连接；Farrow结构延时滤波器的输出端与数字微分器以及累加器的输入端连接；数字微分器的输出端与乘法器输入端连接；乘法器的输出端与累加器的输入端连接；累加器以及延迟单元的输出端与减法器的输入端连接；减法器的输出端、系数μ以及数字微分器的输出端与乘法器的输入端连接；累加器的输出端与延迟单元的输入端连接；延迟单元的输出端以及乘法器的输出端与累加器的输入端连接；累加器、乘法器以及延迟单元组成了自适应调整电路；累加器的输出端的输出为采样时间的误差值。

进一步地，所述采样时间误差补偿电路包括：数字微分器、系数变量模块、乘法器和减法器，其中，多路复用器的输出端与数字微分器的输入端连接；数字微分器的输出端、采样时间误差估计电路的输出端以及系数变量模块的输出端与乘法器的输入端连接；乘法器的输出端以及多路复用器的输出端与减法器的输入端连接，减法器的输出信号为校准的输出信号。

本发明还提供了一种多通道并行模数转换系统采样时间误差的校准方法，应用于如前所述的装置，包括：模拟输入信号进入TIADC系统进行采样；接通开关电路中的开关，把经过采样的输出信号送入采样时间误差估计电路中，根据估计算法计算出采样时间误差值；把采样时间误差值送入采样时间误差补偿电路中，根据校准算法进行误差校准。

进一步地，所述多通道并行模数转换系统包括M个通道，M为整数；将一个通道作为参考通道，其余M-1个通道作为待校正通道；所述经过采样的输出信号包括参考通道的输出信号和待校正通道的输出信号。

进一步地，所述接通开关电路中的开关，把采样输出的信号送入采样时间误差估计电路中，根据估计算法计算出采样时间误差值，包括：接通开关电路中的开关，把经过采样的输出信号送入数字低通滤波器中，得到窄带无混叠的低频输出信号y_m(n)，其中m＝0,1…M-1；将参考通道的输出信号作为参考值，而其余M-1个通道为带有采样时间误差的待校准通道；把待校准的M-1个通道的输出信号分别送入Farrow结构延时滤波器中得到延迟半个单元的输出信号a_m(n)；把a_m(n)分别送入数字微分器进行求导运算得到输出信号b_m(n)；将b_m(n)送入乘法器与采样时间误差值γ_m相乘得到输出信号c_m(n)；把输出信号c_m(n)和输出信号a_m(n)放入加法器中，得到M-1个待校准通道的理想输出信号；将待校准的M-1个通道的理想输出信号送入减法器分别与参考通道的采样输出信号进行求差，所得的通道间的误差信号e(n)反馈作为采样时间误差的参考值，基于最小均方LMS算法计算出采样时间误差值。

进一步地，所述把采样时间误差值送入采样时间误差补偿电路中，根据校准算法进行误差校准，包括：把采样时间误差值送入采样时间误差补偿电路中；经过MUX的输出信号送入数字微分器，把数字微分器的输出信号和采样时间误差值以及数值变量送入乘法器计算出系统误差；把系统误差和经过MUX的输出信号放入减法器中做差，得到校准后的输出信号y_c(n)。

所述采样时间误差估计电路进行一次采样时间误差计算；所述方法还包括：所述采样时间误差估计电路完成一次采样时间误差计算后，将开关电路中的开关打开来提高校准电路的运行速度。

本发明中，把采样时间误差校准的两个部分估计和补偿何为一体，利用开关电路来控制采样时间误差估计电路的开关，降低了硬件设计的复杂度和硬件电路的功耗，提高了校准的速度；校准电路全部采用数字电路，降低了硬件设计的复杂度，便于硬件实现；估计电路基于数字低通滤波器解决了混叠问题，补偿电路由于是针对多通道信号合并之后进行的补偿，也避免了混叠问题。因此，本发明不仅可以达到校准TIADC采样时间误差的目的，而且可以解决混叠问题、降低硬件电路设计的复杂度，提高校准电路的运行速度，便于硬件实现

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。

图1是本发明的一种实施例中多通道并行模数转换系统采样时间误差的校准装置的示意图。

图2是本发明的一种实施例中TIADC系统的示意图。

图3是本发明的一种实施例中采样时间误差估计电路的示意图。

图4是本发明的一种实施例中采样时间误差补偿电路的示意图。

图5是本发明的一种实施例中多通道并行模数转换系统采样时间误差的校准方法的示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

图1是本发明的一种实施例中多通道并行模数转换系统采样时间误差的校准装置的示意图。如图1所示，该装置包括：时钟产生电路1、时间交替模数转换系统(TIADC，TimeInterleaved ADC)2、多路复用器(MUX，multiplex)3、开关电路4、采样时间误差估计电路5、采样时间误差补偿电路6，其中，

模拟输入信号从TIADC系统2的输入端进入；

TIADC系统2的输出端通过开关电路4与采样时间误差估计电路5的输入端连接，计算TIADC的采样时间误差值；

TIADC系统2的输出端与多路复用器3输入端连接，将采样时间误差值送入采样时间误差补偿电路6；

多路复用器3的输出端以及采样时间误差估计电路5的输出端与采样时间误差补偿电路6的输入端连接，对误差信号进行补偿，采样时间误差补偿电路输出端输出的信号就是校准后的系统的输出信号。

TIADC系统如图2所示，TIADC系统的基本工作原理是利用M个相同的、采样速率为f的ADC以一个固定的时间间隔依次对同一个模拟输入信号进行并行采样，相邻两个子ADC之前的采样时间间隔为Ts＝1/fs，相位差值为2π/M，最后把子ADC的采样输出利用MUX组合起来作为整个并行ADC的输出。由于整个系统的采样速率为fs，其中fs＝Mf，因此，这种时间交替并行采样结构使得系统的采样速率提高了M倍，达到了高速采样的目的。

根据该装置的结构，可以看出采样时间误差的校准主要由两部分组成，即：采样时间误差估计和采样时间误差补偿。

进一步地，采样时间误差估计电路5如图3所示，包括：数字低通滤波器51、Farrow结构延时滤波器52、数字微分器53、延迟单元(delay)54、乘法器55、减法器56以及累加器57，其中，TIADC系统的各个子通道的ADC的输出端分别与数字低通滤波器51的输入端连接，数字低通滤波器51的输出端与延迟单元54的输入端连接；M-1个待校准子通道的数字低通滤波51的输出端与Farrow结构延时滤波器52的输入端连接；Farrow结构延时滤波器52的输出端与数字微分器53以及累加器57的输入端连接；数字微分器53的输出端与乘法器55输入端连接；乘法器55的输出端与累加器57的输入端连接；累加器57以及延迟单元54的输出端与减法器56的输入端连接；减法器56的输出端、系数μ以及数字微分器53的输出端与乘法器55的输入端连接；累加器57的输出端与延迟单元54的输入端连接；延迟单元54的输出端以及乘法器55的输出端与累加器57的输入端连接；累加器57、乘法器55以及延迟单元54组成了自适应调整电路；这里，累加器57的输出端的输出即为采样时间的误差值。

进一步地，采样时间误差补偿电路6如图4所示，包括：数字微分器61、系数变量模块62、乘法器63以及减法器64，其中，MUX3的输出端与数字微分器61的输入端连接；数字微分器61的输出端、采样时间误差估计电路5的输出端以及系数变量模块62的输出端与乘法器63的输入端连接；乘法器63的输出端以及MUX3的输出端与减法器64的输入端连接，减法器64的输出端的输出信号就是校准的输出。

基于上述的多通道并行模数转换系统采样时间误差的校准装置，本发明还提供了一种多通道并行模数转换系统采样时间误差的校准方法，如图5所示，包括：

步骤501、模拟输入信号进入TIADC系统进行采样。

本步骤中，模拟输入信号x(t)进入TIADC系统，TIADC系统利用M个相同的、采样速率为f的ADC以一个固定的时间间隔依次对同一个模拟输入信号进行并行采样，相邻两个子ADC之前的采样时间间隔为Ts＝1/fs，相位差值为2π/M，最后把子ADC的采样输出利用MUX组合起来作为整个并行ADC的输出，这种时间交替并行采样结构使得系统的采样速率提高了M倍。

步骤502、接通开关电路中的开关，把采样后的信号送入采样时间误差估计电路中，根据估计算法计算出采样时间误差值。

本步骤中，当开关电路中的开关a和开关b接通后，把采样后的信号送入采样时间误差估计电路中，根据估计算法计算出采样时间误差值，其中在采样时间误差估计电路中，允许信号有轻微的过采样，这样基于数字低通滤波器可以把混叠消除。

估计算法的基本思路为：

把第一通道作为参考通道(Δt₀＝0)，相对于第一通道，其余的M-1个通道不仅存在采样时间误差Δt_m＝γ_mT(γ_m<1)，还有周期延迟；这里，考虑用一组补偿滤波器对这M-1个通道的输出的误差和延迟进行补偿，使之来靠近第一通道。但实际上，补偿后的输出信号和参考通道的输出信号是不同，存在差别e(n)。基于最小均方算法，利用差别e(n)，通过自适应迭代，估算出采样时间误差值，其中迭代算法默认为采样时间误差是从0开始。

估计算法的具体推导为：

第一步：对于采样时间误差的求解，采用基于最小均方算法(Least Mean Square,LMS)的LMS-频域自适应估计算法。

首先，把采样后的信号先利用数字低通滤波器进行处理，之后得到窄带无混叠的两通道的采样输出信号，一般将第一通道作为参考通道(Δt₀＝0)，相对于第一通道，第m通道存在采样时间误差Δt_m＝γ_mT(γ_m<1)和，利用补偿滤波器K(e^jω)对其余的M-1个通道采样输出进行相位和采样时间误差的补偿，从而得到M-1个非参考通道的理想输出数据y_0m(n)，其频谱表示为：

Y_0m(e^jω)＝Y_m(e^jω)K(e^jω) (1)

其中，补偿滤波器的表达式为：

同理，对补偿滤波器K(e^jω)采用泰勒近似并且忽略其高阶项得到：

K(e^jω)＝e^-mjω/M(1+(-jωmt_m/M))

＝F₁(e^jω)+(-m/M)γ_mF₃(e^jω)F₁(e^jω) (3)

为了简化电路设计的复杂度，用Farrow结构延迟滤波器来近似F1(n)，用数字微分器来表示F3(n)。

综上所述，就可以得到经过相位和采样时间误差补偿后的M-1个非参考通道的理想采样输出信号的表达式：

y_0m(n)＝y_m(n)*f₁(n)+y_m(n)*f₁(n)*(-m/M)f₃(n)γ_m(n) (4)

理论上，补偿后的待校正通道的理想采样输出信号y_0m(n)应与参考通道的采样输出数据y₀(n)完全相同。实际上，待校正通道的理想采样输出信号与其参考通道间存在误差e_0m(n)：

e_0m(n)＝y₀(n)-y_0m(n) (5)

第二步：基于LMS来估计M通道并行ADC系统的采样时间误差。

基于LMS算法得到待校正通道输出序列的采样时间误差迭代公式为：

γ_m(n+1)＝γ_m(n)+μ·e_0m(n)·T(n) (6)

这里，用T(n)表示自适应时间误差模块的输入部分，其表示为：

T(n)＝y_m(n)*f₁(n)*(-m/M)f₃(n) (7)

综合上述推导，就得到了M通道并行ADC系统采样时间误差LMS-频域自适应估计算法。

基于上述的估计算法，计算出采样时间误差值，具体为：

A、当开关电路接通a、b时，电路进入采样时间误差估计状态。首先把经过采样的输出信号送入数字低通滤波器中，得到窄带无混叠的低频输出信号y_m(n)，其中m＝0,1…M-1，一般情况下，把第一通道的输出信号作为参考值，而其余M-1个通道为带有采样时间误差的待校准通道；

B、把待校准的M-1个通道的输出信号分别送入Farrow结构延时滤波器中得到延迟半个单元的输出信号a_m(n)，再把此序列分别送入数字微分器进行求导运算得到输出信号b_m(n)，最后将b_m(n)送入乘法器与采样时间误差值γ_m相乘得到输出信号c_m(n)；最后把输出信号c_m(n)和输出信号a_m(n)放入加法器中，得到M-1个待校准通道的理想输出信号；

C、将待校准的M-1个通道的理想采样输出信号送入减法器分别与参考通道的采样输出信号进行求差，所得的通道间的误差信号e(n)反馈作为采样时间误差的参考值，基于LMS方法自适应地调整时间误差的值，这里，采样时间误差值γ_m默认从0开始，直到误差的数量级满足设计指标要求，例如误差的数量级范围为10^-4～10^-5，估计结束。

步骤503、把采样时间误差值送入采样时间误差补偿电路中，根据校准算法进行误差校准。

在本步骤中，事实上当采样时间误差估计电路完成一次计算后，之后的校准过程，不需要重复的进行计算，因此，可以把开关a和b打开，这样可以提高校准电路的运行速度。

当开关电路a、b打开后，只有补偿电路工作；这时，估计出的采样时间误差值已经存入补偿电路中。把经过MUX之后的输出信号送入数字微分器中，之后把数字微分器的输出信号和采样时间误差的估计值以及数值变量一起送入乘法器中，这时，就可以计算出系统误差。最后，把系统误差和MUX之后的输出信号放入减法器中做差，得到校准后的输出信号y_c(n)。

本发明中，把采样时间误差校准的两个部分估计和补偿何为一体，利用开关电路来控制采样时间误差估计电路的开关，降低了硬件设计的复杂度和硬件电路的功耗，提高了校准的速度；校准电路全部采用数字电路，降低了硬件设计的复杂度，便于硬件实现；估计电路基于数字低通滤波器解决了混叠问题，补偿电路由于是针对多通道信号合并之后进行的补偿，也避免了混叠问题。因此本发明不仅可以达到校准TIADC采样时间误差的目的，而且可以解决混叠问题、降低硬件电路设计的复杂度，提高校准电路的运行速度，便于硬件实现。

虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (9)

1.一种多通道并行模数转换系统采样时间误差的校准装置，其特征在于，包括：时钟产生电路、时间交替模数转换系统TIADC、多路复用器MUX、开关电路、采样时间误差估计电路和采样时间误差补偿电路，其中，

模拟输入信号从TIADC系统的输入端进入；

TIADC系统的多个输出端通过开关电路与采样时间误差估计电路的输入端连接；

TIADC系统的多个输出端与MUX输入端连接，并将MUX输出值送入采样时间误差补偿电路；

MUX的输出端和采样时间误差估计电路的输出端分别与采样时间误差补偿电路的输入端连接，采样时间误差补偿电路输出端的输出信号为校准的输出信号；

其中，当所述开关电路接通时，所述校准装置进入采样时间误差估计状态；所述采样时间误差估计电路完成一次计算后，估计出的采样时间误差值存入所述采样时间误差补偿电路中；断开所述开关电路，所述采样时间误差补偿电路对所述MUX的输出端的输出信号进行校准。

2.根据权利要求1所述的多通道并行模数转换系统采样时间误差的校准装置，其特征在于，所述TIADC系统利用M个相同的、采样速率为f的模数转换系统ADC以一个固定的时间间隔依次对同一个模拟输入信号进行并行采样，相邻两个子ADC之间的采样时间间隔为Ts＝1/fs，相位差值为2π/M，把多个子ADC的采样输出利用MUX组合起来作为整个并行ADC的输出；所述TIADC系统的采样速率为fs，其中fs＝Mf。

3.根据权利要求1所述的多通道并行模数转换系统采样时间误差的校准装置，其特征在于，所述采样时间误差估计电路包括：数字低通滤波器、Farrow结构延时滤波器、数字微分器、延迟单元、乘法器、减法器以及累加器，其中，

所述TIADC系统的参考通道的子ADC的输出端与第一数字低通滤波器的输入端连接，所述第一数字低通滤波器的输出端与第一延迟单元的输入端连接；

所述TIADC系统的M-1个待校准子通道的各个子ADC的输出端分别与各个第二数字低通滤波器的输入端连接；所述M-1个待校准子通道的数字低通滤波的输出端分别与Farrow结构延时滤波器的输入端连接；Farrow结构延时滤波器的输出端与数字微分器以及第一累加器的输入端连接；数字微分器的输出端与第一乘法器输入端连接；第一乘法器的输出端与第一累加器的输入端连接；第一累加器以及第一延迟单元的输出端与减法器的输入端连接；减法器的输出端、系数μ以及数字微分器的输出端与第二乘法器的输入端连接；第二累加器的输出端与第二延迟单元的输入端连接；第二延迟单元的输出端以及第二乘法器的输出端与第二累加器的输入端连接；第二累加器、第二乘法器以及第二延迟单元组成了自适应调整电路；第二累加器的输出端的输出为采样时间的误差值。

4.根据权利要求1所述的多通道并行模数转换系统采样时间误差的校准装置，其特征在于，所述采样时间误差补偿电路包括：数字微分器、系数变量模块、乘法器和减法器，其中，

多路复用器的输出端与数字微分器的输入端连接；数字微分器的输出端、采样时间误差估计电路的输出端以及系数变量模块的输出端与乘法器的输入端连接；乘法器的输出端以及多路复用器的输出端与减法器的输入端连接，减法器的输出信号为校准的输出信号。

5.一种多通道并行模数转换系统采样时间误差的校准方法，应用于如权利要求1～4中任一项所述的装置，其特征在于，包括：

模拟输入信号进入TIADC系统进行采样；

接通开关电路中的开关，把经过采样的多路输出信号送入采样时间误差估计电路中，根据估计算法计算出采样时间误差值；

把采样时间误差值送入采样时间误差补偿电路中，根据校准算法进行误差校准。

6.根据权利要求5所述的多通道并行模数转换系统采样时间误差的校准方法，其特征在于，所述多通道并行模数转换系统包括M个通道，M为整数；将一个通道作为参考通道，其余M-1个通道作为待校正通道；所述经过采样的输出信号包括参考通道的输出信号和待校正通道的输出信号。

7.根据权利要求6所述的多通道并行模数转换系统采样时间误差的校准方法，其特征在于，所述接通开关电路中的开关，把采样输出的信号送入采样时间误差估计电路中，根据估计算法计算出采样时间误差值，包括：

接通开关电路中的开关，把经过采样的输出信号送入数字低通滤波器中，得到窄带无混叠的低频输出信号y_m(n)，其中m＝0,1…M-1；

将参考通道的输出信号作为参考值，而其余M-1个通道为带有采样时间误差的待校准通道；

把待校准的M-1个通道的输出信号分别送入Farrow结构延时滤波器中得到延迟半个单元的输出信号a_m(n)；把a_m(n)分别送入数字微分器进行求导运算得到输出信号b_m(n)；将b_m(n)送入乘法器与采样时间误差值γ_m相乘得到输出信号c_m(n)；把输出信号c_m(n)和输出信号a_m(n)放入加法器中，得到M-1个待校准通道的理想输出信号；

将待校准的M-1个通道的理想输出信号送入减法器分别与参考通道的采样输出信号进行求差，所得的通道间的误差信号e(n)反馈作为采样时间误差的参考值，基于最小均方LMS算法计算出采样时间误差值。

8.根据权利要求6所述的多通道并行模数转换系统采样时间误差的校准方法，其特征在于，所述把采样时间误差值送入采样时间误差补偿电路中，根据校准算法进行误差校准，包括：

把采样时间误差值送入采样时间误差补偿电路中；

经过MUX的输出信号送入数字微分器，把数字微分器的输出信号和采样时间误差值以及数值变量送入乘法器计算出系统误差；

把系统误差和经过MUX的输出信号放入减法器中做差，得到校准后的输出信号y_c(n)。

9.根据权利要求6所述的多通道并行模数转换系统采样时间误差的校准方法，其特征在于，所述采样时间误差估计电路进行一次采样时间误差计算；

所述方法还包括：

所述采样时间误差估计电路完成一次采样时间误差计算后，将开关电路中的开关断开来提高校准电路的运行速度。