CN108432140B - 一种校正装置和方法 - Google Patents

一种校正装置和方法 Download PDF

Info

Publication number
CN108432140B
CN108432140B CN201580085573.1A CN201580085573A CN108432140B CN 108432140 B CN108432140 B CN 108432140B CN 201580085573 A CN201580085573 A CN 201580085573A CN 108432140 B CN108432140 B CN 108432140B
Authority
CN
China
Prior art keywords
analog
value
time error
sampling period
compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580085573.1A
Other languages
English (en)
Other versions
CN108432140A (zh
Inventor
李珽
任建乐
肖宇翔
朱尔霓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN108432140A publication Critical patent/CN108432140A/zh
Application granted granted Critical
Publication of CN108432140B publication Critical patent/CN108432140B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种校正装置和方法，涉及数字采集技术领域，以解决现有采用模拟域的补偿方式进行时间误差校正，导致的补偿精度较低，难以满足ADC的SFDR需求的问题。校正装置包括：M个采样/保持电路(102)、与M个采样/保持电路(102)的时钟控制端一一对应连接的M个模拟时钟电路(101)、与M个采样/保持电路(102)的输出端一一对应连接的M个模数转换器ADC(103)、与M个ADC(103)的输出端连接的数据选择器MUX(104)、与MUX(104)的输出端连接的时间误差数字补偿单元(105)、与时间误差数字补偿单元(105)的输出端连接的时间误差估计单元(106)、与时间误差估计单元(106)的输出端连接的误差补偿分配单元(107)，误差补偿分配单元(107)与时间误差数字补偿单元(105)和M个采样/保持电路(102)连接。

Description

一种校正装置和方法
技术领域
本发明涉及数字采集技术领域，尤其涉及一种校正装置和方法。
背景技术
模数转换器(Analog to Digital Coverter，ADC)是数字采集系统中用于从模拟信号中提取有用信息并实现信号数字化处理的重要器件。随着信息电子技术的不断发展，各个领域对模数转换器统的速度和精度提出了越来越高的要求，然而，受限于器件本身的制作工艺，单片ADC难以在满足高速采样的同时又保持较高的采样精度。
为了解决这个问题，Black & Hodges在1980年提出了时间交替采样的ADC(Time-interleaved ADC，TIADC)，又称多通道并行采样，利用M片ADC构成并行采样系统，每个子通道ADC以一个固定的时间间隔依次对同一输入模拟信号进行并行交替采样，最后在系统后端通过数据选择器(Multiplexer，MUX)将这多路数据拼接成一个总的输出信号，如：图1为TIADC的系统框图，将模拟信号X(t)分别经过M个子通道ADC处理，将各子通道处理后的数字信号经过MUX合并为输出信号Y[n]，如此，整个采样系统的采样频率为每片ADC采样频率之和，成倍地提高了系统采样率，达到了高速采样的目的。
然而，在实现过程中，由于各通道电路制造工艺存在局限性、差异性以及元器件的老化、采样时钟的非理想特性(相位延时、抖动)、信号路径造成的传输延迟等等问题，造成每个子通道采样时钟的偏移，由此产生时钟失配误差，这些失配误差的存在使得输出信号频谱产生大量的杂散分量，严重影响采样系统的信噪比以及无杂散动态范围(SpuriousFree Dynamic Range，SFDR)，降低了整个采样系统的性能。因此，为了提高TIADC系统的整体性能，必须对各子通道进行时间误差的校正，时间误差的校正主要涉及误差的估计和补偿，时间误差补偿又分为模拟域的补偿和数字域的补偿两种方式。
图2为模拟域的误差补偿的原理框图，相比图1，增加了包括时间误差的估计以及时间误差的模拟补偿在内的时间误差模拟校正的部分，通过对当前数字输出信号Y[n]进行各个子通道时间误差的估计，并将估计值转换为模拟域补偿值去调节下一时刻每个子通道的采样时钟控制电路，对各子通道的采样时钟进行补偿，从而实现时间误差的校正。但是，由于模拟域的校正精度受限电路补偿精度，且补偿精度与电路复杂度强相关，而各通道电路制造工艺存在局限性、差异性以及模拟器件的非理想特性导致模拟补偿的精度无法准确控制，且在功耗受限的情况下，模拟电路的复杂度有限，因此，模拟域的补偿精度较低，难以满足ADC的SFDR需求。
发明内容
本发明的实施例提供一种校正装置和方法，以解决现有采用模拟域的补偿方式进行时间误差校正，导致的补偿精度较低，难以满足ADC的SFDR需求的问题。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，本发明实施例提供一种校正装置，所述装置可以包括：M个采样/保持电路、与所述M个采样/保持电路的时钟控制端一一对应连接的M个模拟时钟电路、与所述M个采样/保持电路的输出端一一对应连接的M个模数转换器ADC、与所述M个ADC的输出端连接的数据选择器MUX、与所述MUX的输出端连接的时间误差数字补偿单元、与所述时间误差数字补偿单元的输出端连接的时间误差估计单元、与所述时间误差估计单元的输出端连接的误差补偿分配单元，所述误差补偿分配单元与所述时间误差数字补偿单元和所述M个采样/保持电路连接；所述M为大于等于2的整数；所述M个采样/保持电路和所述M个ADC一一对应的组成M个子通道；
其中，所述时间误差估计单元，用于获取第一采样周期内与所述M个子通道一一对应的M个第一时间误差值，并向所述误差补偿分配单元输出所述M个第一时间误差值；
所述误差补偿分配单元，用于分别根据预设的补偿策略对所述M个第一时间误差值进行处理，得到与所述M个第一时间误差值对应的M组补偿值；每组补偿值包含：一个模拟域补偿值和一个数字域补偿值；
将所述M组补偿值中的M个模拟域补偿值一一对应的发送至所述M个模拟时钟电路，将所述M组补偿值中的M个数字域补偿值发送至所述时间误差数字补偿单元；
所述M个模拟时钟电路中的任一模拟时钟电路，用于根据接收到的模拟域补偿值，调整第一采样周期内与所述模拟时钟电路连接的采样/保持电路的采样时刻；
所述M个采样/保持电路中的任一采样/保持电路，用于根据所述模拟时钟电路调整后的采样时刻对输入的模拟信号进行采样处理，并向所述ADC输出采样后的信号；
所述M个ADC中的任一ADC，用于对接收到的采样后的信号进行量化、编码处理，向所述MUX输出处理后的信号；
所述MUX，用于将所述M个ADC输出的M路低速信号合并为高速串行输出的数字信号，并向所述时间误差数字补偿单元输出所述数字信号；
所述时间误差数字补偿单元，用于根据所述时间误差补偿分配单元输出的M个数字域补偿值，一一对应的对所述数字信号中的M路信号进行误差补偿，并输出补偿后的数字信号。
如此，由时间误差估计单元估计各子通道的时间误差估计值并计算得到时间误差值，误差补偿分配单元对时间误差值进行补偿分配，分配合理的模拟域补偿值和数字域补偿值，根据分配的模拟域补偿值和数字域补偿值进行模拟域补偿和数字域补偿，通过混合域补偿的方式校正TIADC的时间误差，不依赖单一的模拟或数字域的补偿，充分利用模拟域适合大步长粗校正与数字域适合小步长高精度校正的优势，有机的将模拟和数字校正结合起来，能够利用最少的功耗及资源开销达到最优的时间误差校正效果。
可选的，在第一方面的一种可实现方式中，对于所述M个子通道中的任一子通道，所述时间误差估计单元具体用于：
记录第二采样周期内所述子通道的时间误差估计值以及第二时间误差值；所述第二采样周期为与所述第一采样周期相邻的上一采样周期；
根据所述时间误差估计值以及第二时间误差值，得到所述子通道的第一时间误差值。
具体的，可以根据公式Δtm(k+1)＝Δtm(k)+Δt_estim得到第一采样周期期内与所述子通道对应的第一时间误差值，
其中，m取1～M中的任一数值，Δtm(k+1)为第一采样周期内与第m个子通道对应的第一时间误差值；Δtm(k)为第一采样周期之前的采样周期内与所述第m个子通道对应的时间误差值；Δt_estim为第m个子通道的时间误差估计值。
可选的，在第一方面的又一种可实现方式中，对于所述M个第一时间误差值中与第一子通道对应的第一时间误差值，所述第一子通道为所述M个子通道中的任一子通道，所述第一子通道包含第一模拟时钟电路和第一ADC；所述误差补偿分配单元具体用于：
判断所述第一时间误差值与所述第二采样周期内所述第一模拟时钟电路的模拟域补偿值的差是否小于所述第一模拟时钟电路的调节步长；
若确定所述第一时间误差值与所述第二采样周期内所述第一模拟时钟电路的模拟域补偿值的差小于所述第一模拟时钟电路的调节步长，则将所述第二采样周期内所述第一模拟时钟的模拟域补偿值作为所述第一采样周期内所述第一模拟时钟的模拟域补偿值，并根据所述第一时间误差值与所述第一采样周期内所述第一模拟时钟的模拟域补偿值得到所述第一采样周期内所述第一子通道的数字域补偿值；
若确定所述第一时间误差值与所述第二采样周期内所述第一模拟时钟电路的模拟域补偿值的差不小于所述第一模拟时钟电路的调节步长，则根据第一模拟电路的调节步长、修正值及所述第二采样周期内所述第一模拟时钟电路的模拟补偿值得到所述第一采样周期内所述第一模拟时钟电路的模拟域补偿值，以及根据所述第一时间误差值与所述第一采样周期内所述第一模拟时钟的模拟域补偿值得到所述第一采样周期内所述第一子通道的数字域补偿值。
具体的，可以根据公式
Figure GPA0000246044210000071
得到第k+1个采样周期内第m个子通道的模拟域补偿值和数字域补偿值；
其中，所述k为大于等于0的整数；Δt_Astepm为第m个模拟时钟电路的调节步长，α为第m个模拟时钟电路的调节步长的修正值，Δt_am(k)为第k个采样周期内第m个模拟时钟电路的模拟域补偿值，Δtm(k+1)为第k+1个采样周期内第m个子通道的时间误差值；Δt_am(k+1)为第k+1个采样周期内第m个模拟时钟电路的模拟域补偿值；Δt_dm(k+1)为第k+1个采样周期内第m个子通道的数字补偿值。
第二方面，本发明实施例提供一种校正方法，用于校正交替模数转换器TIADC产生的时间误差，所述TIADC包括：M个采样/保持电路、与所述M个采样/保持电路的时钟控制端一一对应连接的M个模拟时钟电路、与所述M个采样/保持电路的输出端一一对应连接的M个模数转换器ADC、与所述M个ADC的输出端连接的数据选择器MUX；所述M为大于等于2的整数；所述M个采样/保持电路和所述M个ADC一一对应的组成M个子通道；所述方法可以包括：
获取第一采样周期内与所述M个子通道一一对应的M个第一时间误差值；
分别根据预设的补偿策略对所述M个第一时间误差值进行处理，获取与所述M个第一时间误差值一一对应的M组补偿值；每组补偿值包含：一个模拟域补偿值和一个数字域补偿值；
根据所述M组补偿值中的M个模拟域补偿值对应调整所述M个模拟时钟电路在所述第一采样周期内的采样时刻，以使得与模拟时钟电路连接的采样/保持电路根据所述模拟时钟电路调整后的采样时刻对输入的模拟信号进行采样处理；
根据所述M组补偿值中的M个数字域补偿值对应调整所述M路子通道输出的数字信号。
如此，根据时间误差值进行补偿分配，分配合理的模拟域补偿值和数字域补偿值，根据分配的模拟域补偿值和数字域补偿值进行模拟域补偿和数字域补偿，通过混合域补偿的方式校正TIADC的时间误差，不依赖单一的模拟或数字域的补偿，充分利用模拟域适合大步长粗校正与数字域适合小步长高精度校正的优势，有机的将模拟和数字校正结合起来，能够利用最少的功耗及资源开销达到最优的时间误差校正效果。
可选的，在第二方面的一种可实现方式中，对于所述M个子通道中的任一子通道，所述获取第一采样周期内所述子通道的时间误差值：
记录第二采样周期内所述子通道的第二时间误差值以及时间误差估计值；所述第二采样周期为与所述第一采样周期相邻的上一采样周期；
根据所述时间误差估计值以及第
Figure GPA0000246044210000081
二时间误差值，得到所述子通道的第一时间误差值。
可选的，在第二方面的又一种可实现方式中，对于所述M个第一时间误差值中与第一子通道对应的第一时间误差值，所述第一子通道为所述M个子通道中的任一子通道，所述第一子通道包含第一模拟时钟电路和第一ADC；所述根据预设的补偿策略对所述第一时间误差值进行处理，获取与所述第一时间误差值对应的一组补偿值具体包括：
判断所述第一时间误差值与所述第二采样周期内所述第一模拟时钟电路的模拟域补偿值的差是否小于所述第一模拟时钟电路的调节步长；
若确定所述第一时间误差值与所述第二采样周期内所述第一模拟时钟电路的模拟域补偿值的差小于所述第一模拟时钟电路的调节步长，则将所述第二采样周期内所述第一模拟时钟的模拟域补偿值作为所述第一采样周期内所述第一模拟时钟的模拟域补偿值，并根据所述第一时间误差值与所述第一采样周期内所述第一模拟时钟的模拟域补偿值得到所述第一采样周期内所述第一子通道的数字域补偿值；
若确定所述第一时间误差值与所述第二采样周期内所述第一模拟时钟电路的模拟域补偿值的差不小于所述第一模拟时钟电路的调节步长，则根据第一模拟电路的调节步长、修正值及所述第二采样周期内所述第一模拟时钟电路的模拟补偿值得到所述第一采样周期内所述第一模拟时钟电路的模拟域补偿值，以及根据所述第一时间误差值与所述第一采样周期内所述第一模拟时钟的模拟域补偿值得到所述第一采样周期内所述第一子通道的数字域补偿值。
具体的，可以根据公式
Figure GPA0000246044210000091
得到第k+1个采样周期内第m个子通道的模拟域补偿值和数字域补偿值；
其中，所述k为大于等于0的整数；Δt_Astepm为第m个模拟时钟电路的调节步长，α为第m个模拟时钟电路的调节步长的修正值，Δt_am(k)为第k个采样周期内第m个模拟时钟电路的模拟域补偿值，Δtm(k+1)为第k+1个采样周期内第m个子通道的时间误差值；Δt_am(k+1)为第k+1个采样周期内第m个模拟时钟电路的模拟域补偿值；Δt_dm(k+1)为第k+1个采样周期内第m个子通道的数字补偿值。
由上可知，本发明实施例提供一种校正装置和方法，包括：M个采样/保持电路、与所述M个采样/保持电路的时钟控制端一一对应连接的M个模拟时钟电路、与所述M个采样/保持电路的输出端一一对应连接的M个模数转换器ADC、与所述M个ADC的输出端连接的数据选择器MUX、与所述MUX的输出端连接的时间误差数字补偿单元、与所述时间误差数字补偿单元的输出端连接的时间误差估计单元、与所述时间误差估计单元的输出端连接的误差补偿分配单元，所述误差补偿分配单元与所述时间误差数字补偿单元和所述M个采样/保持电路连接；所述M为大于等于2的整数；所述M个采样/保持电路和所述M个ADC一一对应的组成M个子通道；由时间误差估计单元估计各子通道的时间误差值，误差补偿分配单元根据时间误差值进行补偿分配，分配合理的模拟域补偿值和数字域补偿值，根据分配的模拟域补偿值和数字域补偿值进行模拟域补偿和数字域补偿，通过混合域补偿的方式校正TIADC的时间误差，不依赖单一的模拟或数字域的补偿，充分利用模拟域适合大步长粗校正与数字域适合小步长高精度校正的优势，有机的将模拟和数字校正结合起来，本装置能够利用最少的功耗及资源开销达到最优的时间误差校正效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有TIADC的系统框图；
图2为现有采用模拟域补偿方式校正TIADC时间误差的示意图；
图3为本发明实施例提供的校正装置的结构图；
图4为本发明实施例提供的校正方法的流程图。
具体实施方式
本发明的核心思想是：将根据估计出的时间误差值，合理分配模拟域补偿值和数字域补偿值，用模拟域补偿值进行模拟域误差校正，用数字域补偿值进行数字域误差校正，相比现有单一的模拟域或数字域校正，本发明不依赖于模拟电路的高精度补偿，无需大资源消耗的数字补偿电路，解决了低功耗下难以实现高精度时间误差补偿的问题。
下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“第一”、“第二”、“另一”等指示的系统或元件为基于实施例描述的具有一定功能的系统或元件，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的系统或元件必须有此命名，因此不能理解为对本发明的限制。
图3为本发明实施例提供的一种校正装置10的结构图，如图3所示，所述校正装置10可以包括：M个采样/保持(Sample/Hold，S/H)电路、与所述M个采样/保持电路102的时钟控制端一一对应连接的M个模拟时钟电路101、与所述M个采样/保持电路102的输出端一一对应连接的M个模数转换器(Analog to Digital Converter，ADC103)、与所述M个ADC103的输出端连接的数据选择器(Multiplexer，MUX)104、与所述MUX104的输出端连接的时间误差数字补偿单元105、与所述时间误差数字补偿单元105的输出端连接的时间误差估计单元106、与所述时间误差估计单元106的输出端连接的误差补偿分配单元107，所述误差补偿分配单元107与所述时间误差数字补偿单元105和所述M个采样/保持电路102连接；所述M为大于等于2的整数；所述M个采样/保持电路102和所述M个ADC103一一对应的组成M个子通道。
需要说明的是，图3所述的时间误差数字补偿单元105、时间误差估计单元106、误差补偿分配单元107可以集成为一个单独的校正单元，用于校正现有的TIADC产生的时间误差，也可以如图1所示，和构成TIADC的单元集中在一起作为一个校正装置，校正该装置内部的TIADC产生的时间误差，本发明实施例对此不进行限定，本发明仅以图3所示的校正装置为例进行说明。
所述时间误差估计单元106，用于获取第一采样周期内与所述M个子通道一一对应的M个第一时间误差值，并向所述误差补偿分配单元107输出所述M个第一时间误差值。
其中，在本发明实施例中，M个采样/保持电路102采用等间隔或非等间隔的采样时刻交替地对输入的模拟信号进行采样，从第一个采样/保持电路轮流到第M个采样/保持电路均采样一次为一轮采样，即一轮采样包含M个采样时刻，待该轮采样完成后，再轮流进行下一轮采样，第一采样周期可以为任一采样周期，每个采样周期可以包含多轮采样，每个采样时刻由一个模拟时钟电路101产生，用于使与模拟时钟电路101连接的采样/保持电路102利用模拟时钟电路101产生的采样时刻对输入的模拟信号进行采样。
第一时间误差值可以为：在第一采样周期前，对本次采样周期中经子通道的采样/保持电路102、ADC103处理后的数字信号的时间误差预先进行估计得到的值。
所述误差补偿分配单元107，用于分别根据预设的补偿策略对所述M个第一时间误差值进行处理，得到与所述M个第一时间误差值对应的M组补偿值；每组补偿值包含：一个模拟域补偿值和一个数字域补偿值；
将所述M组补偿值中的M个模拟域补偿值一一对应的发送至所述M个模拟时钟电路101，将所述M组补偿值中的M个数字域补偿值发送至所述时间误差数字补偿单元105。
其中，补偿策略用于合理的分配模拟域补偿值和数字域补偿值，该补偿策略的执行可以根据需要进行设置，本发明实施例对此不进行限定。
例如，若校正装置包含4个子通道，其中子通道1对应一个时间误差值，且根据该时间误差值得到第1组补偿值，此时可以将第1组补偿值中的模拟域补偿值发送至子通道1中的模拟时钟电路101，将第1组补偿值中的数字域补偿值发送至时间误差数字补偿单元105，由所述时间误差数字补偿单元105对MUX104输出的数字信号中经子通道1处理后的信号的误差进行校正。
所述M个模拟时钟电路101中的任一模拟时钟电路101，用于根据接收到的模拟域补偿值，调整第一采样周期内与所述模拟时钟电路101连接的采样/保持电路102的采样时刻。
可选的，模拟时钟电路101可以利用模拟补偿值转去改变采样/保持电路102的时钟寄存器来调整采样时刻。
所述M个采样/保持电路102中的任一采样/保持电路102，用于根据所述模拟时钟电路101调整后的采样时刻对输入的模拟信号进行采样处理，并向所述ADC103输出采样后的信号。
可选的，采样/保持电路102，可以用于接收输入的模拟信号X(t)，采用调整后的采样时刻对模拟信号在离散点处取样本值，完成连续时间信号到离散时间信号的转换。
所述M个ADC103中的任一ADC103，用于对接收到的采样后的信号进行量化、编码处理，向所述MUX104输出处理后的信号。
其中，量化、编码为现有技术，在此不再详细赘述。
所述MUX104，用于将所述M个ADC103输出的M路低速信号合并为高速串行输出的数字信号，并向所述时间误差数字补偿单元105输出所述数字信号。
在本发明实施例中，M个采样/保持电路102采用等间隔或非等间隔的采样时刻交替地对输入的模拟信号进行采样，因此，在一个采样周期内，MUX104接收到的经M个子通道处理后的数字信号在时间上具有先后顺序，所以，将所述M个ADC103输出的M个信号合并为一组数字信号可以为：按照时间顺序将M个ADC103输出的M个信号排列在一起。
所述时间误差数字补偿单元105，用于根据所述时间误差补偿分配单元107输出的M个数字域补偿值，一一对应的对所述数字信号中的M路信号进行误差补偿，并输出补偿后的数字信号。
可选的，所述时间误差数字补偿单元105可以用于根据数字补偿值计算出M组多抽头数字滤波器系数，将M路信号分别与得到的多抽头数字滤波器系数进行卷积操作实现数字误差的补偿。
进一步的，对于任一子通道的第一时间误差值，所述时间误差估计单元106具体可以用于：
记录第二采样周期内所述子通道的第二时间误差值以及时间误差估计值；所述第二采样周期为与所述第一采样周期相邻的上一采样周期；
根据所述第二时间误差值以及时间误差估计值，得到所述子通道的第一时间误差值。
具体的，可以根据前一采样周期内的时间误差估计值通过迭代方式获得当前采样周期内的时间误差值，如：所述时间误差估计单元106可以用于：
根据公式Δtm(k+1)＝Δtm(k)+Δt_estim得到第一采样周期期内与所述子通道对应的第一时间误差值，
其中，m取1～M中的任一数值，Δtm(k+1)为第一采样周期内与第m个子通道对应的第一时间误差值；Δtm(k)为第一采样周期之前的采样周期内与所述第m个子通道对应的时间误差值；Δt_estim为第m个子通道的时间误差估计值。
进一步的，对于所述M个第一时间误差值中与第一子通道对应的第一时间误差值，所述第一子通道为所述M个子通道中的任一子通道，所述第一子通道包含第一模拟时钟电路和第一ADC；所述误差补偿分配单元107可以用于：
判断所述第一时间误差值与所述第二采样周期内所述第一模拟时钟电路的模拟域补偿值的差是否小于所述第一模拟时钟电路的调节步长；所述模拟域补偿值根据模拟域补偿值得到；
若确定所述第一时间误差值与所述第二采样周期内所述第一模拟时钟电路的模拟域补偿值的差小于所述第一模拟时钟电路的调节步长，则将所述第二采样周期内所述第一模拟时钟的模拟域补偿值作为所述第一采样周期内所述第一模拟时钟的模拟域补偿值，并根据所述第一时间误差值与所述第一采样周期内所述第一模拟时钟的模拟域补偿值得到所述第一采样周期内所述第一子通道的数字域补偿值；即根据公式：
Figure GPA0000246044210000151
得到模拟域补偿值和数字域补偿值；
其中，所述k为大于等于0的整数；Δt_am(k)为第k个采样周期内第m个模拟时钟电路的模拟域补偿值，Δtm(k+1)为第k+1个采样周期内第m个子通道的时间误差值；Δt_am(k+1)为第k+1个采样周期内第m个模拟时钟电路的模拟域补偿值。
若确定所述第一时间误差值与所述第二采样周期内所述第一模拟时钟电路的模拟域补偿值的差不小于所述第一模拟时钟电路的调节步长，则根据第一模拟电路的调节步长、修正值及所述第二采样周期内所述第一模拟时钟电路的模拟补偿值得到所述第一采样周期内所述第一模拟时钟电路的模拟域补偿值，以及根据所述第一时间误差值与所述第一采样周期内所述第一模拟时钟的模拟域补偿值得到所述第一采样周期内所述第一子通道的数字域补偿值。
具体的，当确定第m个子通道的第一时间误差值与所述第二采样周期内第m个模拟时钟电路的模拟域补偿值的差不小于所述第m个模拟时钟电路的调节步长时，所述第m个模拟时钟电路用于控制所述第m个子通道中的第m个采样/保持电路的采样时刻，所述m取1～M中的任一值，所述误差补偿单元可以用于：
根据公式
Figure GPA0000246044210000161
得到第k+1个采样周期内第m个子通道的模拟域补偿值和数字域补偿值；
其中，所述k为大于等于0的整数；Δt_Astepm为第m个的调节步长，α为第m个的调节步长的修正值，Δt_am(k)为第k个采样周期内第m个模拟时钟电路的模拟域补偿值，Δtm(k+1)为第k+1个采样周期内第m个子通道的时间误差值；Δt_am(k+1)为第k+1个采样周期内第m个模拟时钟电路的模拟域补偿值；Δt_dm(k+1)为第k+1个采样周期内第m个子通道的数字补偿值。
其中，所述修正值可以为固定的预设值，还可以通过查询模拟时钟电路的调节步长、当前获得的时间误差值与修正值的对应关系表得到；本发明实施例对此不进行限定。
需要说明的是，模拟时钟电路101的调节步长可以根据需要设置为固定不变的值，也可以根据当前获得的时间误差值设置为变化的值，本发明实施例对此不进行限定。
由上可知，本发明实施例提供一种校正装置，包括：M个采样/保持电路、与所述M个采样/保持电路的时钟控制端一一对应连接的M个模拟时钟电路、与所述M个采样/保持电路的输出端一一对应连接的M个模数转换器ADC、与所述M个ADC的输出端连接的数据选择器MUX、与所述MUX的输出端连接的时间误差数字补偿单元、与所述时间误差数字补偿单元的输出端连接的时间误差估计单元、与所述时间误差估计单元的输出端连接的误差补偿分配单元，所述误差补偿分配单元与所述时间误差数字补偿单元和所述M个采样/保持电路连接；所述M为大于等于2的整数；所述M个采样/保持电路和所述M个ADC一一对应的组成M个子通道；由时间误差估计单元估计计算得到各子通道的时间误差值，误差补偿分配单元对时间误差值进行补偿分配，分配合理的模拟域补偿值和数字域补偿值，根据分配的模拟域补偿值和数字域补偿值进行模拟域补偿和数字域补偿，通过混合域补偿的方式校正TIADC的时间误差，不依赖单一的模拟或数字域的补偿，充分利用模拟域适合大步长粗校正与数字域适合小步长高精度校正的优势，有机的将模拟和数字校正结合起来，本装置能够利用最少的功耗及资源开销达到最优的时间误差校正效果。
为了便于描述，以下实施例一以步骤的形式示出并详细描述了本发明提供的数据传输方法的过程，其中，示出的步骤也可以在一组可执行指令的计算机系统中执行。此外，虽然在图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
图4为本发明实施例提供的一种校正方法，用于校正交替模数转换器TIADC产生的时间误差，所述TIADC包括：M个采样/保持电路、与所述M个采样/保持电路的时钟控制端一一对应连接的M个模拟时钟电路、与所述M个采样/保持电路的输出端一一对应连接的M个模数转换器ADC、与所述M个ADC的输出端连接的数据选择器MUX；所述M为大于等于2的整数；所述M个采样/保持电路和所述M个ADC一一对应的组成M个子通道；采样/保持电路，可以用于接收输入的模拟信号X(t)，采用调整后的采样时刻对模拟信号在离散点处取样本值，完成连续时间信号到离散时间信号的转换；所述M个ADC中的任一ADC，用于对接收到的采样后的信号进行量化、编码处理，向所述MUX输出处理后的信号，所述MUX，用于将所述M个ADC输出的M路低速信号合并为高速串行输出的数字信号，并向所述时间误差数字补偿单元输出所述数字信号；如图4所示，所述方法可以包括：
S101：获取第一采样周期内与所述M个子通道一一对应的M个第一时间误差值。
其中，在本发明实施例中，M个采样/保持电路采用等间隔或非等间隔的采样时刻交替地对输入的模拟信号进行采样，从第一个采样/保持电路轮流到第M个采样/保持电路均采样一次为一轮采样，即一轮采样包含M个采样时刻，待该轮采样完成后，再轮流进行下一轮采样，第一采样周期可以为任一采样周期，每个采样周期可以包含多轮采样，每个采样时刻由一个模拟时钟电路产生，用于使与模拟时钟电路连接的采样/保持电路利用模拟时钟电路产生的采样时刻对输入的模拟信号进行采样。
进一步的，对于任一子通道的第一时间误差值，所述获取第一采样周期内所述子通道的第一时间误差值可以包括：
记录第二采样周期内所述子通道的第二时间误差值以及时间误差估计值；所述第二采样周期为与所述第一采样周期相邻的上一采样周期；
根据所述第二时间误差值以及时间误差估计值，得到所述子通道的第一时间误差值。
具体的，可以根据前一采样周期内的时间误差估计值通过迭代方式获得当前采样周期内的时间误差值，如：
根据公式Δtm(k+1)＝Δtm(k)+Δt_estim得到第一采样周期期内与所述子通道对应的第一时间误差值，
其中，m取1～M中的任一数值，Δtm(k+1)为第一采样周期内与第m个子通道对应的第一时间误差值；Δtm(k)为第一采样周期之前的采样周期内与所述第m个子通道对应的时间误差值；Δt_estim为第m个子通道的时间误差估计值。
S102：分别根据预设的补偿策略对所述M个第一时间误差值进行处理，获取与所述M个第一时间误差值一一对应的M组补偿值；每组补偿值包含：一个模拟域补偿值和一个数字域补偿值。
其中，补偿策略用于合理的分配模拟域补偿值和数字域补偿值，该补偿策略的执行可以根据需要进行设置，本发明实施例对此不进行限定。
可选的，对于所述M个第一时间误差值中与第一子通道对应的第一时间误差值，所述第一子通道为所述M个子通道中的任一子通道，所述第一子通道包含第一模拟时钟电路和第一ADC；所述根据预设的补偿策略对所述第一时间误差值进行处理，获取与所述第一时间误差值对应的一组补偿值具体包括：
判断所述第一时间误差值与所述第二采样周期内所述第一模拟时钟电路的模拟域补偿值的差是否小于所述第一模拟时钟电路的调节步长；所述模拟域补偿值根据模拟域补偿值得到；
若确定所述第一时间误差值与所述第二采样周期内所述第一模拟时钟电路的模拟域补偿值的差小于所述第一模拟时钟电路的调节步长，则将所述第二采样周期内所述第一模拟时钟的模拟域补偿值作为所述第一采样周期内所述第一模拟时钟的模拟域补偿值，并根据所述第一时间误差值与所述第一采样周期内所述第一模拟时钟的模拟域补偿值得到所述第一采样周期内所述第一子通道的数字域补偿值；即根据公式：
Figure GPA0000246044210000201
得到模拟域补偿值和数字域补偿值；
其中，所述k为大于等于0的整数；Δt_am(k)为第k个采样周期内第m个模拟时钟电路的模拟域补偿值，Δtm(k+1)为第k+1个采样周期内第m个子通道的时间误差值；Δt_am(k+1)为第k+1个采样周期内第m个模拟时钟电路的模拟域补偿值。
若确定所述第一时间误差值与所述第二采样周期内所述第一模拟时钟电路的模拟域补偿值的差不小于所述第一模拟时钟电路的调节步长，则根据第一模拟电路的调节步长、修正值及所述第二采样周期内所述第一模拟时钟电路的模拟补偿值得到所述第一采样周期内所述第一模拟时钟电路的模拟域补偿值，以及根据所述第一时间误差值与所述第一采样周期内所述第一模拟时钟的模拟域补偿值得到所述第一采样周期内所述第一子通道的数字域补偿值。
具体的，当确定第m个子通道的第一时间误差值与所述第二采样周期内第m个模拟时钟电路的模拟域补偿值的差不小于所述第m个模拟时钟电路的调节步长时，所述第m个模拟时钟电路用于控制所述第m个子通道中的第m个采样/保持电路的采样时刻，所述m取1～M中的任一值，所述根据预设的补偿策略对所述第m个子通道的第一时间误差值进行处理，获取与所述第一时间误差值对应的一组补偿值可以包括：
根据公式
Figure GPA0000246044210000202
得到第k+1个采样周期内第m个子通道的模拟域补偿值和数字域补偿值；
其中，所述k为大于等于0的整数；Δt_Astepm为第m个模拟时钟电路的调节步长，α为第m个模拟时钟电路的调节步长的修正值，Δt_am(k)为第k个采样周期内第m个模拟时钟电路的模拟域补偿值，Δtm(k+1)为第k+1个采样周期内第m个子通道的时间误差值；Δt_am(k+1)为第k+1个采样周期内第m个模拟时钟电路的模拟域补偿值；Δt_dm(k+1)为第k+1个采样周期内第m个子通道的数字补偿值。
其中，所述修正值可以为固定的预设值，还可以通过查询模拟时钟电路的调节步长、当前获得的时间误差值与修正值的对应关系表得到；本发明实施例对此不进行限定。
需要说明的是，模拟时钟电路的调节步长可以根据需要设置为固定不变的值，也可以根据当前获得的时间误差值设置为变化的值，本发明实施例对此不进行限定。
S103：根据所述M组补偿值中的M个模拟域补偿值对应调整所述M个模拟时钟电路在所述第一采样周期内的采样时刻，以使得与模拟时钟电路连接的采样/保持电路根据所述模拟时钟电路调整后的采样时刻对输入的模拟信号进行采样处理。
S104：根据所述M组补偿值中的M个数字域补偿值对应的对调整所述M个子通道输出的M路数字信号进行误差补偿，并输出补偿后的数字信号。
可选的，可以根据数字补偿值计算出M组多抽头数字滤波器系数，将M路信号分别与得到的多抽头数字滤波器系数进行卷积操作实现数字误差的补偿。
由上可知，本发明实施例提供一种校正方法，获取第一采样周期内与所述M个子通道一一对应的M个第一时间误差值；分别根据预设的补偿策略对所述M个第一时间误差值进行处理，获取与所述M个第一时间误差值一一对应的M组补偿值；每组补偿值包含：一个模拟域补偿值和一个数字域补偿值；根据所述M组补偿值中的M个模拟域补偿值对应调整所述M个模拟时钟电路在所述第一采样周期内的采样时刻，以使得与模拟时钟电路连接的采样/保持电路根据所述模拟时钟电路调整后的采样时刻对输入的模拟信号进行采样处理；根据所述M组补偿值中的M个数字域补偿值对应地对所述M个子通道输出的M个数字信号进行误差补偿，并输出补偿后的数字信号。如此，通过混合域补偿的方式校正TIADC的时间误差，不依赖单一的模拟或数字域的补偿，充分利用模拟域适合大步长粗校正与数字域适合小步长高精度校正的优势，有机的将模拟和数字校正结合起来，本装置能够利用最少的功耗及资源开销达到最优的时间误差校正效果。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (8)

1.一种校正装置，其特征在于，包括：M个采样/保持电路、与所述M个采样/保持电路的时钟控制端一一对应连接的M个模拟时钟电路、与所述M个采样/保持电路的输出端一一对应连接的M个模数转换器ADC、与所述M个ADC的输出端连接的数据选择器MUX、与所述MUX的输出端连接的时间误差数字补偿单元、与所述时间误差数字补偿单元的输出端连接的时间误差估计单元、与所述时间误差估计单元的输出端连接的误差补偿分配单元，所述误差补偿分配单元与所述时间误差数字补偿单元和所述M个采样/保持电路连接；所述M为大于等于2的整数；所述M个采样/保持电路和所述M个ADC一一对应的组成M个子通道；
所述时间误差估计单元，用于计算第一采样周期内与所述M个子通道一一对应的M个第一时间误差值，并向所述误差补偿分配单元输出所述M个第一时间误差值；
所述误差补偿分配单元，用于分别根据预设的补偿策略对所述M个第一时间误差值进行处理，得到与所述M个第一时间误差值对应的M组补偿值；每组补偿值包含：一个模拟域补偿值和一个数字域补偿值；
将所述M组补偿值中的M个模拟域补偿值一一对应的发送至所述M个模拟时钟电路，将所述M组补偿值中的M个数字域补偿值发送至所述时间误差数字补偿单元；
所述M个模拟时钟电路中的任一模拟时钟电路，用于根据接收到的模拟域补偿值，调整第一采样周期内与所述模拟时钟电路连接的采样/保持电路的采样时刻；
所述M个采样/保持电路中的任一采样/保持电路，用于根据所述模拟时钟电路调整后的采样时刻对输入的模拟信号进行采样处理，并向所述ADC输出采样后的信号；
所述M个ADC中的任一ADC，用于对接收到的采样后的信号进行量化、编码处理，向所述MUX输出处理后的信号；
所述MUX，用于将所述M个ADC输出的M路低速信号合并为高速串行输出的数字信号，并向所述时间误差数字补偿单元输出所述数字信号；
所述时间误差数字补偿单元，用于根据所述误差补偿分配单元输出的M个数字域补偿值，一一对应的对所述数字信号中的M路信号进行误差补偿，并输出补偿后的数字信号；
其中，对于所述M个第一时间误差值中与第一子通道对应的第一时间误差值，所述第一子通道为所述M个子通道中的任一子通道，所述第一子通道包含第一模拟时钟电路和第一ADC；所述误差补偿分配单元具体用于：
判断所述第一时间误差值与第二采样周期内所述第一模拟时钟电路的模拟域补偿值的差是否小于所述第一模拟时钟电路的调节步长；所述模拟域补偿值根据模拟域补偿值得到；所述第二采样周期为与所述第一采样周期相邻的上一采样周期；
若确定所述第一时间误差值与所述第二采样周期内所述第一模拟时钟电路的模拟域补偿值的差小于所述第一模拟时钟电路的调节步长，则将所述第二采样周期内所述第一模拟时钟的模拟域补偿值作为所述第一采样周期内所述第一模拟时钟的模拟域补偿值，并根据所述第一时间误差值与所述第一采样周期内所述第一模拟时钟的模拟域补偿值得到所述第一采样周期内所述第一子通道的数字域补偿值；
若确定所述第一时间误差值与所述第二采样周期内所述第一模拟时钟电路的模拟域补偿值的差不小于所述第一模拟时钟电路的调节步长，则根据第一模拟电路的调节步长、修正值及所述第二采样周期内所述第一模拟时钟电路的模拟补偿值得到所述第一采样周期内所述第一模拟时钟电路的模拟域补偿值，以及根据所述第一时间误差值与所述第一采样周期内所述第一模拟时钟的模拟域补偿值得到所述第一采样周期内所述第一子通道的数字域补偿值。
2.根据权利要求1所述的校正装置，其特征在于，对于所述M个子通道中的任一子通道，所述时间误差估计单元具体用于：
记录所述第二采样周期内所述子通道的第二时间误差值以及第一时间误差估计值；
根据所述第二时间误差值以及第一时间误差估计值，得到所述子通道的第一时间误差值。
3.根据权利要求1所述的校正装置，其特征在于，当所述误差补偿分配单元确定第m个子通道的第一时间误差值与所述第二采样周期内第m个模拟时钟电路的模拟域补偿值的差不小于所述第m个模拟时钟电路的调节步长时，所述第m个模拟时钟电路用于控制所述第m个子通道中的第m个采样/保持电路的采样时刻，所述m取1～M中的任一值，所述误差补偿分配单元具体用于：
根据公式
Figure FDA0002623737520000021
得到第k+1个采样周期内第m个子通道的模拟域补偿值和数字域补偿值；
其中，所述k为大于等于0的整数；Δt_Astepm为第m个模拟时钟电路的调节步长，α为第m个模拟时钟电路的调节步长的修正值，Δt_am(k)为第k个采样周期内第m个模拟时钟电路的模拟域补偿值，Δtm(k+1)为第k+1个采样周期内第m个子通道的时间误差值；Δt_am(k+1)为第k+1个采样周期内第m个模拟时钟电路的模拟域补偿值；Δt_dm(k+1)为第k+1个采样周期内第m个子通道的数字补偿值。
4.根据权利要求3所述的校正装置，其特征在于，
所述修正值为固定的预设值，
或者，所述修正值为通过查询模拟时钟电路的调节步长、当前获得的时间误差值与修正值的对应关系表得到。
5.一种校正方法，用于校正交替模数转换器TIADC产生的时间误差，所述TIADC包括：M个采样/保持电路、与所述M个采样/保持电路的时钟控制端一一对应连接的M个模拟时钟电路、与所述M个采样/保持电路的输出端一一对应连接的M个模数转换器ADC、与所述M个ADC的输出端连接的数据选择器MUX；所述M为大于等于2的整数；所述M个采样/保持电路和所述M个ADC一一对应的组成M个子通道；其特征在于，所述方法包括：
获取第一采样周期内与所述M个子通道一一对应的M个第一时间误差值；
分别根据预设的补偿策略对所述M个第一时间误差值进行处理，获取与所述M个第一时间误差值一一对应的M组补偿值；每组补偿值包含：一个模拟域补偿值和一个数字域补偿值；
根据所述M组补偿值中的M个模拟域补偿值对应调整所述M个模拟时钟电路在所述第一采样周期内的采样时刻，以使得与模拟时钟电路连接的采样/保持电路根据所述模拟时钟电路调整后的采样时刻对输入的模拟信号进行采样处理；
根据所述M组补偿值中的M个数字域补偿值对应地对所述M个子通道输出的M路数字信号进行误差补偿，并输出补偿后的数字信号；
其中，对于所述M个第一时间误差值中与第一子通道对应的第一时间误差值，所述第一子通道为所述M个子通道中的任一子通道，所述第一子通道包含第一模拟时钟电路和第一ADC；所述根据预设的补偿策略对所述第一时间误差值进行处理，获取与所述第一时间误差值对应的一组补偿值具体包括：
判断所述第一时间误差值与第二采样周期内所述第一模拟时钟电路的模拟域补偿值的差是否小于所述第一模拟时钟电路的调节步长；所述模拟域补偿值根据模拟域补偿值得到；所述第二采样周期为与所述第一采样周期相邻的上一采样周期；
若确定所述第一时间误差值与所述第二采样周期内所述第一模拟时钟电路的模拟域补偿值的差小于所述第一模拟时钟电路的调节步长，则将所述第二采样周期内所述第一模拟时钟的模拟域补偿值作为所述第一采样周期内所述第一模拟时钟的模拟域补偿值，并根据所述第一时间误差值与所述第一采样周期内所述第一模拟时钟的模拟域补偿值得到所述第一采样周期内所述第一子通道的数字域补偿值；
若确定所述第一时间误差值与所述第二采样周期内所述第一模拟时钟电路的模拟域补偿值的差不小于所述第一模拟时钟电路的调节步长，则根据第一模拟电路的调节步长、修正值及所述第二采样周期内所述第一模拟时钟电路的模拟补偿值得到所述第一采样周期内所述第一模拟时钟电路的模拟域补偿值，以及根据所述第一时间误差值与所述第一采样周期内所述第一模拟时钟的模拟域补偿值得到所述第一采样周期内所述第一子通道的数字域补偿值。
6.根据权利要求5所述的校正方法，其特征在于，对于所述M个子通道中的任一子通道，所述获取第一采样周期内所述子通道的时间误差值：
记录第二采样周期内所述子通道的第二时间误差值以及时间误差估计值；
根据所述第二时间误差值以及时间误差估计值，得到所述子通道的第一时间误差值。
7.根据权利要求5所述的校正方法，其特征在于，当确定第m个子通道的第一时间误差值与所述第二采样周期内第m个模拟时钟电路的模拟域补偿值的差不小于所述第m个模拟时钟电路的调节步长时，所述第m个模拟时钟电路用于控制所述第m个子通道中的第m个采样/保持电路的采样时刻，所述m取1～M中的任一值，所述根据预设的补偿策略对所述第m个子通道的第一时间误差值进行处理，获取与所述第一时间误差值对应的一组补偿值具体包括：
根据公式
Figure FDA0002623737520000031
得到第k+1个采样周期内第m个子通道的模拟域补偿值和数字域补偿值；
其中，所述k为大于等于0的整数；Δt_Astepm为第m个模拟时钟电路的调节步长，α为第m个模拟时钟电路的调节步长的修正值，Δt_am(k)为第k个采样周期内第m个模拟时钟电路的模拟域补偿值，Δtm(k+1)为第k+1个采样周期内第m个子通道的时间误差值；Δt_am(k+1)为第k+1个采样周期内第m个模拟时钟电路的模拟域补偿值；Δt_dm(k+1)为第k+1个采样周期内第m个子通道的数字补偿值。
8.根据权利要求7所述的校正方法，其特征在于，
所述修正值为固定的预设值，
或者，所述修正值通过查询模拟时钟电路的调节步长、当前获得的时间误差值与修正值的对应关系表得到。
CN201580085573.1A 2015-12-31 2015-12-31 一种校正装置和方法 Active CN108432140B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2015/100148 WO2017113305A1 (zh) 2015-12-31 2015-12-31 一种校正装置和方法

Publications (2)

Publication Number Publication Date
CN108432140A CN108432140A (zh) 2018-08-21
CN108432140B true CN108432140B (zh) 2020-12-22

Family

ID=59224135

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580085573.1A Active CN108432140B (zh) 2015-12-31 2015-12-31 一种校正装置和方法

Country Status (2)

Country Link
CN (1) CN108432140B (zh)
WO (1) WO2017113305A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109639278A (zh) * 2018-12-19 2019-04-16 锐捷网络股份有限公司 多通道时间交错adc的时序补偿方法及装置
CN113346902B (zh) * 2021-06-16 2023-04-07 合肥工业大学 基于tiadc复合输出的全数字校准结构及其校准方法
CN115078818B (zh) * 2022-06-30 2023-10-03 上海钧嵌传感技术有限公司 一种电流检测装置及方法
CN115276944A (zh) * 2022-07-19 2022-11-01 深圳市极致汇仪科技有限公司 综测仪、综测仪补偿信号iq路时钟偏差的方法及系统
CN117081595A (zh) * 2023-10-16 2023-11-17 长沙北斗产业安全技术研究院股份有限公司 信号采集系统、信号采集方法及装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102291141B (zh) * 2011-04-22 2014-03-12 合肥工业大学 无冗余通道的时间交叉adc劈分校准结构及其自适应校准方法
US8604953B2 (en) * 2011-11-14 2013-12-10 Analog Devices, Inc. Calibrating timing, gain and bandwidth mismatch in interleaved ADCs
US8698659B2 (en) * 2012-07-23 2014-04-15 Tektronix, Inc. Time interleaved analog to digital converter mismatch correction
TWI605687B (zh) * 2013-03-08 2017-11-11 安娜卡敦設計公司 時間交錯類比至數位轉換器之缺陷的估計
US9143147B1 (en) * 2014-07-03 2015-09-22 Keysight Technologies, Inc. Calibration of inter-slice gain and offset errors in time-interleaved analog-to- digital converter
CN104901695B (zh) * 2015-06-29 2017-09-29 合肥工业大学 一种用于tiadc采样时间误差的校准模块及其校准方法
CN105024696B (zh) * 2015-07-02 2019-06-07 大唐微电子技术有限公司 多通道并行模数转换系统采样时间误差的校准装置及方法

Also Published As

Publication number Publication date
CN108432140A (zh) 2018-08-21
WO2017113305A1 (zh) 2017-07-06

Similar Documents

Publication Publication Date Title
CN108432140B (zh) 一种校正装置和方法
EP3021489B1 (en) Methods and systems for reducing order-dependent mismatch errors in time-interleaved analog-to-digital converters
CN108494402B (zh) 一种基于正弦拟合的tiadc系统误差估计和补偿方法
US8519875B2 (en) System and method for background calibration of time interleaved analog to digital converters
EP2396889B1 (en) Device and method for digitizing a signal
CN103067006B (zh) 一种针对时间交替模数转换系统时间误差的实时校正方法
KR20120042636A (ko) 멀티채널 타임?인터리빙된 ａｄｃ에서 손상의 캘리브레이션
US20080291064A1 (en) Estimation of Timing Errors in a Time-Interleaved Analog to Digital Converter System
WO2021083268A1 (zh) 采样时钟相位失配误差估计方法、装置及存储介质
US10218373B1 (en) Analog-to-digital converter calibration system
CN112004263B (zh) 群时延波动校准方法及装置
CN109274372B (zh) 一种tiadc系统通道间采样时刻失配误差提取方法
GB2543786A (en) Analog assisted multichannel digital post-correction for time-interleaved analog-to-digital converters
Gao et al. An adaptive calibration technique of timing skew mismatch in time-interleaved analog-to-digital converters
US20130050001A1 (en) Calibration scheme for analog-to-digital converter
US9866228B2 (en) Background calibration of interleave timing errors in time-interleaved analog to digital converters
CN110912556B (zh) 一种基于差值均衡的tiadc系统采样时刻失配误差估计方法
CN116781079A (zh) 一种基于参考通道的tiadc时间失配误差校准电路
US11476860B2 (en) Sub-ADC assignment in TI-ADC
KR101691367B1 (ko) M채널 TI-ADCs에서 미스매치에 대한 디지털 후면 교정 방법 및 그 장치
CN214626964U (zh) 一种用于低功耗的时钟相位失配检测电路
Pan et al. An Adjustable Calibration Technique for Frequency Response Mismatches in TI-ADC System
KR102639920B1 (ko) 샘플 시간 불일치 보정 처리 장치, 이 장치를 적용한 시간 인터리브드 아날로그 디지털 변환기 및 아날로그 디지털 변환 방법
EP2503696A1 (en) Time-interleaved analog-to-digital converter system
TWI505648B (zh) Ｍ－通道時間交錯之類比至數位轉換器的偏移、增益和相位誤差校準

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant