TWI505648B - Ｍ－通道時間交錯之類比至數位轉換器的偏移、增益和相位誤差校準 - Google Patents

Ｍ－通道時間交錯之類比至數位轉換器的偏移、增益和相位誤差校準 Download PDF

Info

Publication number
TWI505648B
TWI505648B TW099126716A TW99126716A TWI505648B TW I505648 B TWI505648 B TW I505648B TW 099126716 A TW099126716 A TW 099126716A TW 99126716 A TW99126716 A TW 99126716A TW I505648 B TWI505648 B TW I505648B
Authority
TW
Taiwan
Prior art keywords
gain
offset
phase
output
adc
Prior art date
Application number
TW099126716A
Other languages
English (en)
Other versions
TW201114190A (en
Inventor
Sunder S Kidambi
Original Assignee
Intersil Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/691,449 external-priority patent/US7839313B2/en
Application filed by Intersil Inc filed Critical Intersil Inc
Publication of TW201114190A publication Critical patent/TW201114190A/zh
Application granted granted Critical
Publication of TWI505648B publication Critical patent/TWI505648B/zh

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

M-通道時間交錯之類比至數位轉換器的偏移、增益和相位誤差校準
本發明係有關於M-通道時間交錯式類比至數位轉換器(analog-to-digital converter)之校準，特別是關於其偏移、增益和相位誤差之校準。
一種提供單一類比至數位轉換器(ADC)無法達成的極高取樣率(sample rate)的有效率方式係使用以時間交錯方式運作的較慢ADC的並聯連接。一M-通道時間交錯式ADC(MCTIADC)包含M個ADC，各自以一等於系統整體取樣率1/M的取樣率運作。在ADC之間沒有任何減損或不匹配時，意即，假設所有的ADC均係理想的或者均具有完全相同之特性，則輸出之取樣以等間隔的形式呈現而產生單一ADC運作於系統取樣頻率的一個無縫影象。
然而，不同的ADC之間實際上存在元件的不匹配，而嚴重地降低此MCTIADC系統之效能。常見的不匹配包括偏移、增益以及均勻的取樣時點。換言之，並非所有ADC的偏移和增益均相同，且ADC並非均在系統取樣頻率的均勻取樣時點上進行取樣。此等不匹配導致信號頻譜中多餘的頻率音調或刺頻(spurs)，從而顯著地降低MCTIADC系統的效能。圖1顯示信號對雜訊比(SNR)的一個典型變化，其中一個音調由於各種不匹配誤差而自一低頻移動至該MCTIADC系統取樣率的幾乎一半。可以自該圖看出，該四通道ADC的效能嚴重受制於此等誤差。因此，估測並修正此等誤差以改善MCTIADC系統之效能變得極為重要。
本說明書顯示之技術藉由適當地以適應的方式估測並修正該等誤差以將偏移、增益以及取樣時間不匹配的效應最小化。此外，其亦顯示該適應性方法可以使用於一盲閉模式，其中避免使用任何特別之校準信號。換言之，輸入信號本身即充當校準信號以估測及修正不匹配誤差。
本發明基本上係針對一M-通道時間交錯式類比至數位轉換器(MCTIADC)中偏移、增益以及時序誤差之估測及修正。由於個別ADC間誤差的差異而在頻譜中產生寄生頻率(spurious frequency)內容的偏移誤差稱為偏移刺頻(offset spurs)。假設該MCTIADC系統的取樣頻率等於Fs ，則每一ADC均以Fs /M的速率進行取樣，且無論輸入信號的頻率或振幅為何，均於kFs /M處產生偏移刺頻，此應可以自圖3之四通道時間交錯式ADC看出。換言之，偏移刺頻係產生於任何單一ADC取樣頻率的倍數之處。為了針對該偏移誤差取得其誤差量測，對每一ADC的N0 個輸出取樣加總或是平均。每一加總或平均稱為Xk ，其中k =1、2、...、M 。應可注意到，對M個通道進行加總或平均運算共計產生M個此種數值。代表該M個數值平均值之一單一數值，譬如說Xmean ，被選擇做為一參考偏移數值。從而獲得該M個不同ADC之偏移誤差Xk -Xmean 。每一偏移誤差之正負號，sign(Xk -Xmean )，被用以驅動一適應性演算法(adaptive algorithm)，其輸出代表對於對應ADC之一偏移修正數值。該適應性演算法的輸出被饋入一數位至類比轉換器(DAC)，其輸出係一直接或間接控制每一ADC偏移設定之電壓或電流。因此，共有M個不同的偏移誤差信號以及M個不同適應性演算法配合M個不同DAC運作，該M個不同DAC提供偏移控制信號予M個不同的ADC。
該等ADC增益數值的差異產生一個稱為增益刺頻(gain spurs)的無用信號。該等刺頻之頻率為±Fin +kFs /m，其中之Fin 代表輸入信號之一組頻率。應可以自圖1看出，SNR變化與輸入信號頻率Fin 無關。但其與輸入信號之振幅相關。為了取得每一ADC之增益誤差，假設一長度為Ng 個取樣之特定區間。來自每一ADC輸出之該Ng 個取樣各自被取其平方值，而後自每一ADC取得此等數值之加總或平均。每一加總或平均稱為Yk ，其中k =1、2、...、M。代表該M個數值平均值之一單一數值，譬如說Ymean ，被選擇做為一參考增益數值。從而獲得該M個不同ADC之增益誤差Yk -Ymean 。每一增益誤差之正負號，sign(Yk -Ymean )，被用以驅動一適應性演算法，其輸出代表對於對應ADC之一增益修正數值。該適應性演算法的輸出被饋入一DAC，其輸出係一直接或間接控制每一ADC增益設定之電壓或電流。因此，共有M個不同的增益誤差信號以及M個不同適應性演算法配合M個不同DAC運作，該M個不同DAC提供增益控制信號子M個不同的ADC。
每一ADC之取樣時點相對於該MCTIADC之系統取樣時點之不均勻性導致取樣或相位刺頻(phase spurs)。此等刺頻與增益誤差之刺頻發生於相同之頻率。然而，源於增益誤差之刺頻正交於源於相位誤差之刺頻。為了取得相位誤差，其首先取得二相鄰ADC之取樣間的關聯性。換言之，ADC1 之取樣與ADC2 之取樣相關，ADC2 之取樣與ADC3 之取樣相關，等等。而ADC M 之取樣則與下一個周期的ADC1 之取樣相關。此等關聯性在一特定數目之取樣Np 中加總或平均。若Zk 表示任意關聯性之加總或平均且Zmean 表示Zk 之平均值，則任一ADC之相位誤差可以表示成Zk -Zmean 。如同偏移以及增益之情況，將Zmean 假定為參考相位數值。同樣地，每一相位誤差之正負號，意即sign(Zk -Zmean )，被用以驅動一適應性演算法，其輸出代表對於對應ADC之一相位修正數值。該適應性演算法的輸出被饋入一DAC，其輸出係一直接或間接控制每一ADC相位設定之電壓或電流。因此，共有M個不同的相位誤差信號以及M個不同適應性演算法配合M個不同DAC運作，該M個不同DAC提供相位控制信號予M個不同的ADC。
如前所述，增益及相位之刺生頻率出現於±Fin +kFs /M處。若Fin 的信號成分之一等於，則其將無法區分該音調和源於增益及相位不匹配的刺頻。其結果使得增益及相位修正之演算法往往無法收斂。為了避免此問題，將一陷波濾波器(notch filter)置於ADC之輸出，其將濾除這些頻率。每一陷波濾波器之輸出從而均被用以評估增益及相位誤差，如前所述。
以下進行本發明示範性實施例之說明。
一較佳實施例處理一M-通道時間交錯式類比至數位轉換器(MCTIADC)系統中偏移、增益以及時序或相位不匹配誤差之估測及修正。上述之估測係在數位領域中進行，而修正則是在類比領域中執行。其藉由在所有ADC之輸出上進行信號處理動作以估測各種誤差，而對應之修正數值經由數位至類比轉換器(DAC)傳送至所有的ADC。每一ADC之輸出選擇性地通過一陷波濾波器以避免輸入信號中可能致使演算法無法收斂的某些特定情況。陷波濾波器之細節及其效用將推延至後續之段落陳述。該等DAC提供適當之電壓或電流以直接或間接控制每一ADC在不同不匹配誤差上的修正。
圖2顯示一MCTIADC 200之示意圖，其中M個ADC(210-1,210-2,...,210-M)各自運作於一Fs /M之取樣率並分別被加上適當相位Φ k 之時脈，其中k =1至M。
換向器(commutator)230運作於取樣率Fs 且循環取得每一ADC 210之輸出而於Fs 提供輸出y(n) 。每一ADC 210之輸出均輸入至一數位信號處理器(digital signal processor；DSP)240，其執行所有誤差之估測並提供分別表示成Ok 、Gk 、及Pk 之對應至偏移、增益、以及相位修正之類比輸出予對應之ADC 210。每一ADC可以實施如Ok 、Gk 、及Pk 輸入所提供之一偏移、增益及相位修正，且可以以描述於共同待審之編號12/419,599之美國專利申請案中的電荷域管線架構ADC的方式實施，該申請案提申於2009年4月7日，以參照之方式併入本說明書。
圖2同時亦顯示DAC 250，其將偏移、增益以及相位修正Ok 、Gk 、及Pk 被饋入ADC 210的個別輸入之前轉換成類比電壓。上述之DAC 250，共計有3 x M個(M個ADC的每組O、G、及P輸入端均對應三個DAC)，可以用任何將數位輸入轉換成類比電壓且符合預定時脈速率及精確度需求的適當電路設計實施而成，諸如電阻式階梯(resistive ladder)、查找表(lookup table)、放大器(amplifier)、等等。該等DAC 250以及選擇性的陷波濾波器220之進一步細節將詳述於後。
以下詳細說明利用每一ADC之輸出對偏移、增益、及相位不匹配誤差之估測以及利用DSP 240內執行的適應性演算法對該等估測之修正。
偏移修正
由於不同的ADC偏移值，偏移刺頻出現於kFs /M頻率處。圖3顯示取樣於1 GHz之四通道時間交錯式ADC之一音調之頻譜，其中偏移刺頻出現於250 MHz和500 MHz之固定頻率處。為了將該等刺頻之振幅最小化，必須決定每一ADC之偏移。為達此目的，定義
其中xk (n)表示源於ADCk 之取樣，N0 係所收集之取樣數目以獲得平均值Xk 且k =1、2、...、M 。假設
則每一ADC之偏移誤差定義為
其中k =1、2、...、M 。從以上等式可以看出，Xmean 提供每一次疊代(iteration)中之整體參考值，使得一適應性演算法可用以將E k offset 最小化。
現在可以基於E k offset 提供一適應性演算法以修正每一ADC中的偏移誤差，其中k =1、2、...、M 。
假定ODACk 係DAC 250之一，其提供偏移修正輸入O k 予ADC k 。假定R o 係ODAC k 之大小。例如，對於一8位元ODAC k 而言，R o =28 =256。對ADC k 而言，在第i 次疊代動作中控制上述適應性演算法收歛性之步距表示為μ k i 。上述μ k i 之值限制於範圍[μ k offsetmin ,μ k offsetmax ]之中。假設O k i 係輸入至ODAC k 的第j 個數值。例如，對於一個8位元的ODAC k 而言，O k i 的數值可以在[-128,127]之間或是[0,255]之間變化。常數Obias 是一個數值，其允許相對於一特定數值進行修正。舉例而言，當ODAC k 之輸入位於範圍[0,255]中之時，Obias =R0 /2=128。另一方面，當ODAC k 之輸入數值範圍係[-128,127]之時，可以假定Obias 之值等於零。假設α k i 表示一變數，其在第i 次疊代動作中對相關於ADC k 之ODAC k 輸入O k i 提供修正。於是其可以將偏移之適應性演算法寫成如下的形式
其中α k 0 =0、μ k 0 =μ k offsetmax 、而r k 是任意正數。其收歛性可以藉由在每第r k 次疊代動作改變μ k i 的數值而加以控制。
展示DSP 240如何執行Xk (對於k =1至M)及Xmean 估算之示意圖顯示於圖4。每一ADCk 之輸出被累加(對應至加總器270-k以及延遲272-k)N0 個取樣以供予每一Xk 。連接埠選擇器260接著依序選擇每一累加之ADC輸出Xk ，因為累加器(accumulator)之輸出係可以以一時間交錯的形式取得。其結果接著被進一步累加(藉由累加器280)並平均(藉由乘法器(multiplier)282)，並藉由將累加之總和除以M 以提供Xmean 。而後自每一Xk 減去Xmean 以得到E k offset 。
在圖5之中，其描繪一用於適應性演算法之示意圖以展示DSP 240如何執行偏移修正。每一E k offset 之正負號310先在315乘以調適步距再於320累加。每一次疊代動作之累加數值在325捨入(rounded)成最接近的整數值並在330加入偏移偏壓，O bias ，以提供偏移修正值O k i 至一對應之DAC，意即ODAC k 。ODAC k 的輸出直接或間接地控制ADC k 上的偏移設定。此一適應性流程收歛至一將每一ADC中之偏移誤差最小化之理想數值。
圖6顯示圖3之音調經過修正後之頻譜。由圖中可以看出，原本位於250 MHz和500 MHz處的偏移刺頻已然減小。
增益修正
ADC中的增益差異在頻率±F in +kF s /M 處產生增益刺頻，其中之F in 係輸入頻率之集合且k =1、2、...、M 。圖7顯示取樣於1 GHz之四通道時間交錯式ADC(未加修正)中之一145 MHz音調之頻譜，其中增益刺頻出現於105 MHz、355 MHz和395 MHz。為了降低該等刺頻之振幅，其決定每一ADC信號之功率(power)。為達此目的，定義
其中x k (n) 表示對ADCk 之取樣，Ng 係所收集用以獲得Yk 之取樣數目且k =1、2、...、M 。假設
於是每一ADC之增益誤差定義如下
其中k=1、2...、M。由上列等式可以看出，Y mean 提供每一次疊代動作中該功率之一參考值，使得其可以使用一適應性演算法將E k gain 最小化。以下概述一適應性演算法基於E k gain 以修正每一ADC中的增益誤差，其中k=1、2、...、M。
假定GDACk 係DAC 250之一，其提供增益修正予ADC k 。假定R G 係GDAC k 之大小。針對ADC k ，其在第i 次疊代動作中控制上述適應性演算法關於增益修正收歛性之步距表示為ν k i 。上述ν k i 之值位於範圍[ν k offsetmin ,ν k offsetmax ]之中。假設G k i 係輸入至GDAC k 的數值。同樣地，G k i 之值可以在[-128,127]之間變動或者是若R G =256則在[0,255]之間變動。常數G bias 是一個數值，其允許相對於一特定數值進行修正。對於當G bias =R G /2 =128時之情形，GDAC k 之輸入位於範圍[0,255]之中。另一方面，當GDAC k 輸入數值之範圍係[-128,127]之時，G bias =0。假設β k i 表示一變數，其在第i 次疊代動作中對相關於ADC k 之GDAC k 輸入G k i 提供修正。則增益修正之適應性演算法可以寫成如下之形式
其中β k 0 =0、ν k 0 =ν k gainmax 、而s k 是任意正數。其收歛性可以藉由在每第s k 次疊代動作改變ν k i 的數值而加以控制。
展示DSP如何執行Y k 及Y mean 估算之示意圖顯示於圖8。每一ADC k 之輸出在810取其平方值並在820累加，其共計進行Ng 個取樣以提供Yk 。連接埠選擇器830接著依序選擇每一ADC之平方及累加後的輸出並在840累加其結果。之後於850進行一平均運算，此運算係藉由將上述之累加總和除以M 而達成，以得到Y mean 。而後在860處自每一Yk 減去Y mean 以得到E k gain 。
在圖9之中，其顯示一用於適應性演算法之示意圖以展示DSP 240如何執行增益修正。每一E k gain 之正負號910在920乘以調適步距再於930累加。每一次疊代動作之累加數值在940捨入成最接近的整數值並在950加入增益偏壓，G bias ，以提供增益修正值至GDAC k 。GDAC k 的輸出直接或間接地控制ADC k 上的增益設定。
上述適應性流程收歛至一將每一ADC中之增益誤差最小化之理想數值。圖10顯示圖7之音調經過增益不匹配修正後之頻譜。其可以看出，位於105 MHz、355 MHz以及395 MHz處之增益刺頻已然減小。
相位修正
由於並非所有的ADC 210相對於MCTIADC 200之取樣頻率均有均勻之取樣時點，故在與增益誤差相同之頻率處出現時序或相位刺頻。然而差異點之一在於增益刺頻係正交於相位刺頻。圖11顯示取樣於1 GHz之一帶有相位刺頻之未修正四通道時間交錯式ADC之一145 MHz頻率信號之頻譜。其可以看出，該等相位刺頻係出現於如圖7所示之相同頻率處。為了將該等刺頻之振幅最小化，必須決定介於任意二個相鄰ADC之間的交互相關性(cross-correlation)。有鑑於此，其定義
其中x k (n) 表示源於ADC k 之取樣，N p 係所收集之取樣數目以獲得平均值Z k 且k=1、2、...、M 。假設
現在定義ADC k 之相位誤差如下
其中k=1、2...、M。以一類似偏移及增益誤差估測之方式，Z mean 於每一次疊代動作中提供一參考值使得一適應性演算法可用以將E k phase 最小化。現在其可以提供一適應性演算法基於E k phase 以修正每一ADC中的相位誤差，其中k=1、2...、M。
假設PDAC k 係提供時序或相位修正予ADC k 之DAC 250。假定R p 係PDAC k 之大小。針對ADC k ，其在第i 次疊代動作中控制上述適應性演算法關於相位修正收歛性之步距表示為ξ k i 。上述ξ k i 之值限制於範圍[ξ k phasemin ,ξ k phasemax ]之中。假設P k i 係輸入至PDAC k 的數值。類似偏移及增益適應性演算法中的偏壓數值，常數P bias 是一個數值，其允許相對於一特定數值進行修正。假設γ k i 表示一變數，其在第i 次疊代動作中對相關於ADC k 之PDAC k 輸入P k i 提供修正。於是其可以將相位之適應性演算法寫成如下的形式
其中γ k 0 =0、ξ k 0 =ξ k gainmax 、而t k 是任意正數。適應性演算法之收歛性可以藉由在每第t k 次疊代動作改變ξ k i 的數值而加以控制。
展示DSP 240如何執行Z k 及Z mean 估算之示意圖顯示於圖12。對於所有的ADC k ，其中k =1、2、...、M -1 ，任意二個相鄰ADC輸出之延遲1230之差1220之平方1210累加N p 個取樣以提供對應之X k 。對於ADC M ，自ADC M 之延遲輸入減去目前ADC1 上的取樣，而後取其平方。此數值從而於1250累加以獲得X M 。連接埠選擇器1260接著依序選擇每一ADC並於1270累加其結果，且藉由在1280將該累加總和除以M 而執行一平均運算以得到Z mean 。而後在1290處自每一Z k 減去Z mean 以得到E k phase 。
在圖13之中，其顯示一用於適應性演算法執行相位修正之示意圖。每一E k phase 之正負號1310在1320乘以調適步距ξ k i 再於1330累加。每一次疊代動作之累加數值在1340捨入成最接近的整數值並在1350加入相位偏壓值，P bias ，以提供相位修正值至PDAC k 。PDAC k 的輸出直接或間接地控制ADC k 上的相位設定。
此用於相位修正之適應性演算法收歛之形式係將E k phase 之強度最小化。圖14顯示圖11之音調經過相位修正後之頻譜。其可以從該圖中看出，位於105 MHz、355 MHz以及395 MHz處之相位刺頻已然減小。
到目前為止，所描述之適應性演算法均係有關特定之不匹配誤差。在所有的不匹配均存在之情形，意即偏移、增益及相位不匹配均存在，該適應性演算法係以一循環(round-robin)之形式運作，由偏移開始，而後是增益及相位。圖15顯示具有所有不匹配誤差之一音調頻譜，而圖16顯示不匹配誤差已然減小過之頻譜。其可以從該圖中看出，位於250 MHz及500 MHz處之偏移刺頻，以及位於105 MHz、355 MHz和395 MHz處之增益及相位刺頻已然減小。
圖17、18、及19顯示使用個別適應性演算法之偏移、增益及相位誤差之收歛。其應理解，該等修正可以藉由一或多個DSP或者硬體電路，或是藉由以循環形式共用單一DSP或單一硬體電路而同時進行。重要的是增益、偏移及相位的期望變化速率應慢於適應性演算法執行的速率。
到目前為止已顯示所述之適應性演算法適用於當輸入係一單一頻率信號時之情形。其將顯示同一組演算法亦將適用於當輸入信號係一寬頻帶信號時之情形。二種情境之差異在於收歛時間。誤差函數傾向於變成非線性，因此上述適應性演算法中的步距將需要遠小於當該輸入信號是一單一頻率信號時之情形。圖20顯示具有偏移、增益及相位不匹配誤差之包含許多弦波之寬頻帶信號之頻譜，而圖21顯示同一信號在源於該等不匹配誤差之刺頻經過縮減之後的頻譜。圖22、23、及24顯示分別使用上述適應性演算法之偏移、增益及相位誤差之收歛。
陷波濾波器及其效用
如前所述，增益及相位之刺頻出現於±F in +kF s /M 處。若F in 的信號成分之一等於，則其將無法區分此頻率和源於增益及相位不匹配的刺頻。此頻率稱為增益-相位問題頻率(gain-phase problem frequency；GPPF)。由於GPPF的影響，相位及增益修正之演算法往往無法收斂。為了迴避此等演算法在輸入頻譜具有一GPPF時之發散問題，將一陷波濾波器加入ADC之輸出，其將濾除該頻率。每一陷波濾波器之輸出從而可以被使用以如前所述之方式估計偏移、增益及相位誤差。
針對處理此問題之陷波濾波器之設計，首先考慮M =2之情形。在此情況下，上述之GPPF係位於Fs/4 處。在未喪失普遍性的前提下，考慮於此等頻率執行陷波濾波動作之一二階陷波濾波器之設計。一數位陷波濾波器可以實施如下
其中之A(z) 係一全通濾波器(all-pass filter)。G(z) 之特性如下
其中ω 0 係角陷波頻率(angular notch frequency)。實現該全通濾波器之一二階轉移函數由下式所界定
其中k 1 及k 2 係定義陷波參數之乘數。其可以證明此種形式之全通濾波器允許依據下式獨立地進行ω 0 及3-dB頻寬之調整
k 1 =-cos(ω0 )　(22)
其中Ω即上述之3-dB頻寬。利用等式19和21可以得到
其中K =(1+k 2 )/2，係一基於k 2 之比例因子。首先考慮陷波頻率位於Fs/4 ，意即ω0 =π/2的情況。由第22式可以看出乘數k 1 =0。排除掉一個乘數之後，第24式可以寫成
其中
由第26式，其脈衝響應(impulse response)可以寫成
接著針對Ω改寫第23式。經過一些處理之後得到
由上式應可以看出頻寬與k 2 之值相關。因此藉由適當地將k 2 之值選擇為一標準符號數碼(Canonic Signed Digit；CSD)數，則可以免除一個乘法運算。舉例而言，藉由選擇k 2 =1-2-3 =0.875，可以得到頻寬Ω=0.0424π。其必須注意，當k 2 趨近1時，K 亦趨近1。因此，在許多應用之中，比例因子K 亦可以被剔除。使用K =1，具有上述k 2 值之一陷波濾波器G(z) 之頻率響應顯示於圖25，其中ω 0 =π/2。
對於M =2而言，從多速率信號處理的觀點考慮雙通道交錯式ADC配合特性由H(z 2 ) 界定之陷波濾波器運作。圖26(a)顯示此一結構，其中每一ADC之等效輸出係一2x降頻器(decimator)2610之輸出。換向器之動作表示為圖中之2x內插器(interpolator)2620、延遲組件2630以及加法器2632。加法器2632和陷波濾波器2635之輸出端之信號運作於F s 。將濾波器2635移到加法器2632之前，則得到圖26(b)所示之結構。最後，藉由利用一個在多速率信號處理中稱為Nobel等效性(Nobel Identity)的特性，其可以將由H (z)所界定的濾波器2635移到內插器2620之前。因此，一個原本在ω 0 =π/2處具有陷波的二階陷波濾波器，在圖26(c)之中其現在已被轉換成一個以Fs/2 的速率運作的單極點濾波器。有趣的是請注意H(z) 在每一ADC之奈奎斯特頻率(Nyquist frequency)處均具有一陷波。
接著考慮M =4之情形。上述之GPPF位於Fs/8 及3F s /8 處。以正規化頻率之形式而言，上述頻率係π/4和3π/4。考慮第25式所界定之G(z) 之一2x升頻取樣形式。其得到
此濾波器之振幅響應，意即G(z 2 ) ，顯示於圖27之中。由該振幅響應顯然可知陷波頻率係π/4及3π/4。同樣地，讓我們由一多速率觀點檢視一具有由H(z 4 )界定之陷波濾波器之四通道ADC。圖28(a)顯示該四通道結構，而圖28(b)顯示經由Nobel等效性質修改過之等效結構。同樣地，其可以看出H(z) 係提供所有GPPF之陷波濾波之基本濾波器。
將此理論擴充至M -通道交錯式ADC之情形，其可以達成圖2之中所示之結構，其中所用的每一陷波濾波器之特性係由第26式所界定。
一個模擬展示了四通道時間交錯式ADC中陷波濾波器之有效性。在此模擬之中，考慮一雙音調信號，一音調位於125 MHz，意即F s / 8，其中F s =1 GHz，而另一音調位於任意位置。此處該另一音調被選擇位於45.123 MHz處。圖29顯示該具有偏移、增益及相位刺頻之信號之頻譜。其可以從該圖看出，對於位於F s / 8處之輸入音調，其增益及相位刺頻出現於F s /8 、F s /4 以及3F s /8 處。位於45.123 MHz的輸入音調大約於205 MHz、295 MHz以及455 MHz處產生增益及相位刺頻。其同時亦有一位於250 MHz之源於偏移刺頻之音調。圖30顯示經過該演算法15000次疊代動作之後的頻譜。此處並未使用陷波濾波器。由該圖可以看出，偏移演算法執行得頗為順利，因此減小了位於250 MHz處之音調。然而，所有其他刺頻仍然存在。
圖31顯示使用陷波濾波器經過15000次疊代動作之後的頻譜。由該圖可以看出，所有刺頻均已顯著地減小。
諸如以上所述之高取樣率、時間交錯式ADC可以在許多不同型態的系統中找到應用。該等應用之一係通信系統中所使用之接收器。此等接收器具有傳統使用之類比調諧器(tuner)裝置以解調輸入信號頻譜之一小部分至一低頻。相對而言，該調諧器輸出具有一低中心頻率以及低總頻寬，因此使其可以使用一低速類比至數位轉換器進行資料之數位化。
諸如使用於纜線數據機(cable modem)和視訊盒系統(set -top-box system)之特定常用通信系統接收器正趨向於處理更多頻道以提供更快速的寬頻存取以及更多視訊服務至一般家庭。使每一頻道均具有一調諧器的替代方式係將纜線系統的整體頻寬數位化。一旦達成此點，則自頻譜解碼的頻道數目將完全定義於數位域之中。因此每一新增頻道的增加成本將極為低廉且應該會因為數位處理技術的進展而隨著時間迅速地降低。將纜線系統的整體頻寬數位化需要一相當高的取樣速率；因此，一交錯式系統可以提供超越其他轉換技術之優勢。對於採用頻率多工信號的寬頻頻譜的增長的需求使得纜線和其他通信系統成為本發明之一極佳應用。
圖32顯示一示範通信裝置，諸如連接至一纜線網路3108之纜線閘道(cable gateway)3100，纜線網路3108可以是一同軸、光纖、或混合式光纖/同軸纜線電視(coaxial cable television；CATV)網路。纜線閘道3100傳送資料至用戶終端設備3112並自其接收資料。一般而言，用戶終端設備112包含電腦、電視、以及電話。此處揭示之纜線閘道3100可以依據任何適當的數據傳送及接收規格之配置運作，包含但不限於DOCSIS 3.0、Comcast RNG、SCTE 40、T3/S10 ATSC、或OpenCable規格。某些規格要求纜線數據機和纜線閘道在同一時間調諧多個頻道以接收電視、語音、以及數據信號。(例如，DOCSIS 3.0規定獨立調諧至少四個頻道之能力。)調諧多重頻道之能力對於在不同電視上觀看不同電視頻道亦屬必要。
不同於傳統之纜線閘道，圖32所示之纜線閘道3100使用一寬頻、多頻道、時間交錯式、類比至數位轉換器(MCTIADC)3206以數位化接收自纜線網路3108之信號。寬頻ADC 3206之輸出可以以數位方式調整，而非利用類比調諧器，相較於其它方法具有較低之電力消耗。更具體而言，在纜線閘道3100之實例中，往來纜線網路3108之信號係透過一雙工器(diplexer)3202耦接，其分隔下行信號3220與上行信號3222。基本上，CATV網路係非對稱式網路：專用於下行信號3220的頻寬大於專用於上行信號3222頻寬。
雙工器3202將下行之流量導引至一可變增益放大器(variable-gain amplifier；VGA)3204，其在將接收到的信號經由一濾波器3205傳送至一寬頻時間交錯式ADC3206之前，先放大信號。時間交錯式ADC 3206將所接收到的信號數位化，而後傳送該數位化之下行信號3240至一數位調諧器以及正交振幅調變(quadrature-amplitude-modulation；QAM)或其他形式之解調器3208。(其它實施例可以使用其它適當之調變機制。)在一些實施例之中，數位調諧器及QAM解調器3208依據64-QAM或256-QAM技術調諧及解調該經過放大、濾波、以及數位化處理之下行信號3240以回復包含於其中的資訊。
雖然本發明係以其示範實施例之方式詳細說明如上，但習於斯藝之人士應能理解，各種結構及細節上之變化均可能於未脫離本發明後附申請專利範圍所涵蓋之範疇下實現。
200．．．MCTIADC
210-1．．．ADC1
210-2．．．ADC2
210-M．．．ADCM
220-1．．．陷波濾波器1
220-2．．．陷波濾波器2
220-M．．．陷波濾波器M
230．．．換向器
240．．．DSP
250．．．DAC
250-O-k．．．DAC O-k
260．．．連接埠選擇器
2610．．．降頻器
2620．．．內插器
2630．．．延遲組件
2632．．．加法器
2635．．．陷波濾波器
270-M．．．加總器M
272-M．．．延遲組件M
280．．．累加器
282．．．乘法器
310．．．正負號
315．．．乘法器
320．．．累加器
325．．．捨入
330．．．加法器
810-1．．．平方器1
810-2．．．平方器2
810-M．．．平方器M
820-1．．．累加器1
820-M．．．累加器M
830．．．連接埠選擇器
840．．．累加器
850．．．除法器
860-1．．．減法器1
860-2．．．減法器2
860-M．．．減法器M
910．．．正負號
920．．．乘法器
930．．．累加器
940．．．捨入
950．．．加法器
1210．．．平方器
1220．．．差
1230．．．延遲組件
1250．．．累加器
1260．．．連接埠選擇器
1270．．．累加器
1280．．．除法器
1290-1．．．減法器1
1290-2．．．減法器2
1290-M．．．減法器M
1310．．．正負號
1320．．．乘法器
1330．．．累加器
1340．．．捨入
1350．．．加法器
3100．．．纜線閘道
3108．．．纜線網路
3110．．．介面
3112．．．用戶終端設備
3202．．．雙工器
3204．．．可變增益放大器
3205．．．濾波器
3206．．．寬頻ADC
3208．．．調諧器及解調器
3210．．．MAC
3212．．．CPU
3216．．．調變器
3218．．．DAC
3220．．．下行信號
3222‧‧‧上行信號
3224‧‧‧放大器
3240‧‧‧數位化下行信號
透過由所附圖式例示之本發明示範實施例之詳細說明，前述內容將更趨於明白，其中不同視圖中相同的參照字元表示相同之部件。圖式不必然成比例繪製，且部分可能予以誇示強調以例示本發明之實施例。
圖1例示一典型四通道時間交錯式類比至數位轉換器因各種不匹配誤差之SNR對輸入頻率之變化。
圖2係一代表M-通道時間交錯式類比至數位轉換器(MCTIADC)之示意圖。
圖3係一具有偏移不匹配之單音調信號在一四通道時間交錯式ADC中進行修正前之頻譜。
圖4係一表示偏移誤差估算之示意圖。
圖5係一表示用以實現偏移適應性演算法疊代結構之示意圖。
圖6係一具有偏移不匹配之單音調信號在一四通道時間交錯式ADC中進行修正後之頻譜。
圖7係一具有增益不匹配之單音調信號在一四通道時間交錯式ADC中進行修正前之頻譜。
圖8係一表示增益誤差估算之示意圖。
圖9係一表示用以實現增益適應性演算法疊代結構之示意圖。
圖10係一具有增益不匹配之單音調信號在一四通道時間交錯式ADC中進行修正後之頻譜。
圖11係一具有相位不匹配之單音調信號在一四通道時間交錯式ADC中進行修正前之頻譜。
圖12係一表示相位誤差估算之示意圖。
圖13係一表示用以實現相位適應性演算法疊代結構之示意圖。
圖14係一具有相位不匹配之單音調信號在一四通道時間交錯式ADC中進行修正後之頻譜。
圖15係一具有偏移、增益及相位不匹配之單音調信號在一四通道時間交錯式ADC中進行修正前之頻譜。
圖16係一具有偏移、增益及相位不匹配之單音調信號在一四通道時間交錯式ADC中進行修正後之頻譜。
圖17例示一四通道時間交錯式ADC中偏移不匹配誤差之收歛。
圖18例示一四通道時間交錯式ADC中增益不匹配誤差之收歛。
圖19例示一四通道時間交錯式ADC中相位不匹配誤差之收歛。
圖20例示一具有偏移、增益及相位不匹配之多音調信號在一四通道時間交錯式ADC中進行修正前之頻譜。
圖21例示一具有偏移、增益及相位不匹配之多音調信號在一四通道時間交錯式ADC中進行修正後之頻譜。
圖22例示一具有100-音調信號之四通道時間交錯式ADC中偏移不匹配誤差之收歛。
圖23例示一具有100-音調信號之四通道時間交錯式ADC中增益不匹配誤差之收歛。
圖24例示一具有100-音調信號之四通道時間交錯式ADC中相位不匹配誤差之收歛。
圖25例示二階陷波濾波器之一振幅響應。
圖26(a)、26(b)及26(c)例示具有陷波濾波器之一雙通道ADC之多速率(multi-rate)結構。
圖27例示四階陷波濾波器之一振幅響應。
圖28(a)及28(b)例示具有陷波濾波器之一四通道ADC之多速率結構。
圖29例示一在Fs/8處具有一音調之雙音調信號在校準之前的頻譜。
圖30例示一在Fs/8處具有一音調之雙音調信號未使用陷波濾波器的校準後的頻譜。
圖31例示一在Fs/8處具有一音調之雙音調信號有使用陷波濾波器的校準後的頻譜。
圖32係一可以使用MCTIADC之示範通信裝置。
200．．．MCTIADC
210-1．．．ADC1
210-2．．．ADC2
210-M．．．ADCM
220-1．．．陷波濾波器1
220-2．．．陷波濾波器2
220-M．．．陷波濾波器M
230．．．換向器
240．．．DSP
250．．．DAC

Claims (26)

  1. 一種用於M-通道時間交錯之類比至數位轉換器之校準的裝置，其包含：一時脈信號產生器，用以在一頻率f 及一周期T 產生複數M個時脈信號；該M個時脈信號各自均具有所選擇之複數M個時脈相位中之一不同時脈相位；複數M個類比至數位轉換器(ADC)，耦接至該時脈信號產生器，該複數ADC用以將一輸入信號轉換成一組ADC輸出作為分別對應該M個時脈信號之M個數位數值，該複數ADC各自具有一偏移修正輸入、一增益修正輸入、以及一相位修正輸入；一適應性處理器，其耦接以接收該M個數位數值，該適應性處理器估測該M個ADC中至少其一之偏移、增益、及相位誤差中至少其一之一或多個修正信號，該適應性處理器藉由以下步驟決定該些修正信號：藉由在一預定數量之ADC輸出取樣上個別累加該M個數位數值以決定M個累加數值，Xk ，其中k=1至M；自該M個累加數值之一組合決定一參考數值，Xmean ；自該M個累加數值Xk 以及該參考數值Xmean 提供一組調整後之數位數值，Ek offset ，其中k=1至M；自該組調整後之數位數值，決定對應至一或多個估測修正信號之一偏移、增益以及相位修正數值中之至少其一，該一或多個估測修正信號待運用以修正該複數ADC中之至少其一之偏移、增益、以及相位誤差中之至少其一；該估測修正信號連接至該複數ADC之偏移、增益、及/或相位修正輸入中之至少其一；以及一多工器，用以交錯該複數ADC輸出之該M個數位數值以形成該輸入信號之一數位表示方式。
  2. 如申請專利範圍第1項所述之裝置，其更包含：一或多個陷波濾波器，其耦接至該複數ADC，以濾除該M個數位數值中由該增益或相位誤差中至少其一所產生之刺頻內容。
  3. 如申請專利範圍第1項所述之裝置，其中該適應性處理器更藉由對該複數M個ADC各自決定一累加偏移誤差以決定該偏移修正數值。
  4. 如申請專利範圍第1項所述之裝置，其中該適應性處理器更藉由對該複數M個ADC各自決定一累加增益誤差以決定該增益修正數值。
  5. 如申請專利範圍第1項所述之裝置，其中該適應性處理器更藉由對該複數個ADC各自決定一累加相位誤差以決定該相位修正數值。
  6. 如申請專利範圍第1項所述之裝置，其中該適應性處理器依序決定該偏移、增益、以及相位修正數值。
  7. 如申請專利範圍第1項所述之裝置，其更包含複數個數位至類比轉換器(DAC)，其中之每一個DAC均將一偏移、增益、或相位修正數值中之至少其一轉換成一類比信號輸入予該複數M個ADC之該偏移、增益、或相位輸入中之至少其一。
  8. 如申請專利範圍第1項所述之裝置，其進一步包含更多之適應性處理器，該複數適應性處理器配置成平行處理偏移、增益、以及相位修正數值。
  9. 如申請專利範圍第1項所述之裝置，其中該適應性處理器更決定該偏移修正數值且進一步包含：一正負號函數區塊(signum block)，其用以決定該偏移誤差之一正負號；一乘法器，其用以將該正負號函數區塊之輸出乘以一步距；一回授迴路，其用以加總及延遲該乘法器之一輸出；一捨入區塊，其用以捨入該回授迴路之一輸出；以及一偏移偏壓區塊，其用以將該捨入區塊之輸出加入一偏移偏壓量。
  10. 如申請專利範圍第1項所述之裝置，其中該適應性處理器更決定該增益修正數值且進一步包含：一正負號函數區塊，其用以決定該增益誤差之一正負號；一乘法器，其用以將該正負號函數區塊之輸出乘以一增益步距；一回授迴路，其用以加總及延遲該乘法器之一輸出；一捨入區塊，其用以捨入該回授迴路之一輸出；以及一增益偏壓區塊，其用以將該捨入區塊之輸出加入一增益偏壓量。
  11. 如申請專利範圍第1項所述之裝置，其中該適應性處理器更決定該相位修正數值且進一步包含：一正負號函數區塊，其用以決定該相位誤差之一正負號；一乘法器，其用以將該正負號函數區塊之輸出乘以一相位步距；一回授迴路，其用以加總及延遲該乘法器之一輸出；一捨入區塊，其用以捨入該回授迴路之一輸出；以及一相位偏壓區塊，用以將該捨入區塊之輸出加入一相位偏壓量。
  12. 如申請專利範圍第1項所述之裝置，其更包含：一接收器，其用以自一通信系統接收該輸入信號。
  13. 如申請專利範圍第1項所述之裝置，其更包含：一雙工器，其耦接以自一纜線網路接收一纜線信號，且提供一接收之纜線信號；一可變增益放大器，其用以放大該接收之纜線信號以及提供一放大之纜線信號；以及一濾波器，其連接以對該放大之纜線信號進行濾波以提供該輸入信號予該複數M個ADC。
  14. 一種用於M-通道時間交錯之類比至數位轉換器之校準的方法，其包含以下步驟：在一頻率f及一周期T產生複數M個時脈信號；該M個時脈信號各自均具有所選擇之複數M個時脈相位中之一不同時脈相位；透過M個個別的ADC動作將一輸入類比信號轉換成M個數位信號，以產生一組ADC輸出作為分別對應該M個時 脈信號之M個數位數值，該M個ADC動作各自具有一偏移修正輸入、一增益修正輸入、以及一相位修正輸入；針對該M個ADC動作中至少其一之偏移、增益、及相位誤差中之至少其一藉由以下步驟估測一或多個修正信號：藉由在一預定數量之ADC動作輸出取樣上個別累加該M個數位數值以決定M個累加數值，Xk ，其中k=1至M；自該M個累加數值之一組合決定一參考數值，Xmean ；自該M個累加數值Xk 以及該參考數值Xmean 提供一組調整後之數位數值，Ek offset ，其中k=1至M；自該組調整後之數位數值，決定對應至一或多個估測修正信號之一偏移、增益以及相位修正數值中之至少其一，該一或多個估測修正信號待運用以修正該複數ADC動作中之至少其一之偏移、增益、以及相位誤差中之至少其一；耦接該估測修正信號至該個別ADC動作之偏移、增益、及/或相位修正輸入中之至少其一；以及交錯該複數ADC輸出之該M個數位數值以形成該輸入信號之一數位表示方式。
  15. 如申請專利範圍第14項所述之方法，其更包含：將一或多個陷波濾波器動作施加至該複數ADC之輸出，以濾除該M個數位數值中由該增益或相位誤差中至少其一所產生之刺頻內容。
  16. 如申請專利範圍第14項所述之方法，其更包含：藉由對該複數M個ADC各自決定一累加偏移誤差以決定該偏移修正數值。
  17. 如申請專利範圍第14項所述之方法，其更包含：藉由對該複數ADC各自決定一累加增益誤差以決定該增益修正數值。
  18. 如申請專利範圍第14項所述之方法，其更包含：藉由對該複數ADC各自決定一累加相位誤差以決定該相位修正數值。
  19. 如申請專利範圍第14項所述之方法，其更包含：依序決定該偏移、增益、以及相位修正數值。
  20. 如申請專利範圍第14項所述之方法，其更包含：對一偏移、增益、或相位修正數值中之至少其一數位至類比轉換成一或多個類比輸入信號；以及耦接該類比輸入信號至該複數M個ADC之該偏移、增益、以及相位輸入中之至少其一。
  21. 如申請專利範圍第14項所述之方法，其更包含：平行處理該偏移、增益、以及相位修正數值。
  22. 如申請專利範圍第14項所述之方法，其更包含：決定該偏移誤差之一正負號；將該正負號函數區塊之該輸出乘以一步距；加總並延遲該乘法器之一輸出；捨入該回授迴圈之一輸出；以及將該捨入區塊之該輸出加入一偏移偏壓量。
  23. 如申請專利範圍第14項所述之方法，其更包含：決定該增益誤差之一正負號；將該正負號函數區塊之該輸出乘以一增益步距；加總並延遲該乘法器之一輸出；捨入該回授迴圈之一輸出；以及將該捨入區塊之該輸出加入一增益偏壓量。
  24. 如申請專利範圍第14項所述之方法，其更包含：決定該相位誤差之一正負號；將該正負號函數區塊之該輸出乘以一相位步距；加總並延遲該乘法器之一輸出；捨入該回授迴圈之一輸出；以及將該相位捨入區塊之該輸出加入一相位偏壓量。
  25. 如申請專利範圍第14項所述之方法，其更包含：自一通信系統接收該輸入信號。
  26. 如申請專利範圍第14項所述之方法，其更包含：自一纜線網路接收一纜線信號，以提供一接收之纜線信號；放大該接收之纜線信號以提供一放大之纜線信號；以及對該放大之纜線信號進行濾波以提供該輸入信號予該複數M個ADC。
TW099126716A 2009-08-13 2010-08-11 Ｍ－通道時間交錯之類比至數位轉換器的偏移、增益和相位誤差校準 TWI505648B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US23357109P 2009-08-13 2009-08-13
US12/691,449 US7839313B2 (en) 2008-12-29 2010-01-21 Calibration of offset, gain and phase errors in M-channel time-interleaved analog-to-digital converters

Publications (2)

Publication Number Publication Date
TW201114190A TW201114190A (en) 2011-04-16
TWI505648B true TWI505648B (zh) 2015-10-21

Family

ID=44909945

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099126716A TWI505648B (zh) 2009-08-13 2010-08-11 Ｍ－通道時間交錯之類比至數位轉換器的偏移、增益和相位誤差校準

Country Status (1)

Country Link
TW (1) TWI505648B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9030341B2 (en) * 2012-06-27 2015-05-12 Broadcom Corporation Compensation for lane imbalance in a multi-lane analog-to-digital converter (ADC)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060097901A1 (en) * 2004-10-08 2006-05-11 Dieter Draxelmayr Analog-to-digital converter operable with staggered timing

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060097901A1 (en) * 2004-10-08 2006-05-11 Dieter Draxelmayr Analog-to-digital converter operable with staggered timing

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Kenneth C. Dyer, etc. "An Analog Background Calibration Technique for Time-Interleaved Analog-to-Digital Converters" IEEE JSSC 1998/12 *
Vogel, C. "A Frequency Domain Method for Blind Identification of Timing Mismatches in Time-Interleaved ADCs" Norchip Conference, 2006. *

Also Published As

Publication number Publication date
TW201114190A (en) 2011-04-16

Similar Documents

Publication Publication Date Title
USRE45343E1 (en) Calibration of offset gain and phase errors in M-channel time-interleaved analog-to-digital converters
US20120075129A1 (en) Calibration of impairments in a multichannel time-interleaved adc
US9270291B1 (en) High speed time-interleaved ADC gain offset and skew mitigation
TWI482449B (zh) 頻率多工通訊系統中用於時間交錯資料轉換器的取樣方法
US8654000B2 (en) Time-interleaved analog-to-digital converter for signals in any Nyquist zone
US7138933B2 (en) Time-interleaved signal converter systems with reduced timing skews
TWI565245B (zh) 對雙通道時間交錯類比至數位轉換器中的取樣時間不匹配誤差校準的運用梯度的方法
TW201244381A (en) Multiplier-free algorithms for sample-time and gain mismatch error estimation in a two-channel time-interleaved analog-to-digital converter
KR20120072262A (ko) 이동통신을 위한 디지털 수신기 및 그 동작 방법
CN108432140B (zh) 一种校正装置和方法
US12009830B2 (en) Timing skew mismatch calibration for time interleaved analog to digital converters
US9748967B1 (en) Periodic signal averaging with a time interleaving analog to digital converter
TWI505648B (zh) Ｍ－通道時間交錯之類比至數位轉換器的偏移、增益和相位誤差校準
KR100845416B1 (ko) 각각의 ｏｆｄｍ 심볼에서의 대칭적 위상 조정에 의한주파수 정정
KR101691367B1 (ko) M채널 TI-ADCs에서 미스매치에 대한 디지털 후면 교정 방법 및 그 장치
CN109150180B (zh) 一种双通道时间交织adc采样时间失配的校正方法
Mendel et al. A compensation method for magnitude response mismatches in two-channel time-interleaved analog-to-digital converters
Takahashi et al. Digital correction of mismatches in time-interleaved ADCs for digital-RF receivers
KR20120122972A (ko) 2?채널 타임?인터리브된 아날로그?디지털 컨버터에서의 샘플?타임 미스매치 에러 캘리브레이션에 대한 그래디언트?기반 접근
Ta et al. All-Digital Background Calibration Technique for Offset, Gain and Timing Mismatches in Time-Interleaved ADCs
Tsui et al. Iterative correction of frequency response mismatches in time-interleaved ADCs: A novel framework and case study in OFDM systems
Fan et al. Blind adaptive calibration of timing error for two-channel time-interleaved ADCs
US10333538B1 (en) Time interleaved ADC adaptive filtering
Majdinasab et al. A new approach for digital calibration of timing-mismatch in four-channels time-interleaved analog-to-digital converters
KR20010076711A (ko) Ｉ/ｑ 부정합 오차를 고려한 채널추정 장치 및 이를구비한 디지털 신호 수신기

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees