TWI565245B - 對雙通道時間交錯類比至數位轉換器中的取樣時間不匹配誤差校準的運用梯度的方法 - Google Patents

對雙通道時間交錯類比至數位轉換器中的取樣時間不匹配誤差校準的運用梯度的方法 Download PDF

Info

Publication number
TWI565245B
TWI565245B TW101115115A TW101115115A TWI565245B TW I565245 B TWI565245 B TW I565245B TW 101115115 A TW101115115 A TW 101115115A TW 101115115 A TW101115115 A TW 101115115A TW I565245 B TWI565245 B TW I565245B
Authority
TW
Taiwan
Prior art keywords
signal
phase
correction
digital
phase error
Prior art date
Application number
TW101115115A
Other languages
English (en)
Other versions
TW201325098A (zh
Inventor
桑德Ｓ 奇達比
Original Assignee
英特希爾美國公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特希爾美國公司 filed Critical 英特希爾美國公司
Publication of TW201325098A publication Critical patent/TW201325098A/zh
Application granted granted Critical
Publication of TWI565245B publication Critical patent/TWI565245B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1019—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error by storing a corrected or correction value in a digital look-up table
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0836—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of phase error, e.g. jitter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

對雙通道時間交錯類比至數位轉換器中的取樣時間不匹配誤差校準的運用梯度的方法 相關申請案之交叉參考
本申請案主張2001年4月29日申請之美國臨時申請案第61/480,696號之權利。上述申請案之全部內容特此以引用之方式併入。
本發明關於類比至數位轉換器(Analog-to-Digital Converter、ADC)，特別是關於對雙通道時間交錯類比至數位轉換器(TIADC)中的取樣時間不匹配誤差校準的運用梯度的方法。
近來，在需要很高取樣速率(即取樣速率無法通過單個現有ADC實現)的應用中，時間交錯類比至數位轉換器(Time-interleaved Analog-to-Digital Converter,TIADC)受到了相當的重視，。在TIADC中部署M個ADC，每個ADC以F s /M運轉，其中F s 為TIADC的取樣速率。來自每個TIADC的輸出被使用換向器以F s 被合併，以產生以Fs運轉的取樣速率轉換器。理想地，較慢的ADC要有相同的偏移、增益和均勻取樣時刻。然而，在實際中由於組件不匹配，這種要求難以實現。較慢的ADC的偏移值的差異在kF s /M，k=0,1,2，...處產生了與輸入信號無關的音調(tone)。ADC的增益值的差異在±F in +kF s /M，k=1,2，...處產生了寄生(或 者不想要的)信號，其中F in 為輸入信號的任意頻率。類似地，相對於TIADC取樣頻率，每個ADC的取樣時刻的非均勻性在與增益不匹配導致的雜波(spur)的完全同樣位置處產生了寄生信號。然而，由於取樣時間不匹配導致的雜波，與那些由於增益不匹配導致的雜波是正交的。因此，由於偏移、增益和取樣時間不匹配而產生的寄生信號顯著降低了TIADC系統的性能，從而使得需要對這些誤差進行估計和校正，以改善性能。
在優選實施例中，在雙通道TIADC系統中相位誤差以一種與通過輸入信號所占的奈奎斯特(Nyquist)區域無關的方式被校正。首先用兩個時間交錯類比至數位轉換器(TIADC)核心轉換輸入信號，來提供給一組的兩個ADC的輸出作為第一和第二數位信號。TIADC核心的輸出被交錯以形成輸入信號的數位的經轉換的表示。接著從第一和第二數位信號估計取樣時間誤差(也被稱為相位誤差)。接著使用相位誤差估計進行相位校正，與通過輸入信號所占的奈奎斯特區域無關。校正信號接著被應用到至少一個TIADC核心的取樣時間校正輸入。
在一個實現方式中，從取樣時間誤差的梯度(gradient)的符號(sign)確定校正信號。在被應用到相位校正輸入前，取樣時間誤差的梯度的符號可以進一步通過諸如有限脈衝響應濾波器之類的濾波器處理。
該方法自行導致了混合信號解決方案，以至於能够數位化地確定相位誤差估計，而校正信號仍然被應用為來自相位查找表(PLUT)的類比值輸出。在特定實現方式中，根據相位查找表(PLUT)中確定校正信號，其中
其中N i 為PLUT的初始位址偏移，μ k 表示k th 疊代的變量，以及表示kth疊代的步長，=μ phasemax，k p 為任意正數，以及e phase (△t k )為在疊代k的相位誤差的估計。
可以使用若干已知的用於提供相位誤差的初始估計的算法中的任意一個。在題目為“Error Estimation and Correction in a Two-Channel Time Interleaved Analog to Digital Converter”的、申請日為2009年4月7日的美國專利7,839,323中揭露了一個這樣的取樣時間誤差估計器，該專利的全部內容通過引用方式併入本文中。然而，也可以使用其他的不匹配誤差校正算法。
通過如附圖所示的以下的本發明的示例實施例的更具體的描述，前述將變得明顯，在各個附圖中，相似的元件符號指代相同的部分。這些附圖不必按比例繪出，而是重 點示出本發明的實施例。
下面闡述了示範性的實施例。儘管本發明唯一地由本文檔所述的申請專利範圍所定義、並且因此本發明較易受不同形式的實施例的影響，但應當理解如附圖中所示和如下詳細描述的一個或多個實施例僅是本發明的主旨的一個範例。也可以理解的是，此處所特別列舉和闡述的內容並非意圖限制本發明。因此，任何可以出現於本文檔中的對“本發明”的引用，僅僅解釋為本發明所要求保護的一個方面的一個特定的示例性實施例。
時間交錯類比至數位轉換器(TIADC)採用多個類比-數位轉換器(ADC)以實現高的取樣速率。因此，在TIADC中採用M個這樣的ADC，每個ADC以F s /M運轉，其中F s 是TIADC的取樣速率。理想地，較慢的ADC要有相同的偏移、增益和均勻的取樣時刻。然而在實際中，由於組件不匹配，這種要求難以達到。較慢ADC的偏移值的差異在kF s /M，k=0,1,2...，處產生了與輸入信號無關的音調。ADC的增益值的差異在±F in +kF s /M，k=1,2,...，處產生了寄生(或者不想要的)信號，其中F in 為輸入信號的任意頻率。類似地，相對於TIADC取樣頻率，每個ADC的取樣時刻的非均勻性在與增益不匹配導致的雜波的完全同樣位置產生了寄生信號。然而，因取樣時間不匹配導致的雜波與那些由於增益不匹配導致的雜波是正交的。因此，因偏移、增益和取樣時間不匹配所導致的作為結果的寄生信號顯著降低了TIADC系統的性能，從而使得這些誤差的估計和校正對於 改善性能而言是必須的。
此處，重點在於在雙通道TIADC系統上，在該雙通道TIADC系統中，取樣時間(在此也被稱為相位)不匹配誤差被估計和校正。用於相位誤差的表達式已經被提出，其中表明相位誤差產生在奈奎斯特頻率周圍反射的圖像雜波。在提出的用於相位誤差的表達式中，假設增益和偏移不匹配誤差已經被校正。為了說明，相關表達式被提出為單個正弦輸入信號。也可以表明該音調的幅度與相位誤差量相稱。
用於相位誤差的表達式涉及兩個ADC之間的互相關聯，其與兩個ADC之間的相位不匹配相關。將表明的是相位誤差依賴於輸入信號的奈奎斯特區域。例如，如果信號位於第一奈奎斯特區域，相位誤差的斜率(slope)可以是正(負)的，而當信號占據第二奈奎斯特區域時該斜率變為負(正)的。在各種時刻輸入頻譜占據不同的奈奎斯特區域的應用中，相位誤差斜率在正值和負值之間切換。從而，當相位誤差斜率的符號變化時，為特定的相位誤差斜率設計的任意的自適應趨於發散。
這裏提出了用於相位校正的算法，該算法連續地估計相位誤差的斜率並且相應地改變該算法的自適應的方向。當自適應算法實質上基於相位誤差的符號時，自適應的含義是基於相位誤差的斜率估計的符號。也就是說，如果當相位誤差斜率是正的時候自適應算法跟隨著運動的一個方向，當相位誤差斜率是負的時候可以使沿著在相反方向移 動。這樣，無關於輸入信號的奈奎斯特區域，自適應算法將總是收斂。到雙通道TIADC系統的輸入信號本身是訓練信號，並且暗中進行相位誤差的估計和校正。也就是說，執行自適應時採用了盲自適應技術。在優選實施例中，整個的自適應是混合信號過程，其中相位誤差的估計是在數位域中執行的，而校正是在類比域中執行的。不失一般性，假定通過查找表(LUT)，在數位域中的估計資訊被送到類比域中的合適的校正。例如，在自適應循環中，結合相位誤差斜率，基於相位誤差計算到LUT的特定位址，並且對應於LUT中的該位址的值被用於雙通道TIADC系統中的合適的類比電路以實現校正。
相位誤差校正
在本節中，考慮僅具有相位誤差的雙通道TIADC系統。假設增益和相位不匹配誤差已經被校正。另外，輸入信號假設具有形式x(t)=cos(2πF i t+φ)，其中F i 為任意輸入頻率，φ為任意相位。
雙通道TIADC系統的輸出如下給出：
其中，T=1/F s ，並且F s 是雙通道TIADC系統的取樣頻率。組合上面等式中的偶數和奇數時刻，
假設對應於偶數時刻的輸出是來自ADC1的輸出，而那些對應於奇數時刻的輸出是來自ADC2的輸出。也就是說，ADC1在時刻2nT取樣輸入信號，而ADC2在時刻(2n+1)T+△t取樣輸入信號。從而，△t為取樣時間誤差。需要注意的是，對一個輸出中的整個相位的分組(grouping)不失一般性。
上面的等式(2)可以因而被擴展為
可以看出cos((-1)nπFi△t)=cos(πFi△t)。由於sin()為奇函數，以及(-1)n=cos(nπ)，那麽sin((-1)nπFi△t)=cos(nπ)sin(πFi△t)。使用sin(a)cos(nπ)=sin(a-nπ)以及nπ=πFsnT，上面的等式可以寫為
假設△t與T相比較很小，cos(πFi△t)1並且sin(πFi△t)πFi△t。從而，
現在可以從上面等式看出相位誤差產生了具有與取樣不匹配時間△t成比例的幅度的圖像音調。
衆所周知，兩個序列之間的相關性提供了關於在它們之間的時間延遲的資訊。為此，定義了兩個序列，y 1 (n)和y 2 (n)，相應作為來自ADC1和ADC2的輸出。從而y 1(n)=y(2n) (7)
y 2(n)=y(2n+1) (8)
現在將作為時間不匹配的函數的相位誤差定義為
其中N是來自在ephase(△t)估計中使用的兩個ADC的取樣數目。上面等式也可以寫為
給出的相位誤差的替代表達式也提供了關於在兩個ADC之間的相位誤差的資訊。再次地，等式11也可以寫為
相位誤差的另一個表達式可以寫為
或者，可替代地，
現在看一下隨著在不同奈奎斯特區域中的取樣時間不匹配的相位誤差的變化。作為示例，考慮具有取樣頻率F s =500MHz的90MHz的正弦信號。應注意輸入信號在第一奈奎斯特區域中。這樣的信號的頻譜在圖1中示出。在該頻譜中也看見在160MHz處的强音調。這是因取樣時間不匹配而創建的圖像雜波。
為了解釋的目的，選取以等式9為特徵的相位誤差等式。圖2用△t示出了作為該信號的TIADC的取樣時間的一部分的e phase (△t)的變化。接著，考慮在第二奈奎斯特區域中的信號。為此，選擇具有與上文中提到的相同的取樣頻率的290MHz的正弦信號。混叠信號(aliased signal)的頻譜在圖3中示出。在40MHz處的强聲調是因取樣不匹配導致的圖像雜波。
圖4示出了對於在第二奈奎斯特區域的信號的e phase (△t)的變化。從圖4中可以看到，相位誤差斜率與圖2示出的相位誤差斜率相反。
現在假設基於相位誤差符號(也就是說，sign(e phase (△t)))的自適應算法。參見圖2，可以看出當sign(e phase (△t))為負時自適應算法將移動到右邊，並且當sign(e phase (△t))為正時將移動到左邊。這樣，自適應算法對於e phase (△t) 0將收斂於時間不匹配值。現在將該算法應用於當輸入信號位於第二奈奎斯特區域中時的情況。
從圖4也可以看出，當sign(e phase (△t))為負時自適應算法將“移動到右邊”，並且當sign(e phase (△t))為正時移動到左邊。這導致算法的收斂。因此，自適應算法應該把相位誤差斜率考慮在內。為此，這裏給出了一種使用被稱為梯度(或斜率)濾波的技術來評估相位誤差的斜率的方法。
假設對應於△t k 的e pnase (△t k )的P值是可用的。使用線性回歸的過程，可以通過具有由e p =a+m△t給出的等式的這些點進行直線擬合(fit a line)，其中a為由下式給出的截距
並且斜率m由下式給出：
應當注意的是，此處真正受關注的是m的符號，因為自適應的方向是由它控制的。因此，不論輸入信號的奈奎 斯特區域，基於sign(e phase (△t k ))和sign(m)乘積的自適應算法將總是收斂。
通過選擇在0附近的△tk的反對稱分布，Σk△tk=0。因此，等式16可以寫為
上面等式中的分母總是正的，並且因此m的符號可以寫為
因此，知道了按P順序的(e phase (△t k ),△t k )的一對值，就能獲得m的符號。如果選擇了P為奇數，則
另一方面，如果P被選擇為偶數，則△t k =2k-(P-1),k=0,1,…,P-1 (20)
應當注意對於P的奇數和偶數值二者的△t k 的值是反對稱的，並且因此可以形成線性相位有限脈衝響應(FIR)濾波器的係數。從而僅一半的△t k 值便足以獲得m的符號。同樣，從具體實施的視角來看，為了自適應算法對在相位誤差斜率的符號中的改變快速調整，P值必須保持為小。
現在可以提供一種基於(e phase (△t k )的符號和m的乘積 的用於補償取樣時間不匹配誤差的自適應算法。
取樣時間不匹配算法
在圖5中示出用於雙通道的TIADC的實現取樣時間校正的簡單原理圖。時脈電路150例如是兩個ADC核心，也就是，ADC1 102-1和ADC2 102-2，在Fs/2處取樣輸入信號101。也就是說，對於在F s 工作的時脈，ADC1 102-1在(比如說)奇數取樣時脈時刻取樣，而ADC2 102-2在偶數取樣時脈時刻取樣輸入信號101。來自ADC1 102-1和ADC2 102-2的取樣由數位信號處理器(DSP)122收集，並且定期評估相位誤差。DSP 122接著運行自適應算法，以結合相位誤差梯度的符號確定相位誤差的符號，從而用取樣時間校正輸入來供給(feed)相位查找表(LUT)118。
實現自適應算法的方塊圖在圖6中示出。一般而言，自適應算法的輸出形成了到相位LUT(PLUT)118的位址。PLUT 118的輸出接著直接或者間接為時脈和取樣時間校正電路150提供了相應的取樣時間校正。
假設PLUT 118的大小為N phase 。如果在兩個ADC 102-1和ADC2之間的最大相位不匹配為±X p ，那麽PLUT 118的條目將直接或者間接地覆蓋[-X p ,X p ]單位的範圍。在PLUT 118中的條目的分布可以是線性的、對數的或者基於任意其他的依賴於影響校正的類比電路的特性的分布。
用PLUTk表示PLUT 118在kth疊代的位址。用μk表示在kth疊代的變量，以及用表示自適應算法在kth疊代的步長。這裏，假設
其中μ phasemin 和μ phasemax 分別為的最小和最大值。用於校正相位誤差的自適應算法可以因此寫為
其中N i 為PLUT的初始位址(比如說N phase /2)，μ 0 =0，=μ phasemax以及k p 為任意正數。
N i 值也作為對於輸入到PLUT 118的位址的偏置。既然PLUT的位址在0到N phase -1範圍變動，只有正值是允許的。因此μ k 可以為負的或者正的，而N i 被如此選取以致PLUTk□[0 N phase -1]。必須指出的是，是使用等式9估計的，並且是使用等式18估計的。由於PLUTk指的是PLUT的位址，只有當等式22中的μ k 改變整數值時，更新才會發生。從而在μ k 改變整數值時的時刻，也被評估。在收斂處，PLUTk表示導致e phase (△t)的最小值的PLUT的最優位址。
現在更為具體的，算法使用值e phase (△t k )202以及斜率m 203(例如，e phase (△t k )△t k )的值的運行和(running sum) 作為輸入。接著，一對符號方塊204、205確定相位的符號和相位的斜率。所述符號被相乘(其可以由XOR方塊208實現)，並且它們與相位LUT步長數量μk再次相乘210。
信號接著被送到由求和方塊212和延遲方塊214實現的濾波器。這個布置提供了有限脈衝響應(FIR)濾波器；將可以理解的是可以使用其他類型的數位濾波器，諸如無限脈衝響應(IIR)，結合FIR/IIR或其他類型的數位濾波器。修正方塊216接著選擇浮點濾波器輸出的整數部分(例如，混合點部分)。接著將這些整數值與Ni相加218，以確定PLUT 118的輸入位址。
實驗結果
接著介紹的是基於雙通道TIADC集成電路的輸出的一些實驗結果。在第一個實驗中，使用了具有90MHz頻率的正弦信號。雙通道TIADC系統的取樣頻率為500MHz。上面提到的自適應算法接著針對兩個ADC的輸出運行。
圖7用疊代k示出了PLUTk的收斂，假設N phase =256且P=5。從圖中可以看到，PLUTk收斂於在127和128之間的值，127和128是與e phase (△t)的最小值的鄰近相對應的位址。為了核實收斂，圖2中值得注意的是，在127和128之間ephase(△t)跨過0。這確認了自適應算法的收斂。
在第二個實驗中，使用了具有290MHz頻率的正弦信號作為輸入。值得注意的是，輸入信號在第二奈奎斯特區域中。圖8示出具有疊代k的PLUTk的收斂。在此圖中可以看到在收斂到與在122和123之間的PLUT的位址位置相對 應的ephase(△t)的最小值前，算法先發散。發散的原因是其在相位誤差梯度被評估之前需要e phase (△t)的P值。一旦斜率被估計，自適應算法接著沿著正確的方向進行移動以收斂。這種收斂可以從圖4核實，在圖4中e phase (△t)在這些位址值之間跨過0。
當輸入信號切換奈奎斯特區域時，看到該算法的穩健性。對於這個實驗，輸入信號有一段時間為90MHz音調並且接著切換至290MHz音調。圖9用疊代k示出PLUTk的收斂。可以看到，只要輸入為90MHz的音調，算法就落到在127和128之間的PLUT位址。當輸入從90MHz的音調變化到290MHz的音調時，為了P點的最大化，在沿著正確的方向移動之前，算法首先沿著錯誤的方向移動。這是因為它需要P相位誤差值的最大化以評估相位誤差的梯度。一旦建立了正確的方向，算法就朝著PLUT的最優位址移動，其大約是123。因此可以看到自適應算法是穩健的，與輸入信號所占的奈奎斯特區域無關。
在數位系統中的使用
上面的關於類比至數位轉換器的教導在電子設備和系統領域中具有廣泛的應用。一個示範性的系統是數位信號收發器。在這樣的系統中，接收器可以包括前端模型信號處理組件，諸如放大器，濾波器和下變頻器。時間交錯類比至數位轉換器使用兩個或者更多的子單元轉換器來提供代表已接收的感興趣的信號的數位信號。整個接收的感興趣的帶寬的數位化可能需要很高的取樣速率；因此，如上 所述的交錯系統可以提供相對於其他轉換技術的優點。
圖10示出了一個這樣的示範性的連接的收發器系統1200，用以發射和接收射頻(RF)信號。該RF信號可以是從天線接收的無線信號或者可以是在諸如來自同軸電纜，光纖或與其類似的線路上接收的。收發器1200發送數據給數位設備1211(諸如計算機，電話，電視，照相機或任意數目的數位設備)並且接收來自該數位設備1211的數據。
圖10中所示的收發器1200使用在本文中教導的寬頻、時間交錯、類比至數位轉換器(ADC)1206以對所接收的信號進行數位化。來自寬頻ADC 1206的輸出可以被數位化地調諧，而不是用類比調諧器，從而實現了比替代方法更低的功率消耗。
更具體而言，在示範性系統1200中，信號通過雙工器1202耦合，雙工器1202將下行流(所接收的)信號1220與上行流(所發送的)信號1222分離開來。雙工器1202導引所接收的信號至可變增益放大器(VGA)1204，可變增益放大器(VGA)1204在將所接收的信號通過濾波器1205發送至寬頻ADC 1206前，放大所接收的信號。時間交錯ADC 1206數位化所接收的信號，接著傳遞經數位化的信號1204到數位調諧器和解調器1208。這些已經解調的信號可以接著通過存取控制1210並隨後被供給到數位介面1270。
完整的數位收發器1200還典型地包括相應的發送組件，諸如調變器1216，數位至類比轉換器1218和放大器1224。在收發器1200內部的CPU可以進一步控制其操作。 還應該理解的此處沒有示出其他組件(諸如上變頻器和下變頻器)可以形成收發器1200的一部分。
本領域技術人員可以理解的是，與上面所公開的實施例有關的各種說明性的組件、邏輯方塊、信號處理方塊、模組、電路和算法步驟可以實現為類比或者數位電子硬體，或者實現為計算機軟體，或者實現為這些的組合。為了清楚地說明硬體和軟體的這種可交換性，各種說明性的組件、方塊、模組、電路和步驟已經一般性地依據它們的功能性在前面闡述。這樣的功能性被實現為依賴特定應用和施加於整個系統的設計約束的硬體或者軟體。對於每個特定應用，本領域技術人員可以以不同的方式實現所闡述的功能性，但是這些實現決策不能被理解為脫離本發明範圍。
可以用通用處理器、數位信號處理器(DSP)或者其他邏輯器件、專用集成電路(ASIC)、現場可編程閘陣列(FPGA)、離散閘(discrete gate)或者晶體管邏輯、離散(discrete)硬體組件，或者被設計為執行在此所描述的功能的在它們的任意組合來實現或者執行各種與在此所公開的實施例有關的說明性的組件、邏輯方塊、模組和電路。通用處理器可以是任意的傳統的處理器、控制器、微控制器、狀態機或者類似物。處理器也可以被實現為計算機設備的結合，例如DSP和微處理器、多個微處理器、連同DSP核心的一個或者多個微處理器或者任意其他這樣的配置的結合。
與其中所公開的實施例有關的所述的方法或者算法的步驟可以直接體現為硬體、由處理器執行的軟體或者韌體模組、或者它們的組合。軟體產品可以存在於RAM存儲器、閃速存儲器、ROM存儲器、EPROM存儲器、EEPROM存儲器、寄存器、硬盤、可移動盤、CD-ROM或者本領域已知的任意其他形式的存儲介質中。示例性的存儲介質被耦合至處理器，這樣處理器可以從存儲介質讀取資訊並且向存儲介質寫入資訊。可替代地，存儲介質可以被集成到處理器中。處理器和存儲介質可以存在於ASIC中。
結論
在此公開中闡述了一種用於校正在雙通道TIADC系統中的相位誤差的穩健算法，其獨立於輸入信號所占的奈奎斯特區域。自適應算法基於使用濾波器對相位誤差梯度的估計。濾波器係數能够從簡化的線性回歸表達式中導出。自適應的方向由梯度的符號控制。自適應算法收斂於與輸入信號所占的奈奎斯特區域無關的最優值。自適應算法的功效以基於雙通道TIADC的實驗性結果的方式示出。
提供了在前闡述的所公開的實施例，使得任意的本領域技術人員能够製造或者使用本發明。對於本領域技術人員而言，對這些實施例的各種修改將是顯而易見的，並且於此所定義的一般原理可以應用於其他實施例而不脫離本發明的範圍和精神。因此，並不意在將本發明限制到在本文中示出的實施例，而是給予最大的與在本文中所公開的原理和新特徵相一致的範圍。
儘管參照本發明的示例性實施例具體示出和說明了本發明，但本領域技術人員將可以理解的是，可以對本發明的形式和細節進行各種改變，而不脫離由所附申請專利範圍所包含的本發明的範圍。
101‧‧‧輸入信號
102-1‧‧‧ADC核心
102-2‧‧‧ADC核心
118‧‧‧查找表(LUT)
122‧‧‧數位信號處理器(DSP)
150‧‧‧時脈和取樣時間校正電路
202‧‧‧值
203‧‧‧斜率m
204‧‧‧符號方塊
205‧‧‧符號方塊
208‧‧‧XOR方塊
210‧‧‧乘法器
212‧‧‧求和方塊
214‧‧‧延遲方塊
216‧‧‧修正方塊
218‧‧‧求和方塊
1200‧‧‧收發器
1202‧‧‧雙工器
1204‧‧‧可變增益放大器
1205‧‧‧濾波器
1206‧‧‧寬頻時間交錯類比至數位轉換器
1208‧‧‧數位調諧器及解調變器
1210‧‧‧存取控制
1211‧‧‧數位設備
1212‧‧‧中央處理單元
1216‧‧‧調變器
1218‧‧‧數位至類比轉換器
1220‧‧‧下行流信號
1222‧‧‧上行流信號
1224‧‧‧放大器
1240‧‧‧經數位化之下行流信號
1270‧‧‧數位介面
圖1示出了占據第一奈奎斯特區域的輸入信號的頻譜。
圖2用△t示出了圖1所示的輸入信號的ephase(△tk)的變化(variation)。
圖3示出了占據第二奈奎斯特區域的輸入信號的頻譜。
圖4用△t示出了圖3所示的信號的ephase(△tk)的變化。
圖5是取樣時間不匹配校正的雙通道時間交錯的示意圖。
圖6示出了自適應相位誤差算法(adaptive phase error algorithm)的方塊圖。
圖7用疊代k示出了當輸入信號是在第一奈奎斯特區域時的PLUTk的變化。
圖8用疊代k示出了當輸入信號是在第二奈奎斯特區域中時的PLUTk的變化。
圖9用疊代k示出了當輸入信號在第一和第二奈奎斯特區域之間切換時的PLUTk的變化。
圖10示出了TIADC在數位收發器中的使用。
101‧‧‧輸入信號
102-1‧‧‧ADC核心
102-2‧‧‧ADC核心
118‧‧‧查找表(LUT)
122‧‧‧數位信號處理器(DSP)
150‧‧‧時脈和取樣時間校正電路

Claims (22)

  1. 一種與時間交錯類比至數位轉換器一起使用的方法，所述方法包括以下步驟：轉換輸入信號以提供給一組兩個ADC輸出，作為第一和第二數位信號；根據所述第一和第二數位信號估計取樣時間誤差；根據所述取樣時間誤差而與由所述輸入信號所占的奈奎斯特區域無關地確定校正信號；以及將所述校正信號施加到所述轉換步驟。
  2. 如請求項1所述的方法，其中，所述確定校正信號包括估計所述取樣時間誤差的梯度。
  3. 如請求項2所述的方法，其中，確定所述校正信號還包括確定所述取樣時間誤差的梯度的符號。
  4. 如請求項3所述的方法，其中，確定所述校正信號還包括對所述取樣時間誤差的梯度的符號進行濾波。
  5. 如請求項1所述的方法，其中，所述取樣時間誤差是數位值，並且所述校正信號是類比信號。
  6. 如請求項1所述的方法，還包括：在存儲值查找表中查找校正的信號。
  7. 如請求項1所述的方法，其中，所述根據所述取樣時間誤差而與由所述輸入信號所占的奈奎斯特區域無關地確定校正信號的步驟是根據所述取樣時間誤差的梯度來加以確定。
  8. 如請求項1所述的方法，還包括： 在相位查找表(PLUT)中存儲校正值，其中 其中，N i 為PLUT的初始位址偏移，μ k 表示k次疊代處的變量，以及表示k次疊代處的步長，，k p 為任意正數，以及e phase (△t k )為在疊代k處的相位誤差估計，為k次疊代處的斜率，μ phasemin 和μ phasemax 分別為的最小值和最大值，以及k=0,1,…,P-1，其中，P為可用e phase 值的數目。
  9. 如請求項8所述的方法，還包括：對所述PLUT的輸入進行濾波。
  10. 如請求項1所述的方法，還包括：交錯所述第一和第二數位信號，以形成表示所述輸入信號的數位轉換器。
  11. 如請求項4所述的方法，其中，所述濾波步驟為有限脈衝響應(FIR)濾波步驟。
  12. 一種用於時間交錯類比至數位轉換器的裝置，包括：兩個或者更多個時間交錯類比至數位轉換器(TIADC)核心，提供一組的兩個ADC輸出作為第一和第二數位信號，所述TIADC核心中的至少一個具有校正輸入；信號交錯器，用於組合所述第一和第二數位信號，以 形成所述輸入信號的經數位轉換的表示；數位信號處理運算器，用於根據所述第一和第二數位信號估計相位誤差估計，以提供相位誤差估計；以及根據所述相位誤差估計而與由所述輸入信號所占的奈奎斯特區域無關地確定校正信號；以及所述校正信號被連接到所述TIADC核心中的至少一個的取樣時間校正輸入。
  13. 如請求項12所述的裝置，還包括：斜率檢測器，用於確定所述相位誤差估計的斜率。
  14. 如請求項12所述的裝置，還包括：符號運算，用於確定所述相位誤差估計的斜率的符號。
  15. 如請求項14所述的裝置，還包括：有限脈衝響應(FIR)濾波器，用於對所述相位誤差的梯度的符號進行濾波。
  16. 如請求項12所述的裝置，其中，所述相位誤差估計為數位值並且所述校正信號為類比信號。
  17. 如請求項12所述的裝置，還包括查找表，用於提供所述校正信號。
  18. 如請求項12所述的裝置，其中，確定所述校正值的斜率檢測器還根據所述相位誤差估計的梯度確定表示由所述輸入信號所占的奈奎斯特區域的值。
  19. 如請求項12所述的裝置，還包括相位查找表(PLUT)，用於確定所述校正信號，其中 其中，N i 為PLUT的初始位址偏移，μ k 表示k次疊代處的變量，以及表示k次疊代處的步長，，k p 為任意正數，以及e phase (△t k )為在疊代k處的相位誤差估計，為k次疊代處的斜率，μ phasemin 和μ phasemax 分別為的最小值和最大值，以及k=0,1,…,P-1，其中，P為可用e phase 值的數目。
  20. 如請求項19所述的裝置，還包括濾波器，用於處理所述PLUT的輸入。
  21. 一種與多通道時間交錯類比至數位轉換器一起使用的可編程計算機產品，其中第一和第二數位信號被交錯以形成輸入信號的經數位轉換的表示，所述產品包括一個或多個從存儲介質獲取指令並且執行所述指令的可編程數據處理機，所述指令用於：接收第一和第二數位信號；根據所述第一和第二數位信號估計取樣時間誤差；根據所述取樣時間誤差而與由所述輸入信號所占的奈奎斯特區域無關地確定校正信號；以及輸出所述校正信號。
  22. 一種通信系統，包括：通信信號接收器，用於接收輸入信號； 類比至數位轉換器(ADC)，與所述接收器連接，用於產生數位輸入信號；以及解調器，用於對經數位化的輸入信號進行數位解調；其中所述ADC還包括：兩個或者更多個時間交錯ADC核心，提供至少第一和第二數位信號，至少一個ADC核心具有校正輸入；數位信號處理操作，用於：根據所述第一和第二數位信號確定相位誤差估計；以及根據所述相位誤差估計而與由所述第一和第二數位信號所占的任何奈奎斯特區域無關地產生校正信號。
TW101115115A 2011-04-29 2012-04-27 對雙通道時間交錯類比至數位轉換器中的取樣時間不匹配誤差校準的運用梯度的方法 TWI565245B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201161480696P 2011-04-29 2011-04-29

Publications (2)

Publication Number Publication Date
TW201325098A TW201325098A (zh) 2013-06-16
TWI565245B true TWI565245B (zh) 2017-01-01

Family

ID=47067470

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101115115A TWI565245B (zh) 2011-04-29 2012-04-27 對雙通道時間交錯類比至數位轉換器中的取樣時間不匹配誤差校準的運用梯度的方法

Country Status (3)

Country Link
US (1) US8643517B2 (zh)
CN (1) CN102769465B (zh)
TW (1) TWI565245B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010124523A1 (en) * 2009-04-29 2010-11-04 The University Of Hong Kong Methods or structures for reconstruction of substantially uniform samples from substantially nonuniform samples
US8482445B1 (en) * 2011-07-22 2013-07-09 Fredric J. Harris Time-interleaved analog-to-digital converter
US9041571B2 (en) * 2013-09-06 2015-05-26 Broadcom Corporation Flexible ADC calibration technique using ADC capture memory
CN104753534A (zh) * 2013-12-27 2015-07-01 中兴通讯股份有限公司 一种扩展adc采样带宽的装置和方法
CN105403765A (zh) * 2014-12-30 2016-03-16 北京无线电计量测试研究所 一种用于脉冲功率测量的稳幅环路装置
CN105024696B (zh) * 2015-07-02 2019-06-07 大唐微电子技术有限公司 多通道并行模数转换系统采样时间误差的校准装置及方法
CN104993827B (zh) * 2015-07-08 2018-03-02 中国电子科技集团公司第二十四研究所 模数转换器误差估计校正的装置及其方法
US9866228B2 (en) * 2015-09-30 2018-01-09 Multiphy Ltd. Background calibration of interleave timing errors in time-interleaved analog to digital converters
CN107994902A (zh) * 2017-12-22 2018-05-04 北京工业大学 一种基于机器学习的双通道模数转换器子转换器间时间误差校正方法
CN109150180B (zh) * 2018-05-11 2022-06-28 天津大学 一种双通道时间交织adc采样时间失配的校正方法
CN108923783B (zh) * 2018-06-12 2023-12-22 北京新岸线移动多媒体技术有限公司 一种tiadc误差检测系统
US11552646B2 (en) * 2020-06-24 2023-01-10 Stmicroelectronics International N.V. Timing skew mismatch calibration for time interleaved analog to digital converters
CN115459770B (zh) * 2022-09-19 2024-04-16 中国电子科技集团公司第十四研究所 一种多通道时间交织adc采样时间失配的校正方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7336729B2 (en) * 2001-03-01 2008-02-26 Broadcom Corporation Digital signal processing based de-serializer
US7501967B2 (en) * 2004-10-08 2009-03-10 Infineon Technologies Ag Analog-to-digital converter operable with staggered timing
US20110063149A1 (en) * 2008-12-29 2011-03-17 Intersil Americas Inc. Calibration of offset, gain and phase errors in m-channel time-interleaved analog-to-digital converters

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6292121B1 (en) 1998-01-09 2001-09-18 Lecroy Corporation Delta sigma-analog-to-digital converter
JP4544915B2 (ja) 2004-06-03 2010-09-15 ルネサスエレクトロニクス株式会社 受信装置及びアナログ・ディジタル変換装置
WO2006083199A1 (en) 2005-02-04 2006-08-10 Signal Processing Devices Sweden Ab Estimation of timing errors in a time-interleaved analog to digital converter system
US7551114B2 (en) 2007-05-15 2009-06-23 Texas Instruments Incorporated Reducing power consumption in the early stages of a pipeline sub-ADC used in a time-interleaved ADC

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7336729B2 (en) * 2001-03-01 2008-02-26 Broadcom Corporation Digital signal processing based de-serializer
US7501967B2 (en) * 2004-10-08 2009-03-10 Infineon Technologies Ag Analog-to-digital converter operable with staggered timing
US20110063149A1 (en) * 2008-12-29 2011-03-17 Intersil Americas Inc. Calibration of offset, gain and phase errors in m-channel time-interleaved analog-to-digital converters

Also Published As

Publication number Publication date
CN102769465A (zh) 2012-11-07
US20120274491A1 (en) 2012-11-01
TW201325098A (zh) 2013-06-16
CN102769465B (zh) 2015-10-07
US8643517B2 (en) 2014-02-04

Similar Documents

Publication Publication Date Title
TWI565245B (zh) 對雙通道時間交錯類比至數位轉換器中的取樣時間不匹配誤差校準的運用梯度的方法
US8604952B2 (en) Multiplier-free algorithms for sample-time and gain mismatch error estimation in a two-channel time-interleaved analog-to-digital converter
US8193956B2 (en) Meter and freeze of calibration of time-interleaved analog to digital converter
TWI323982B (en) Receiver capable of correcting mismatch of time-interleaved parallel adc and method thereof
US20170117914A1 (en) Method and apparatus for providing digital background calibration for mismatches in m-channel time-interleved adcs (ti-adcs)
TWI517590B (zh) 估算時間交錯類比數位轉換器中第一、第二類比數位轉換器之間之取樣延遲誤差的方法與裝置
TWI539756B (zh) 類比至數位轉換器裝置、用於校準類比至數位轉換器的方法、及用於儲存執行該方法之指令的電腦可讀取媒體
US8063803B2 (en) Calibration of offset, gain and phase errors in M-channel time-interleaved analog-to-digital converters
US8654000B2 (en) Time-interleaved analog-to-digital converter for signals in any Nyquist zone
US20120075129A1 (en) Calibration of impairments in a multichannel time-interleaved adc
EP3308466B1 (en) Calibration and tracking of receiver
US7138933B2 (en) Time-interleaved signal converter systems with reduced timing skews
US9362932B2 (en) A/D converter circuit and semiconductor integrated circuit
WO2017004869A1 (zh) 模数转换器误差估计校正的装置及其方法
JP6481307B2 (ja) アナログデジタル変換器、半導体集積回路、及びアナログデジタル変換方法
TW200414700A (en) Residual echo reduction for a full duplex transceiver
Tertinek et al. Reconstruction of two-periodic nonuniformly sampled band-limited signals using a discrete-time differentiator and a time-varying multiplier
KR20120122972A (ko) 2?채널 타임?인터리브된 아날로그?디지털 컨버터에서의 샘플?타임 미스매치 에러 캘리브레이션에 대한 그래디언트?기반 접근
CN109150180B (zh) 一种双通道时间交织adc采样时间失配的校正方法
US11469784B2 (en) Spur estimating receiver system
US11552646B2 (en) Timing skew mismatch calibration for time interleaved analog to digital converters
TWI505648B (zh) Ｍ－通道時間交錯之類比至數位轉換器的偏移、增益和相位誤差校準
US12009830B2 (en) Timing skew mismatch calibration for time interleaved analog to digital converters
KR20120122899A (ko) ２?채널 타임?인터리브된 아날로그?디지털 컨버터에서의 샘플?타임 및 이득 미스매치 에러 추정을 위한 멀티플라이어?프리 알고리즘
US20240080033A1 (en) Digital correction of digital-to-analog converter errors in continuous-time analog-to-digital converters