TWI517590B - 估算時間交錯類比數位轉換器中第一、第二類比數位轉換器之間之取樣延遲誤差的方法與裝置 - Google Patents

Description

估算時間交錯類比數位轉換器中第一、第二類比數位轉換器 之間之取樣延遲誤差的方法與裝置

本發明所揭露之實施例是關於用以估算時間交錯類比數位轉換器中取樣延遲誤差之方法與裝置，以用來校正類比數位轉換器之間之取樣延遲。

當類比數位轉換器(analog-to-digital converter,ADC)之取樣頻率增高達到GHz時，類比電路的實作會變更艱難，因此發展出時間交錯(time-interleaved)類比數位轉換器，其中同一輸入訊號是由多個取樣頻率較低之子類比數位轉換器(sub-ADC)來進行處理，並使用時間交錯之方法將這些子類比數位轉換器的數位輸出結果組合起來，便能產生一個完整的高取樣頻率數位類比轉換器所應輸出之結果。

以二路(two-path)子類比數位轉換器(其包含一第一類比數位轉換器與一第二類比數位轉換器)為例，第一類比數位轉換器之輸出為編號奇數(例如1、3、5...)之取樣值，而第二類比數位轉換器之輸出則為編號偶數(例如2、4、6...)之取樣值，最後這些取樣值會組合為編號連續(例如1、2、3、4、5、6...)之取樣值。由於子類比數位轉換器之取樣延遲之誤差，雖然第一與第二類比數位轉換器個別之取樣間隔(亦即取樣週期)為Ts，但所組合之輸出之取樣間隔卻不是固定的0.5*Ts，換言之，第一類比數位轉換器與第二類比數位轉換器之間的取樣延遲(亦即第一類比數位轉換器之取樣時間與第二類比數 位轉換器之取樣時間之間的延遲時間)理想上應為0.5*Ts，然而，實際上卻會存在取樣延遲誤差，因而使得時間交錯類比數位轉換器的實際數位輸出與高取樣頻率之數位類比轉換器所應輸出之結果有所出入。

因此，需要一種估算取樣延遲誤差之方法，以便後續基於估算出的取樣延遲誤差來校正時間交錯類比數位轉換器中的子類比數位轉換器的取樣時間，以對取樣延遲誤差進行補償。

因此，本發明的目的之一在於提供一種用以估算時間交錯類比數位轉換器中取樣延遲誤差之方法與相關裝置，以解決上述問題。

依據本發明之實施例，揭露了一種用以估算一時間交錯類比數位轉換器中一第一類比數位轉換器與一第二類比數位轉換器之間之一取樣延遲誤差的延遲誤差估算裝置。該延遲誤差估算裝置包含延遲濾波器與迴授調整電路。該延遲濾波器耦接於第二類比數位轉換器，用以接收第二類比數位轉換器基於類比輸入訊號所產生之第二數位輸出訊號，依據延遲調整量與第一、第二類比數位轉換器之間之預定取樣延遲來決定延遲量，並施加該延遲量至第二數位輸出訊號以產生延遲數位輸出訊號，其中該延遲調整量係用以估算取樣延遲誤差。該迴授調整電路耦接於第一類比數位轉換器與延遲濾波器，用以接收第一類比數位轉換器基於類比輸入訊號所產生之第一數位輸出訊號，計算第一數位輸出訊號與延遲數位輸出訊號之差量，並依據該差量來迴授調整延遲調整量。

依據本發明之實施例，另揭露了一種估算一時間交錯類比數位轉換器中一第一類比數位轉換器與一第二類比數位轉換器之間之一取樣延遲誤差的方法。該方法包含下述步驟：接收第一、第二類比數位轉換器基於同一 類比輸入訊號所分別產生之第一數位輸出訊號與第二數位輸出訊號；依據延遲調整量與第一、第二類比數位轉換器之間之預定取樣延遲來決定延遲量，並施加該延遲量至第二數位輸出訊號以產生延遲數位輸出訊號，其中延遲調整量係用以估算取樣延遲誤差；計算第一數位輸出訊號與延遲數位輸出訊號之差量；以及依據差量來迴授調整延遲調整量。

10‧‧‧類比數位轉換系統

100‧‧‧取樣延遲誤差估算裝置

102‧‧‧迴授調整電路

104‧‧‧延遲濾波器

111‧‧‧時間交錯類比數位轉換器

110‧‧‧第一類比數位轉換器

112‧‧‧第二類比數位轉換器

202‧‧‧第一快速傅立葉轉換單元

204‧‧‧第二快速傅立葉轉換單元

206‧‧‧比較單元

212‧‧‧複數減法器

214‧‧‧平方加法器

第1圖係採用本發明時間取樣延遲誤差估算裝置之類比數位轉換系統之實施例的方塊圖。

第2圖係第1圖所示之迴授調整電路之實施例的方塊圖。

第3圖係本發明估算估算取樣延遲誤差的方法之實施例的流程圖。

在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。以外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或通過其他裝置或連接手段間接地電氣連接至該第二裝置。

本發明的主要概念在於施加一延遲調整量並採用一錯誤偵測迴授機制來不斷調整該延遲調整量，以藉由該延遲調整量來估計出取樣延遲誤差。請參閱第1圖，第1圖是採用本發明時間取樣延遲誤差估算裝置之類比數位轉換系統的一實施例的方塊圖。類比數位轉換系統10包含第一類比數位 轉換器110、第二類比數位轉換器112以及取樣延遲誤差估算裝置100。第一類比數位轉換器110與第二類比數位轉換器112分別是同一時間交錯類比數位轉換器111之中的任兩個子類比數位轉換器。若時間交錯類比數位轉換器111採用兩路的架構，則第一類比數位轉換器110與第二類比數位轉換器112即為時間交錯類比數位轉換器111所具有的全部子類比數位轉換器。然而，此僅作為範例說明之用，而非作為本發明的限制條件，實際上，本發明並未侷限於該時間交錯類比數位轉換器111僅具有兩路的子類比數位轉換器，任何採用本發明所揭示之取樣延遲誤差估算機制來估計時間交錯類比數位轉換器111中兩個子類比數位轉換器之間的取樣延遲誤差均落入本發明的範疇。請注意，為了簡潔起見，第1圖僅顯示出跟本發明有關的元件，然而，類比數位轉換系統10實際上另可包含其他元件來實現類比數位轉換功能及/或其他功能。

如圖所示，取樣延遲誤差估算裝置100包含一迴授調整電路102以及一延遲濾波器104，其中迴授調整電路102與第一類比數位轉換器110與延遲濾波器104耦接，以及延遲濾波器104另會耦接至第二類比數位轉換器112。

第一類比數位轉換器110與第二類比數位轉換器112會同時接收一類比訊號S_IN(例如，一弦波)，並以相同之取樣頻率Fs(但不同的取樣時序)來對類比訊號S_IN取樣，其中第一類比數位轉換器110與第二類比數位轉換器112之間的預定取樣延遲TD為0.5*Ts，其中Ts為取樣間隔(亦即取樣週期)，以及1/Fs等於Ts；接下來，第一類比數位轉換器110與第二類比數位轉換器112分別輸出第一數位輸出訊號D1與第二數位輸出訊號D2，其中第一數位輸出訊號D1會傳遞至迴授調整電路102，而第二數位輸出訊號D2會被傳至延遲濾波器114處理以輸出延遲數位輸出訊號DL至迴授調整電路 102。本實施例中，延遲濾波器104會依據一延遲調整量d與預定取樣延遲TD來決定一延遲量(TD+d)，並施加延遲量(TD+d)至第二數位輸出訊號D2以產生延遲數位輸出訊號DL。此外，迴授調整電路102會計算第一數位輸出訊號D1與延遲數位輸出訊號DL之一差量Err，並依據差量Err來迴授調整延遲調整量d。

延遲調整量d係用以估算取樣延遲誤差，此外，差量Err是用以指示出第一數位輸出訊號D1與延遲數位輸出訊號DL之間的差異程度。假若第一類比數位轉換器110與第二類比數位轉換器112之間沒有取樣延遲誤差(亦即兩者之間的取樣延遲等於預定取樣延遲0.5*Ts)，則額外帶入的延遲調整量d會反應在差量Err上，因此，經由迴授調整機制，延遲調整量d會被不斷調整並收斂至一數值(例如0)來代表第一類比數位轉換器110與第二類比數位轉換器112之間沒有取樣延遲誤差；另一方面，假若第一類比數位轉換器110與第二類比數位轉換器112之間具有取樣延遲誤差(亦即兩者之間的取樣延遲不等於預定取樣延遲0.5*Ts)，因此，差量Err的數值會反應出額外帶入的延遲調整量d是否等於取樣延遲誤差，因此，經由迴授調整機制，延遲調整量d會被不斷調整並收斂至另一數值來代表第一類比數位轉換器110與第二類比數位轉換器112之間的取樣延遲誤差。

請參閱第2圖，第2圖為第1圖所示之迴授調整電路之一實施例的方塊圖。本實施例中，迴授調整電路102包含(但不侷限於)一第一快速傅立葉轉換(fast Fourier transform,FFT)單元202、一第二快速傅立葉轉換單元204以及一比較單元206，其中比較單元206耦接至第一快速傅立葉轉換單元202、第二快速傅立葉轉換單元204以及延遲濾波器104，並包含有一複數減法器212與一平方加法器214。

如從第2圖所示之方塊圖可看出，第一數位輸出訊號D1與延遲數位輸出訊號DL會分別被送至第一快速傅立葉轉換單元104與第二快速傅立葉轉換單元106進行快速傅立葉轉換，其中快速傅立葉轉換之轉換頻率取決於第一、第二類比數位轉換器110、112之取樣頻率Fs。第一快速傅立葉轉換單元104會輸出第一轉換輸出FFT1，而第二快速傅立葉轉換單元106則會輸出第二轉換輸出FFT2。第一轉換輸出FF1與第二轉換輸出FF2會同時被送至比較單元108，以透過比較單元206來得到差量Err。本實施例中，比較單元108中的複數減法器201會對第一轉換輸出FFT1與第二轉換輸出FFT2進行相減以得到相減結果(亦即複數減法輸出)dc，並將相減結果dc送至平方加法器202以計算相減結果dc之實部與虛部的平方和來作為差量Err。例如，若相減結果dc之實部與虛部分別是Re與Im，則Err=Re^2+Im^2。

接著，平方加法器202所輸出的差量Err會被送至延遲濾波器114，而延遲濾波器114會依據差量Err來決定是否要調整目前所使用的延遲調整量d。於一實作方式中，延遲濾波器104會比較迴授調整電路102目前所產生之差量(Err=error_present)與先前所產生之差量(Err=error_last)，並依據一比較結果來選擇性地增加或減少延遲調整量d。舉例來說，若延遲濾波器104判斷延遲調整量d仍需要進行調整(例如差量Err尚未低到一預定目標值)，則延遲濾波器104可根據以下的虛擬程式碼(pseudo code)來更新延遲調整量d。

d=d+sign*step_size*Err

sign=1；

if(error_present>error_last)

sign=-sign

else

sign=sign

end

其中，step_size係為調整步階大小，而sign係為正負符號。請注意，差量Error與調整步階大小step_size均為正數，因此，延遲調整量d的調整(增加或減少)是由正負符號sign來決定。當目前所產生之差量大於先前所產生之差量時，則延遲濾波器104會根據比較結果來減少延遲調整量d(例如d=d-step_size*error_present)，而當目前所產生之差量不大於先前所產生之差量時，則延遲濾波器104會根據比較結果來增加延遲調整量d(例如d=d+step_size*error_present)。

由上可知，延遲濾波器104會不斷地依據差量Err來迴授調整延遲調整量d，直到差量Err達到預定目標值(例如趨近或等於零的數值)為止。舉例來說，取樣延遲誤差估算裝置100會經由延遲調整量d的迴授調整來降低差量Err，直到差量Err夠低為止，此時，延遲調整量d的數值即代表第一類比數位轉換器110與第二類比數位轉換器112之間的取樣延遲誤差。

請注意，使用複數減法器212與平方加法器214來實作比較單元206僅作為範例說明，而非本發明的限制，舉例來說，任何經由比較第一、第二轉換輸出FFT1、FFT2來獲得用以指示出第一數位輸出訊號D1與延遲數位輸出訊號DL之間的差異程度的差量Err均屬本發明的範疇。同樣地，第2圖所示的迴授調整電路僅作為範例說明，而非本發明的限制，換言之，任何基於第一數位輸出訊號D1與延遲數位輸出訊號DL之間的差異程度，來不斷迴授調整延遲調整量d以估算出取樣延遲誤差的作法，均符合本發明的精神。

請參閱第3圖，第3圖為本發明估算時間交錯類比數位轉換器中第一、第二類比數位轉換器之間之取樣延遲誤差的方法之一實施例的流程 圖。假若可大致上獲得相同結果，則步驟不一定要遵照第3圖所示之順序來執行。估算取樣延遲誤差的方法可簡單歸納如下：步驟300：開始；步驟302：接收第一數位輸出訊號D1與第二數位輸出訊號D2；步驟304：依據延遲調整量d與預定取樣延遲TD來決定延遲量(TD+d)，並施加延遲量(TD+d)至第二數位輸出訊號D2以產生延遲數位輸出訊號DL；步驟306：分別對第一數位輸出訊號D1與延遲數位輸出訊號DL執行快速傅立葉轉換以產生第一轉換輸出FFT1與第二轉換輸出FFT2；步驟308：對第一轉換輸出FFT1與第二轉換輸出FFT2執行複數減法，以產生一相減結果dc；步驟310：計算相減結果dc之實部Re與虛部Im的平方和(Re^+Im^2)來作為差量Err；步驟312：判斷差量Err是否達到預定目標值？若是，執行步驟322，否則執行步驟314；步驟314：比較目前所產生之差量(Err=error_present)與先前所產生之差量(Err=error_last)；步驟316：判斷比較結果(error_present-error_last)是否大於0？若是，則執行步驟318，否則執行步驟320。

步驟318：減少延遲調整量d，接著回到步驟302；步驟320：增加延遲調整量d，接著回到步驟302；步驟322：目前所得之延遲調整量d即為所要估算之取樣延遲誤差。

步驟324：結束。

由於熟習技藝者於閱讀以上針對第1圖與第2圖所示之電路的說明書段落之後應可輕易瞭解第3圖所示之各個步驟的操作，故進一步的說明便在此省略以求簡潔。

10‧‧‧類比數位轉換系統

100‧‧‧取樣延遲誤差估算裝置

102‧‧‧迴授調整電路

104‧‧‧延遲濾波器

111‧‧‧時間交錯類比數位轉換器

110‧‧‧第一類比數位轉換器

112‧‧‧第二類比數位轉換器

Claims (12)

1. 一種估算一時間交錯類比數位轉換器中一第一類比數位轉換器與一第二類比數位轉換器之間之一取樣延遲誤差的方法，包含：接收該第一、第二類比數位轉換器基於同一類比輸入訊號所分別產生之一第一數位輸出訊號與一第二數位輸出訊號；依據一延遲濾波器的一延遲調整量與該第一、第二類比數位轉換器之間之一預定取樣延遲來決定一延遲量，並使用該延遲濾波器以施加該延遲量至該第二數位輸出訊號以產生一延遲數位輸出訊號，其中該延遲調整量係用以估算該取樣延遲誤差；計算該第一數位輸出訊號與該延遲數位輸出訊號之一差量；以及依據該差量來迴授調整該延遲調整量。
2. 如申請專利範圍第1項所述之方法，其中計算該第一數位輸出訊號與該延遲數位輸出訊號之該差量的步驟包含：分別對該第一數位輸出訊號與該延遲數位輸出訊號執行一快速傅立葉轉換(fast Fourier transform,FFT)以產生一第一轉換輸出與一第二轉換輸出；以及比較該第一轉換輸出與該第二轉換輸出來得到該差量。
3. 如申請專利範圍第2項所述之方法，其中比較該第一轉換輸出與該第二轉換輸出來得到該差量的步驟包含：對該第一轉換輸出與該第二轉換輸出執行一複數減法，以產生一相減結果；以及計算該相減結果之實部與虛部的平方和來作為該差量。
4. 如申請專利範圍第2項所述之方法，其中計算該第一數位輸出訊號與該延 遲數位輸出訊號之該差量的步驟另包含：依據該第一、第二類比數位轉換器之一取樣頻率來設定該快速傅立葉轉換之一轉換頻率。
5. 如申請專利範圍第1項所述之方法，其中依據該差量來迴授調整該延遲調整量的步驟包含：不斷地依據該差量來迴授調整該延遲調整量，直到該差量等於一預定目標值為止。
6. 如申請專利範圍第5項所述之方法，其中依據該差量來迴授調整該延遲調整量的步驟包含：比較目前所產生之該差量與先前所產生之該差量，並依據一比較結果來選擇性地增加或減少該延遲調整量。
7. 一種用以估算一時間交錯類比數位轉換器中一第一類比數位轉換器與一第二類比數位轉換器之間之一取樣延遲誤差的取樣延遲誤差估算裝置，包含：一延遲濾波器，耦接於該第二類比數位轉換器，用以接收該第二類比數位轉換器基於一類比輸入訊號所產生之一第二數位輸出訊號，依據一延遲調整量與該第一、第二類比數位轉換器之間之一預定取樣延遲來決定一延遲量，並施加該延遲量至該第二數位輸出訊號以產生一延遲數位輸出訊號，其中該延遲調整量係用以估算該取樣延遲誤差；以及一迴授調整電路，耦接於該第一類比數位轉換器與該延遲濾波器，用以接收該第一類比數位轉換器基於該類比輸入訊號所產生之一第一數位輸出訊號，計算該第一數位輸出訊號與該延遲數位輸出訊號之一差量，並輸出該差量至該延遲濾波器以迴授調整該延遲調整量。
8. 如申請專利範圍第7項所述之取樣延遲誤差估算裝置，其中該迴授調整電路包含有：一第一快速傅立葉轉換(fast Fourier transform,FFT)單元，用以對該第一數位輸出訊號執行一快速傅立葉轉換以產生一第一轉換輸出；一第二快速傅立葉轉換單元，用以對該延遲數位輸出訊號執行一快速傅立葉轉換以產生一第二轉換輸出；以及一比較單元，用以比較該第一轉換輸出與該第二轉換輸出來得到該差量。
9. 如申請專利範圍第8項所述之取樣延遲誤差估算裝置，其中該比較單元包含：一複數減法器，用以對該第一轉換輸出與該第二轉換輸出執行一複數減法，以產生一相減結果；以及一平方加法器，用以計算該相減結果之實部與虛部的平方和來作為該差量。
10. 如申請專利範圍第8項所述之取樣延遲誤差估算裝置，其中該快速傅立葉轉換之一轉換頻率取決於該第一、第二類比數位轉換器之一取樣頻率。
11. 如申請專利範圍第7項所述之取樣延遲誤差估算裝置，其中該延遲濾波器會不斷地依據該差量來調整該延遲調整量，直到該迴授調整電路所產生之該差量等於一預定目標值為止。
12. 如申請專利範圍第11項所述之取樣延遲誤差估算裝置，其中該延遲濾波器會比較該迴授調整電路目前所產生之該差量與先前所產生之該差量，並依據一比較結果來選擇性地增加或減少該延遲調整量。