JP2017199973A - 補償信号生成装置、歪補償器、半導体集積回路、補償信号生成方法、及びコンピュータプログラム - Google Patents

補償信号生成装置、歪補償器、半導体集積回路、補償信号生成方法、及びコンピュータプログラム Download PDF

Info

Publication number
JP2017199973A
JP2017199973A JP2016087334A JP2016087334A JP2017199973A JP 2017199973 A JP2017199973 A JP 2017199973A JP 2016087334 A JP2016087334 A JP 2016087334A JP 2016087334 A JP2016087334 A JP 2016087334A JP 2017199973 A JP2017199973 A JP 2017199973A
Authority
JP
Japan
Prior art keywords
compensation signal
modulator
quantized data
signal
distortion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016087334A
Other languages
English (en)
Inventor
前畠 貴
Takashi Maehata
貴 前畠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2016087334A priority Critical patent/JP2017199973A/ja
Publication of JP2017199973A publication Critical patent/JP2017199973A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

【課題】ΔΣ変調器の出力に生じる歪を適切に補償することができる補償信号を生成する。【解決手段】補償信号生成装置46は、ΔΣ変調器24が出力する量子化データに対応したパルス列の周波数成分のうちターゲット周波数の周波数成分に生じる歪の補償信号を生成する。前記歪は、前記量子化データに対応したパルス列におけるパルスの立ち上がりと立ち下がりとの非対称性によって前記ターゲット周波数の周波数成分に生じる歪を含み、前記量子化データの変化に基づいて前記補償信号を生成する生成部47を備えている。【選択図】図6

Description

本発明は、補償信号生成装置、歪補償器、半導体集積回路、補償信号生成方法、及びコンピュータプログラムに関するものである。
特許文献1は、ΔΣ変調器を開示している。ΔΣ変調器は、基本構成として、ループフィルタ、量子化器、及び、ループフィルタと量子化器とを接続する内部経路、を有している。ΔΣ変調器は、入力信号をΔΣ変調し、量子化データを生成する。
特開2014−14059号公報
ΔΣ変調器が生成する量子化データは、所定の周波数(ターゲット周波数)において、RF信号などのアナログ信号成分を含む。しかし、アナログ信号成分は、ΔΣ変調に起因して、歪を持つ場合がある。
例えば、特許文献1は、ΔΣ変調器から出力されるパルス列におけるパルスの立ち上がりと立ち下がりとの非対称性がΔΣ変調器から出力されるパルス列によって表現されるアナログ信号の信号特性に影響を与えることを開示している。
特許文献1では、ΔΣ変調器の出力に起因する反射波がΔ変調器から出力されるパルス列のパルス波形の非対称性に影響を与え、パルス列によって表現されるアナログ信号の信号特性を劣化させることから、ΔΣ変調器の出力に起因する反射波に関する処理を行い、アナログ信号の信号特性を補償している。
特許文献1では、パルス列におけるパルスの立ち上がりと立ち下がりとの間の非対称性が発生したか否かに関わらず、ΔΣ変調器の出力に起因する反射波に関する処理を行うように構成されているが、パルス列におけるパルスの立ち上がりと立ち下がりとの間の非対称性の発生に応じて当該非対称性を補償しうる補償信号を与えることができれば、より適切に補償を行うことができる。
本発明はこのような事情に鑑みてなされたものであり、ΔΣ変調器の出力に生じる歪を適切に補償することができる補償信号を生成することができる技術を提供することを目的とする。
一実施形態である補償信号生成装置は、ΔΣ変調器が出力する量子化データに対応したパルス列の周波数成分のうちターゲット周波数の周波数成分に生じる歪の補償信号を生成する補償信号生成装置であって、前記歪は、前記量子化データに対応したパルス列におけるパルスの立ち上がりと立ち下がりとの非対称性によって前記ターゲット周波数の周波数成分に生じる歪を含み、前記量子化データの変化に基づいて前記補償信号を生成する生成部を備えている。
また、一実施形態である歪補償器は、上記補償信号生成装置が生成する補償信号を用いて前記量子化データに対応したパルス列の周波数成分のうちターゲット周波数の周波数成分に生じる歪を補償する歪補償器である。
また、一実施形態である半導体集積回路は、ΔΣ変調器が出力する量子化データに対応したパルス列の周波数成分のうちターゲット周波数の周波数成分に生じる歪の補償信号を生成する補償信号生成装置に用いられる半導体集積回路であって、前記歪は、前記量子化データに対応したパルス列におけるパルスの立ち上がりと立ち下がりとの非対称性によって前記ターゲット周波数の周波数成分に生じる歪を含み、前記量子化データの変化に基づいて前記補償信号を生成する生成部を備えている。
一実施形態である補償信号生成方法は、ΔΣ変調器が出力する量子化データに対応したパルス列の周波数成分のうちターゲット周波数の周波数成分に生じる歪の補償信号を生成する補償信号生成方法であって、前記歪は、前記量子化データに対応したパルス列におけるパルスの立ち上がりと立ち下がりとの非対称性によって前記ターゲット周波数の周波数成分に生じる歪を含み、前記量子化データの変化に基づいて前記補償信号を生成するステップを含む。
また、一実施形態であるコンピュータプログラムは、ΔΣ変調器が出力する量子化データに対応したパルス列の周波数成分のうちターゲット周波数の周波数成分に生じる歪の補償信号を生成する処理をコンピュータに実行させるためのコンピュータプログラムであって、前記歪は、前記量子化データに対応したパルス列におけるパルスの立ち上がりと立ち下がりとの非対称性によって前記ターゲット周波数の周波数成分に生じる歪を含み、コンピュータに、前記量子化データの変化に基づいて前記補償信号を生成するステップを含む処理を実行させるコンピュータプログラムである。
本発明によれば、ΔΣ変調器の出力に生じる歪を適切に補償することができる補償信号を生成することができる。
送信機(通信システム)のブロック図である。 ΔΣ変調器のブロック図である。 ΔΣ変調器の他の例を示すブロック図である。 L(z)/(1+L(z))の周波数特性図である。 非対称波形の波形図である。 補償器のブロック図である。 非対称波形と検出信号とを示す波形図である。 係数決定処理のフローチャートである。 係数決定処理中のACLRを示す図である。 補償信号生成装置の他の例を示すブロック図である。 RF信号のアイパターンである。 RF信号の周波数スペクトラムである。 図10よりも広帯域の周波数スペクトラムである。 変形例に係る補償信号生成装置を示すブロック図である。 係数演算部の構成例を示すブロック図である。 他の実施形態に係る送信機を示すブロック図である。
以下、本発明の好ましい実施形態について図面を参照しながら説明する。
[実施形態の概要]
(1)一実施形態である補償信号生成装置は、ΔΣ変調器が出力する量子化データに対応したパルス列の周波数成分のうちターゲット周波数の周波数成分に生じる歪の補償信号を生成する補償信号生成装置であって、前記歪は、前記量子化データに対応したパルス列におけるパルスの立ち上がりと立ち下がりとの非対称性によって前記ターゲット周波数の周波数成分に生じる歪を含み、前記量子化データの変化に基づいて前記補償信号を生成する生成部を備えている。
上記構成の補償信号生成装置によれば、量子化データの変化に基づいて補償信号を生成するので、パルス列におけるパルスの立ち上がりと立ち下がりとの非対称性の発生に応じて補償信号を生成することができる。パルス列におけるパルスの立ち上がりと立ち下がりとの間の非対称性の発生に応じて生成された補償信号を用いれば、ΔΣ変調器の出力に生じる歪を適切に補償することができる。
このように、上記構成の補償信号生成装置によれば、ΔΣ変調器の出力に生じる歪を適切に補償することができる補償信号を生成することができる。
(2)上記補償信号生成装置において、前記生成部は、フィルタ係数が可変であるフィルタによって構成されていることが好ましい。
この場合、非対称性に起因してターゲット周波数の周波数成分に生じる歪を補償する補償信号を生成するのが容易となる。また、フィルタ係数を変更することで適切な補償信号を得ることができる。
(3)また、上記補償信号生成装置において、前記ΔΣ変調器に与えられる入力信号の電力に応じて前記フィルタ係数を設定する係数設定部をさらに備えていることが好ましい。
この場合、入力電圧に応じてパルス列におけるパルスの立ち上がりと立ち下がりとの非対称性が変動する場合にも、精度のよい補償信号を生成することができる。
(4)また、前記フィルタは、フラクショナルディレイフィルタであることが好ましく、この場合、補償信号生成装置は、ターゲット周波数の周波数成分に歪を生じさせる要因となる非対称性の逆特性を精度よく生成することができる。これにより、適切な補償信号を得ることができる。
(5)また、一実施形態である歪補償器は、上記(1)から上記(4)に記載の補償信号生成装置が生成する補償信号を用いて、前記量子化データに対応したパルス列の周波数成分のうちターゲット周波数の周波数成分に生じる歪を補償する。
(6)また、一実施形態である半導体集積回路は、ΔΣ変調器が出力する量子化データに対応したパルス列の周波数成分のうちターゲット周波数の周波数成分に生じる歪の補償信号を生成する補償信号生成装置に用いられる半導体集積回路であって、前記歪は、前記量子化データに対応したパルス列におけるパルスの立ち上がりと立ち下がりとの非対称性によって前記ターゲット周波数の周波数成分に生じる歪を含み、前記量子化データの変化に基づいて前記補償信号を生成する生成部を備えている。
(7)一実施形態である補償信号生成方法は、ΔΣ変調器が出力する量子化データに対応したパルス列の周波数成分のうちターゲット周波数の周波数成分に生じる歪の補償信号を生成する補償信号生成方法であって、前記歪は、前記量子化データに対応したパルス列におけるパルスの立ち上がりと立ち下がりとの非対称性によって前記ターゲット周波数の周波数成分に生じる歪を含み、前記量子化データの変化に基づいて前記補償信号を生成するステップを含む。
(8)また、一実施形態であるコンピュータプログラムは、ΔΣ変調器が出力する量子化データに対応したパルス列の周波数成分のうちターゲット周波数の周波数成分に生じる歪の補償信号を生成する処理をコンピュータに実行させるためのコンピュータプログラムであって、前記歪は、前記量子化データに対応したパルス列におけるパルスの立ち上がりと立ち下がりとの非対称性によって前記ターゲット周波数の周波数成分に生じる歪を含み、コンピュータに、前記量子化データの変化に基づいて前記補償信号を生成するステップを含む処理を実行させるコンピュータプログラムである。
[実施形態の詳細]
以下、好ましい実施形態について図面を参照しつつ説明する。
なお、以下に記載する各実施形態の少なくとも一部を任意に組み合わせてもよい。
[送信機の構成]
図1は、送信機10を示している。この送信機10は、デジタル信号処理部12と、アナログフィルタ16と、を有している。デジタル信号処理部12は、アナログ信号であるRF(Radio Frequency)信号を表現するデジタル信号(1bitパルス列)を出力する。RF信号は、無線波として空間に放射される信号であり、例えば、移動体通信のためのRF信号、又は放送サービスのためのRF信号である。
デジタル信号処理部12から出力されたパルス列は、アナログフィルタ(バンドパスフィルタ又はローパスフィルタ)16に与えられる。デジタル信号処理部12から出力されたパルス列が表現するアナログ信号は、RF信号の周波数(ターゲット周波数)以外の周波数の成分を雑音成分として含んでいる。その雑音成分は、アナログフィルタによって除去される。
デジタル信号処理部12とアナログフィルタ16との間の信号伝送路14は、回路基板に形成された信号配線であってもよいし、光ファイバー又は電気ケーブルなどの通信ケーブルであってもよい。
デジタル信号処理部12は、送信信号であるベースバンド信号(IQ信号)を出力するベースバンド部18と、ベースバンド信号を変調する変調器(直交変調器)20と、処理部22と、ΔΣ変調器24と、コントローラ26と、を備えている。
デジタル信号処理部12は、例えば、FPGA(Field Programmable Gate Array)等の半導体集積回路によって構成することができる。
デジタル信号処理部12を半導体集積回路で構成した場合、デジタル信号処理部12が有する、ベースバンド部18、変調器20、処理部22、ΔΣ変調器24、及びコントローラ26といった各機能部は、半導体集積回路に含まれている各種半導体素子を用いて実現される。さらに、ΔΣ変調器24が有する補償信号生成装置46(後に説明する)も、半導体集積回路に含まれている各種半導体素子を用いて実現される。
また、ベースバンド部18、変調器20、処理部22、ΔΣ変調器24、及びコントローラ26は、一つの半導体集積回路にまとめて設けてもよいし、複数の半導体集積回路に分散して設けてもよい。
さらに、デジタル信号処理部12は、CPUや、記憶部等を含んだコンピュータによって構成することもできる。この場合、コンピュータは、前記記憶部に記憶されたプログラム等を読み出して実行することによってデジタル信号処理部12が有する各機能部を実現することができる。
ベースバンド部18は、IQベースバンド信号(I信号、Q信号)をデジタルデータとして出力する。直交変調器20は、IQベースバンド信号を、デジタル信号処理で直交変調を行うデジタル直交変調器として構成されている。処理部22は、直交変調20から出力された直交変調信号に対して、デジタル信号処理を施し、デジタルIF信号を出力する。処理部22が行うデジタル信号処理は、例えば、デジタル前置歪補償(Digital Pre−Distortion;DPD)、クレストファクタリダクション(Crest Factor Reduction;CFR)、デジタルアップコンバージョン(Digital Up Conversion;DUC)を含む。
処理部22から出力されるデジタルRF信号は、中心周波数がfであり、所定の帯域を持つ。処理部22から出力されるデジタルRF信号は、ΔΣ変調器24に与えられる。ΔΣ変調器24は、デジタルRF信号に対してΔΣ変調を行って、デジタルRF信号を量子化し、量子化データ(パルス列)を出力する。ΔΣ変調器24から出力されたパルス列は、アナログRF信号を表現したものとなっている。送信機10は、このパルス列を送信信号として送信する。
[ΔΣ変調]
ΔΣ変調器24がバンドパス型である場合、ΔΣ変調器24は、所望の周波数(ターゲット周波数f)の信号成分を通過させ、ターゲット周波数f近傍の帯域の雑音を帯域外に移行させるノイズシェイピングを行う。図2に示すように、ΔΣ変調器24は、ループフィルタ30と、量子化データを出力する量子化器36と、ループフィルタ30又は量子化器36に接続された内部経路42と、補償器38と、加算器40と、を備えている。内部経路42は、量子化器36から出力された量子化データをループフィルタ30へフィードバックするための第1経路(フィードバック経路)42aと、ループフィルタ30の出力を量子化器36に与えるための第2経路42bと、を含む。ΔΣ変調器24の外部のみへ信号が流れ出る経路は、ΔΣ変調器24の外部経路と実質的に同じであるため、内部経路42には含まれない。内部経路42は、ΔΣ変調器24の出力を生成する量子化器36に至ることができる経路である。
ループフィルタ30は、2入力1出力であり、ΔΣ変調器24への入力信号(デジタルRF信号)と、量子化器36側からのフィードバック信号と、が入力される。ループフィルタ30は、第1加算器32と、L(z)の伝達関数ブロック33と、第2加算器34と、フィードフォワード経路35と、を備えている。
第1加算器32は、ΔΣ変調器24への入力信号と、量子化器36側からのフィードバック信号と、を加算する。フィードバック信号は、第1経路42a介して、第1加算器32へ与えられる。伝達関数ブロック33の伝達関数L(z)は、ΔΣ変調器24としての特性を決定するものであり、所望の信号伝達関数及び雑音伝達関数に基づいて、決定される。第2加算器34は、伝達関数ブロック33の出力とΔΣ変調器24への入力信号と、を加算する。入力信号は、フィードフォワード経路35を介して、第2加算器34に与えられる。なお、フィードフォワード経路35及び第2加算器34は省略してもよい。
第2加算器34の出力、つまりループフィルタ30の出力、は、第2経路42bを介して、量子化器36に与えられる。量子化器36は、1bit量子化器であり、ループフィルタ30の出力を1bitに量子化した1bit量子化データを出力する。量子化器36から出力された量子化データ(パルス列)は、ΔΣ変調器24の出力として、ΔΣ変調器24から出力されるとともに、第1経路42aを介して、ループフィルタ30へフィードバックされる。
なお、量子化器36が行う量子化(二値化)とは、多値で表されたループフィルタ30の出力としてのデジタルデータを二値で表したデジタルデータにすることをいう。
補償器38は、ΔΣ変調器24から出力されるパルス列が表現する周波数fのアナログRF信号(ターゲット周波数fの周波数成分)に生じる歪の補償信号Cを出力する。補償信号Cは、RF信号に生じる歪を打消し又は抑制するためのものである。補償器38から出力された補償信号Cは、第1経路42aに設けられた加算器40によって、第1経路42aに与えられる。歪を打消し又は抑制するための補償信号CがΔΣ変調器24の内部経路42に与えられることで、Δ変調器24の内部で、歪の補償が行われる。この結果、ΔΣ変調器24から出力された量子化データは、歪が補償されたRF信号(ターゲット周波数fの周波数成分)を表現するものとなる。
ΔΣ変調器24は、フィードバック経路である第1経路42aを有しているため、内部経路42のいずれの位置に補償信号を与えても、その補償信号は、伝達関数ブロック33をいずれ通過することになるため、補償信号による歪補償がなされた状態で、所望の特性のΔΣ変調を行うことができる。ただし、図2に示すように補償信号を第1経路42aに与えると、その補償信号は、量子化器36よりも前に伝達関数ブロック33を通過することになるため、動作が安定し易い。
図2では、補償信号は、第1経路42aに与えられるが、他の内部経路42(例えば、第2経路42b)に与えられても良い。すなわち、図3に示すように、補償器38が出力する補償信号Cは、第1経路42aに与えられるだけでなく、第2経路42bに設けられた第2加算器(加減算器)34によって、第2経路42bに与えられても良い。第2経路42bに与えられる補償信号Cは、第2経路42bを流れる信号から補償信号Cを減算するように、第2経路42bに与えられる。
補償信号Cを第1経路42a及び第2経路42bに与えた場合、歪補償を広帯域に行うことができる。すなわち、図2に示すΔΣ変調器24の場合、ΔΣ変調器24の出力Vは、次の式(1)によって表される。
式(1)の右辺の第1項は入力信号Uであり、第2項はΔΣ変調器24の雑音伝達関数NTFによるフィルタ特性が掛けられた量子化雑音Eを示す。式(1)の右辺の第1項及び第2項だけであれば、通常のΔΣ変調器の出力Vとなる。図2に示すΔΣ変調器24では、補償信号Cを第1経路42aに与えているため、式(1)の右辺の第3項が発生する。式(1)では、補償信号CにL(z)/(1+L(z))のフィルタ特性が掛けられたものが、出力Vに反映されることになる。L(z)/(1+L(z))の周波数特性は、図4に示すように、バンドパスとなる。つまり、図4に示すように、L(z)/(1+L(z))950MHzから1050MHzを通過帯域として持つバンドパスフィルタとなる。このため、補償信号Cは、バンドパスフィルタの通過帯域における成分しか、出力Vに反映されず、比較的狭帯域での歪補償となる。
これに対し、図3に示すように、補償信号cを第2経路42bにも与えると、ΔΣ変調器24の出力は、式(1)におけるCの係数は1となり、次の式(2)によって表される。
式(2)の右辺の第3項は、補償信号Cの全周波数成分が出力Vから減算されるため、広帯域での歪補償が可能である。
[パルス列の波形歪によって生じるRF信号の歪とその補償]
本実施形態では、補償器38から出力される補償信号によって補償される歪の一例として、ΔΣ変調器24から出力されるパルス列の波形歪によってRF信号に生じる歪を想定する。ΔΣ変調器24は、量子化データをパルス列として出力するため、そのパルス列の波形が歪んでいると、そのパルス列が表現するRF信号に歪が生じる。具体的には、特許文献1に示すように、量子化データに対応したパルス列におけるパルスの立ち上がりと立ち下がりとの非対称性によって、RF信号(ターゲット周波数fの周波数成分)に歪が生じる。
ΔΣ変調器24は、量子化データに対応するパルス列を出力するために、図示しないドライバを有している。ドライバは、スイッチング素子などを有しており、スイッチング素子のON/OFF動作によってパルスの立ち上がりと立ち下がりが形成される。ドライバによって形成されるパルスの立ち上がり時間と立ち下がり時間とは一致しないことが一般的であり、パルスの立ち上がりと立ち下がりとの非対称性が生じる。この非対称成分がRF信号を劣化させる。以下、パルスの立ち上がりと立ち下がりの非対称成分について定義する。
まず、ΔΣ変調器24から出力されるパルス列Sout(t)は、下記式(A)のように定義される。
式(A)の第1項であるSIdealは、量子化データd(=±1)を理想的な矩形波で表現したものであり、式(B)のように定義される。ここでは、量子化データdは、パルスのHighレベルに対応した値として+1をとり、パルスのLowレベルに対応した値として−1をとる。U(t)は、単位ステップ関数である。
式(A)の第2項は、実際の波形に相当するSout(t)と、理想的な波形SIdealとの差を示している。第2項におけるf(t−kt)は、下記式(C)のように定義される。Signは、符号関数である。
式(C)において、(C−1)は、ある量子化データの値dと時間的に一つ前の量子化データの値dk−1との差分を示す値の符号がプラスである場合、すなわち、量子化データdに対応したパルスが、立ち上がる場合を示す。
(C−2)は、ある量子化データの値dと時間的に一つ前の量子化データの値dk−1との差分を示す値の符号がマイナスである場合、すなわち、量子化信号dに対応したパルスが立ち下がる場合を示す。
(C−3)は、ある量子化データの値dと時間的に一つ前の量子化データの値dk−1との差分を示す値がゼロである場合、すなわち、パルスの値に変化がない場合である。
rise(t)とffall(t)は、それぞれ、パルスの立ち上がり波形と立ち下がり波形である。frise(t)とffall(t)は、式(D)に示すように、対称成分fsym(t)と非対称成分fAsym(t)に分解することができる。
非対称成分fAsym(t)は、式(D)より、下記式(E)によって求めることができる。
式(E)は、立ち上がり波形frise(t)と立ち下がり波形ffall(t)とが、下記式(F)の関係を有している場合に、非対称成分fAsym(t)が無くなることを示している。
図5は、式(F)を満たさないパルス波形(非対称成分を有する非対称波形)を示している。図5(a)は、非対称波形Sout(t)のアイパターンを示している。このアイパターンは、時間軸に対して非対称となっている。具体的には、図5に示す非対称波形は、パルスの立ち上がり時間よりも、パルスの立ち下がり時間の方が長い波形となっている。
図5(b)は、非対称波形Sout(t)の時間軸波形を示し、図5(c)は、非対称波形についての理想的な波形SIdeal(t)を示し、図5(d)は、非対称波形における立ち上がり波形frise(t)と立ち下がり波形ffall(t)における対称成分fsym(t)を示し、図5(e)は、非対称波形における立ち上がり波形frise(t)と立ち下がり波形ffall(t)における非対称成分fAsym(t)を示している。
図5に示すように、非対称波形は、理想的な波形SIdeal(t)に対して歪んでおり、歪成分を有する。具体的には、パルスの立ち上がり波形frise(t)に歪成分(第1の歪成分)を有するとともに、パルスの立ち下がり波形ffall(t)に歪成分(第2の歪成分)を有する。
式(F)を満たさない場合、歪成分は、対称成分fsym(t)とともに、非対称成分fAsym(t)を有する(図5(d)、図5(e)参照)。歪成分のうち、対称成分fsym(t)の存在は、RF信号の特性(例えば、隣接チャネル漏洩電力(ACLR))に及ぼす影響は少ないが、非対称成分fAsym(t)はRF信号の特性に影響を及ぼす(特許文献1参照)。つまり、ΔΣ変調器24が出力するパルスの形状が、ΔΣ変調器24によって処理される対象であるRF信号(ターゲット周波数fの周波数成分)に影響を及ぼす。
本実施形態では、パルス列の波形歪(非対称成分)によって生じることになるRF信号の歪が、パルス列が出力される前に、ΔΣ変調器24内部で、補償信号によって予め補償される。したがって、ΔΣ変調器24から出力されるパルス波形が非対称成分を有していても、RF信号のACLRの劣化が抑制される。
図6は、パルス列の立ち上がりと立ち下がりの非対称成分による歪を補償するのに適した補償器38の例を示している。補償器38は、検出器44と、補償信号生成装置46と、を有している。
検出器44は、量子化データの変化(パルス列の立ち上がり又は立ち下がり)を検出する。非対称成分は、パルス列の立ち上がり又は立ち下がりにおいて生じるため、パルス列の立ち上がり又は立ち下がりを検出することで、非対称成分の発生を検出することができる。検出器44には、量子化器36から出力された量子化データ(パルス列)が入力として与えられる。検出器44は、量子化データが変化したタイミングで検出信号(パルス状検出信号)を出力する。
例えば、ΔΣ変調器24における1サンプリングクロック毎の量子化データが図7(a)に示すように変化する場合、ΔΣ変調器24から出力されるパルス列は、図7(b)に示すようになる。非対称成分は、図7(c)に示すように、図7(b)のパルス列の立ち上がりと立ち下がりで生じる。図7(d)に示すように、検出器44は、非対称成分の発生タイミングに合わせて検出信号(量子化データ変化検出信号)を出力する。
図6に戻り、検出器44は、図7(d)に示す検出信号を生成するため、遅延素子48と、加算器50と、符号関数部52と、Abs(絶対値)関数部54と、を有している。検出器44の加算器(差分器)50は、あるサンプリングクロックにおける量子化データと、そのサンプリングクロックよりも一つ前のクロックの量子化データと、の差分を求める。遅延素子48は、サンプリングクロックよりも一つ前のクロックの量子化データを、加算器50に与える。加算器50は、あるサンプリングクロックにおける量子化データと、そのサンプリングクロックよりも一つ前のクロックの量子化データと、が一致する場合、0を出力し、一致しない場合(量子化データが変化した場合)、0以外の値を出力する。符号関数部52は、加算器50の出力の符号に応じて、+1,−1,又は0を出力する。Abs関数部54は、符号関数部52の出力の絶対値を出力する。つまり、Abs関数部54は、各サンプリングクロックにおいて、量子化データが一つ前のサンプリングクロックの量子化データから変化した場合には、1を出力し、量子化データが変化しない場合には、0を出力する。したがって、検出器44は、図7(d)に示すような検出信号を出力することができる。
補償信号生成装置46は、量子化データの変化を示す検出信号に基づいて、非対称成分(図7(c)参照)を抑制する補償信号を生成する生成部47を備えている。生成部47は、フラクショナルディレイフィルタによって構成されている。このフラクショナルディレイフィルタは、有限インパルス応答(FIR)フィルタと同様の構成を有している。つまり、生成部47は、複数の遅延素子56a,56b,56c,56dと、複数のゲイン制御素子58a,58b,58c,58d,58eと、加算器60と、を有して複数タップのFIRフィルタ構造を持つ。図6の生成部47は、4タップのデジタルフィルタ構成となっている。
生成部47は、パルス状の検出信号に対して、フィルタとして作用し、ターゲット周波数fの周波数成分であるRF信号に歪を生じさせる非対称成分を抑制するための補償信号を生成する。パルス状の検出信号は広い周波数成分を有しているため、フィルタ作用によって補償信号を生成するのが容易である。なお、検出信号は、補償信号に必要な周波数成分を有していればよく、パルス状に限定されるものではない。
なお、本実施形態の生成部47は、フラクショナルディレイフィルタによって構成されているので、RF信号に歪を生じさせる要因となる非対称成分の逆特性を精度よく生成することができる。これにより、RF信号に歪を生じさせる非対称成分を効果的に抑制することができる適切な補償信号を得ることができる。
検出信号から適切な補償信号を生成するには、各ゲイン制御素子58a〜58eの係数(ゲイン)C(i=1〜N;Nはゲイン制御素子の数;図6ではN=5)を適切に設定すればよい。言い換えると、各ゲイン制御素子58a〜58eの係数C(フィルタ係数)を変更することで適切な補償信号を容易に得ることができる。非対称成分は、ΔΣ変調器24(パルス列を出力するドライバ)によってばらつきがあるため、予め、適切な補償信号を生成できる係数Cを決定して、各ゲイン制御素子58a〜58eに設定しておく。
図8は、各ゲイン制御素子58a〜58eの係数(ゲイン)Cを決定する方法を示している。まず、ΔΣ変調器24にデジタルRF信号(係数決定用のテスト信号)を入力し、ΔΣ変調器24から量子化データ(パルス列)が出力されている状態にする。この状態で、図8の処理が行われる。ステップS1において、全てのゲイン制御素子58a〜58eの係数がゼロに設定される。全ての係数がゼロに設定されると補償信号もゼロ(補償信号なし)となる。そして、係数CからCまで順番に、係数を決定していく(ステップS2〜S5)。具体的には、まず、係数C(i=1)を決定する。係数Cの決定のために、所定の探索範囲(例えば、−0.2〜0.2)の間で、係数Cの値を変化させつつ、Δ変調器24の出力(RF信号)のACLRを測定する。ACLRが最良となる値を、係数Cの値として決定する(ステップS3)。
図9(a)は、係数C(横軸)を、−0.2から0.2の間で変化させた場合のACLR(縦軸)を示している。図9(a)は、C=−0.07において、ACLR=40.49[dB]となり、最良となっていることを示す。したがって、C=−0.07に決定される。
次に、C=−0.07の状態で、係数Cを決定する。係数C(i=2)の決定のために、C=−0.07の状態で、係数Cを−0.2〜0.2の間で変化させ、ALCRを測定する。図9(b)は、C=−0.07の状態で、係数C(横軸)を、−0.2〜0.2の間で変化させた場合のACLR(縦軸)を示している。図9(b)は、C=0.07において、ACLR=51.86[dB]となり、最良となっていることを示す。したがって、C=0.07に決定される。
同様に、C,C,Cも決定することで、全ての係数C〜Cを決定できる。
図8の処理は、ΔΣ変調器24又はΔΣ変調器24の量子化データに対応するパルス列を出力する機器(送信機10など)の出荷前に行っても良いし、ΔΣ変調器24の稼働時における必要な時点で行って、係数C〜Cを動的に変更してもよい。図10は、係数C〜Cを動的に変更するための構成を示している。コントローラ26は、ゲイン制御素子58a〜58eの係数C〜Cを変更することができる。さらに、コントローラ26は、ΔΣ変調器24から出力された量子化データに対応するパルス列(が表現するRF信号)を取得するよう構成されている。以上のように構成されたコントローラ26が、図8の処理を実行することで、係数C〜Cを変更できる。この場合、パルス列の非対称成分が経時的に変化する場合には、係数C〜Cを更新することで適切な補償信号を得ることができ、適切に歪を補償できる。
なお、この場合、コントローラ26は、生成部47とともに補償信号生成装置46を構成する。
図11〜図13は、補償信号によって非対称成分に起因するRF信号の歪が補償され、RF信号のACLRが向上したことを示している。ΔΣ変調器24の出力は、図11のアイパターンに示すように、パルスの立ち上がり時間と立ち下がり時間とが異なり、非対称成分を含んでいる。図12及び図13は、ΔΣ変調器24から出力されるパルス列(図11)によるRF信号のACLRを示している。なお、RF信号は、中心周波数(ターゲット周波数)が1000MHzである。図12(a)及び図13(a)は、補償器38による補償を行わなかった場合のACLRを示している。一方、図12(b)及び図13(b)は、補償器38による補償を行った場合のACLRを示している。図12(b)及び図13(b)では、図12(a)及び図13(a)に比べて、隣接チャネル漏洩電力が低下している。したがって、補償器38による補償の効果が認められる。
このように、本実施形態では、量子化データの変化(を示す検出信号)に基づいて補償信号を生成することで、パルス列におけるパルスの立ち上がりと立ち下がりとの非対称性の発生に応じて補償信号を生成することができる生成部47を備えており、この生成部47が生成した補償信号を用いることで、ΔΣ変調器24の出力に生じる歪を適切に補償することができる。すなわち、上記構成の補償信号生成装置46によれば、ΔΣ変調器24の出力に生じる歪を適切に補償することができる補償信号を生成することができる。
補償器38は、図6に示すものに限られず、パルス列によって表現されるRF信号の歪を補償するための補償信号を出力するものであれば足りる。
また、補償器38は、ΔΣ変調器24が直接出力するパルス列(量子化データに対応するパルス列)に生じる非対称成分によって、ターゲット周波数fに生じる歪を補償するものに限られず、他の機器が出力するパルス列(量子化データに対応するパルス列)に生じる非対称成分によって、ターゲット周波数fに生じる歪を補償するものであってもよい。例えば、ΔΣ変調器24を有する送信機から出力されたパルス列(例えば、光信号のパルス列)を受信した受信機が、光信号に対応した電気信号のパルス列を出力する場合、受信機の出力するパルス列の非対称成分による歪の補償を、送信機側のΔΣ変調器24によって行っても良い。
[変形例について]
図14は、変形例に係る補償信号生成装置46を示すブロック図である。この変形例では、補償信号生成装置46は、生成部47と、コントローラ26とによって構成され、コントローラ26が、ゲイン制御素子58a〜58eの係数C〜Cを設定する係数設定部62を備えている。
本変形例の係数設定部62は、ベースバンド部18(図1)が出力するIQベースバンド信号の電力に応じて係数C〜Cを設定する機能を有している。
ベースバンド部18と、係数設定部62との間には、演算部63が接続されている。演算部63は、ベースバンド部18から与えられるIQベースバンド信号の電力の値を演算し、係数設定部62に与える。
係数設定部62は、ゲイン制御素子58a〜58eに対応して複数の係数演算部64a,64b,64c,64d,64eを備えている。係数演算部64a〜64eには、IQベースバンド信号の電力の値が与えられる。係数演算部64a〜64eは、与えられるIQベースバンド信号の電力の値に応じて、対応するゲイン制御素子58a〜58eの係数C〜Cを演算する機能を有している。係数演算部64a〜64eは、演算した係数C〜Cを対応するゲイン制御素子58a〜58eに与える。
図15は、係数演算部64aの構成例を示すブロック図である。なお、係数演算部64aと、他の係数演算部64b〜64eとは同様の構成である。
図15に示すように、係数演算部64aは、複数の遅延素子66a,66b,66cと、複数の乗算器68a,68b,68c,68dと、加算器70とを備えており、複数タップ(図例では3タップ)のFIRフィルタを構成している。
係数演算部64aは、演算部63から与えられるIQベースバンド信号の電力の値に対してフィルタとして作用し、係数Cの値を生成する。係数演算部64aは、生成した係数Cをゲイン制御素子58aに与える。これによって、係数演算部64aは、ベースバンド部18が出力するIQベースバンド信号の電力に応じてゲイン制御素子58aの係数Cを設定することができる。
なお、乗算器68a〜68dによって乗算されるフィルタ係数a,a,a,aは以下のようにして決定することができる。すなわち、IQベースバンド信号の電力の値と、係数Cとの関係を把握し、この把握した関係に基づいてIQベースバンド信号の電力の値に対して適切な係数Cを得ることができるフィルタ係数を求めることで決定することができる。
また、他の係数演算部64b〜64eも、係数演算部64aと同様の処理を行い、ゲイン制御素子58b〜58eの係数C〜Cを設定する。
以上により、係数設定部62は、ベースバンド部18が出力するIQベースバンド信号の電力に応じてゲイン制御素子58a〜58e係数C〜Cを設定することができる。
ここで、係数C〜Cは、補償信号生成装置46が生成する補償信号の特性を調整するための値である。よって、係数C〜Cは、ΔΣ変調器24から出力されるパルス波形に生じる非対称成分の大きさに応じて設定する必要がある。
また、非対称成分の大きさは、ΔΣ変調器24に与えられる入力信号であるIQベースバンド信号の電力の値との間で相関を有している。つまり、IQベースバンド信号の電力の値は、ΔΣ変調器24から出力されるパルス波形に生じる非対称成分の大きさに影響を及ぼす。
この点、本変形例では、IQベースバンド信号の電力の値に応じて係数C〜Cを設定することができるので、IQベースバンド信号の電力の値がパルス波形に生じる非対称成分の大きさに与える影響が考慮された補償信号を生成することができる。
よって、IQベースバンド信号の電力の値に応じてパルス波形に生じる非対称性が変動する場合にも、IQベースバンド信号の電力の値に応じて適切な係数C〜Cを演算することができ、精度のよい補償信号を生成することができる。
なお、係数設定部62は、図14に示すものに限られず、IQベースバンド信号の電力の値に応じて係数C〜Cを演算しうるものであれば足りる。
また、係数演算部64a〜64eのフィルタ係数a,a,a,aは、上述のように、予め、IQベースバンド信号の電力の値に応じて適切な係数C〜Cが得られるフィルタ係数を求めておき、その値を採用する場合を例示したが、送信機10やΔΣ変調器24の状態や、設置環境、稼働時間等に応じて動的に変更するように構成することもできる。
[他の実施形態について]
図16は、他の実施形態に係る送信機10を示すブロック図である。
図16中、本実施形態の送信機10は、ΔΣ変調器24の後段に加算器74が接続されており、この加算器74に補償器38の補償信号が与えられることでΔΣ変調器24の出力の補償を行うように構成されている。すなわち、本実施形態の送信機10は、フィードフォーワード型の歪補償を行うように構成されている。
本実施形態の送信機10は、ΔΣ変調器24と、加算器74と、ΔΣ変調器24と加算器74との間に接続された分岐路72に設けられた補償器38と、係数設定部62と、演算部63とを備えている。
なお、図16中、ΔΣ変調器24の前段に接続されているベースバンド部18、直交変調器20、及び処理部22については図示を省略している(図1参照)。
本実施形態のΔΣ変調器24は、上述した実施形態のΔΣ変調器24とは異なり、補償器38を備えていない。よって、本実施形態のΔΣ変調器24は、補償が行われていない量子化データを出力する。
補償器38は、ΔΣ変調器24の外部に設けられており、ΔΣ変調器24の後段に接続されている分岐路72を介してΔΣ変調器24の出力が与えられる。補償器38は、検出器44と、生成部47と、ΔΣ変調器76とを備えている。
検出器44は、図6に示した構成と同様であり、ΔΣ変調器24から出力された量子化データ(パルス列)が入力として与えられ、量子化データの変化(パルス列の立ち上がり又は立ち下がり)を検出する。検出器44は、量子化データが変化したタイミングで検出信号(パルス状検出信号)を出力し、検出信号を生成部47に与える。
生成部47は、図14に示した生成部47と同様の構成であり、量子化データの変化を示す検出信号に基づいて、RF信号に歪を生じさせる非対称成分を抑制する補償信号を生成する。
また、生成部47は、ゲイン制御素子58a〜58eの係数C〜C(図14)を調整することで、適切な補償信号を得ることができる。
また、ゲイン制御素子58a〜58eの係数C〜Cは、係数設定部62から与えられる。
係数設定部62は、図14に示した係数設定部62と同様の構成である。係数設定部62は、演算部63から与えられるIQベースバンド信号の電力の値に応じて、対応するゲイン制御素子58a〜58eの係数C〜Cを演算し、演算した係数C〜Cを対応するゲイン制御素子58a〜58eに与える。
よって、本実施形態においても、IQベースバンド信号の電力の値に応じてパルス波形に生じる非対称性が変動する場合にも、IQベースバンド信号の電力の値に応じて適切な係数C〜Cを演算することができ、精度のよい補償信号を生成することができる。
生成部47が生成した補償信号は、ΔΣ変調器76に与えられる。
ΔΣ変調器76は、補償器38と加算器74との間に接続されている。ΔΣ変調器76の構成は、ΔΣ変調器24と同様の構成であり、ターゲット周波数fの信号成分を通過させ、ターゲット周波数f近傍の帯域の雑音を帯域外に移行させるノイズシェイピングを行う。
補償器38が生成した補償信号は、ΔΣ変調器76によってΔΣ変調され、量子化データ(パルス列)とされる。
量子化データとされた補償信号は、ΔΣ変調器76から出力された後、加算器74に与えられ、量子化データであるΔΣ変調器24の出力に加算される。
なお、量子化データであるΔΣ変調器24の出力と、量子化データとされた補償信号とは、互いのタイミングを同期させた上で加算器74に与えられる。
量子化データであるΔΣ変調器24の出力は、量子化データとされた補償信号が加算されることで、RF信号に歪を生じさせる非対称成分が抑制される。つまり、ΔΣ変調器24の出力である量子化データに含まれるRF信号(ターゲット周波数fの周波数成分)は、補償信号によって補償される。
よって、補償後の量子化データをアナログフィルタ16に与えることによって得られるRF信号は、パルス列における非対称成分に起因する信号特性の劣化が抑制される。
このように、本実施形態では、フィードフォーワードによって補償信号をΔΣ変調器24の出力に与えるように構成したが、この場合においても、ΔΣ変調器24の出力に生じる歪を適切に補償することができる補償信号を生成することができ、ΔΣ変調器24の出力に生じる歪を適切に補償することができる。
なお、本実施形態では、IQベースバンド信号の電力の値に応じてゲイン制御素子58a〜58eの係数C〜Cを演算する場合を例示したが、IQベースバンド信号の電力の値に関係なくゲイン制御素子58a〜58eの係数C〜Cを決定してもよい。この場合、上述の図8に示した方法に従った処理を行うことで、ゲイン制御素子58a〜58eの係数C〜Cを決定することができる。
さらに、本実施形態では、ΔΣ変調器24の出力から生成された補償信号をΔΣ変調器24の出力に加算するので、予めΔΣ変調器24の出力を解析すれば、係数C〜Cを算出することもできる。この場合、係数C〜Cの設定が容易となる。
[付記]
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
10 送信機 12 デジタル信号処理部 14 信号伝送路
16 アナログフィルタ(アナログBPF) 18 ベースバンド部
20 デジタル直交変調器 22 処理部 24 ΔΣ変調器
26 コントローラ 30 ループフィルタ 32 第1加算器
33 伝達関数ブロック 34 第2加算器
35 フィードフォワード経路 36 量子化器
38 補償器 40 加算器 42 内部経路
42a 第1経路 42b 第2経路 44 検出器
46 補償信号生成装置 47 生成部 48 遅延素子
50 加算器 52 符号関数部 54 Abs関数部
56a,56b,56c,56d 遅延素子
58a,58b,58c,58d,58e ゲイン制御素子
60 加算器 62 係数設定部 63 演算部
64a,64b,64c,64d,64e 係数演算部
66a,66b,66c 遅延素子
68a,68b,68c,68d 乗算器 70 加算器
72 分岐路 74 加算器 76 ΔΣ変調器

Claims (8)

  1. ΔΣ変調器が出力する量子化データに対応したパルス列の周波数成分のうちターゲット周波数の周波数成分に生じる歪の補償信号を生成する補償信号生成装置であって、
    前記歪は、前記量子化データに対応したパルス列におけるパルスの立ち上がりと立ち下がりとの非対称性によって前記ターゲット周波数の周波数成分に生じる歪を含み、
    前記量子化データの変化に基づいて前記補償信号を生成する生成部を備えている
    補償信号生成装置。
  2. 前記生成部は、フィルタ係数が可変であるフィルタによって構成されている請求項1に記載の補償信号生成装置。
  3. 前記ΔΣ変調器に与えられる入力信号の電力に応じて前記フィルタ係数を設定する係数設定部をさらに備えている請求項2に記載の補償信号生成装置。
  4. 前記フィルタは、フラクショナルディレイフィルタである請求項2又は請求項3に記載の補償信号生成装置。
  5. 請求項1から請求項4のいずれか一項に記載の補償信号生成装置が生成する補償信号を用いて、前記量子化データに対応したパルス列の周波数成分のうちターゲット周波数の周波数成分に生じる歪を補償する歪補償器。
  6. ΔΣ変調器が出力する量子化データに対応したパルス列の周波数成分のうちターゲット周波数の周波数成分に生じる歪の補償信号を生成する補償信号生成装置に用いられる半導体集積回路であって、
    前記歪は、前記量子化データに対応したパルス列におけるパルスの立ち上がりと立ち下がりとの非対称性によって前記ターゲット周波数の周波数成分に生じる歪を含み、
    前記量子化データの変化に基づいて前記補償信号を生成する生成部を備えている
    半導体集積回路。
  7. ΔΣ変調器が出力する量子化データに対応したパルス列の周波数成分のうちターゲット周波数の周波数成分に生じる歪の補償信号を生成する補償信号生成方法であって、
    前記歪は、前記量子化データに対応したパルス列におけるパルスの立ち上がりと立ち下がりとの非対称性によって前記ターゲット周波数の周波数成分に生じる歪を含み、
    前記量子化データの変化に基づいて前記補償信号を生成するステップを含む
    補償信号生成方法。
  8. ΔΣ変調器が出力する量子化データに対応したパルス列の周波数成分のうちターゲット周波数の周波数成分に生じる歪の補償信号を生成する処理をコンピュータに実行させるためのコンピュータプログラムであって、
    前記歪は、前記量子化データに対応したパルス列におけるパルスの立ち上がりと立ち下がりとの非対称性によって前記ターゲット周波数の周波数成分に生じる歪を含み、
    コンピュータに、
    前記量子化データの変化に基づいて前記補償信号を生成するステップを含む処理を実行させる
    コンピュータプログラム。
JP2016087334A 2016-04-25 2016-04-25 補償信号生成装置、歪補償器、半導体集積回路、補償信号生成方法、及びコンピュータプログラム Pending JP2017199973A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016087334A JP2017199973A (ja) 2016-04-25 2016-04-25 補償信号生成装置、歪補償器、半導体集積回路、補償信号生成方法、及びコンピュータプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016087334A JP2017199973A (ja) 2016-04-25 2016-04-25 補償信号生成装置、歪補償器、半導体集積回路、補償信号生成方法、及びコンピュータプログラム

Publications (1)

Publication Number Publication Date
JP2017199973A true JP2017199973A (ja) 2017-11-02

Family

ID=60239619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016087334A Pending JP2017199973A (ja) 2016-04-25 2016-04-25 補償信号生成装置、歪補償器、半導体集積回路、補償信号生成方法、及びコンピュータプログラム

Country Status (1)

Country Link
JP (1) JP2017199973A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020175581A1 (ja) * 2019-02-26 2020-09-03 京セラ株式会社 デルタシグマ変調装置及び通信機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020175581A1 (ja) * 2019-02-26 2020-09-03 京セラ株式会社 デルタシグマ変調装置及び通信機器
JPWO2020175581A1 (ja) * 2019-02-26 2021-12-23 京セラ株式会社 デルタシグマ変調装置及び通信機器
JP7213947B2 (ja) 2019-02-26 2023-01-27 京セラ株式会社 デルタシグマ変調装置及び通信機器

Similar Documents

Publication Publication Date Title
JP4754941B2 (ja) 線形補正器
US8660820B2 (en) Distortion cancellation using adaptive linearization
CN107959499B (zh) 测量和校正系统的非理想性
JP4617265B2 (ja) 歪補償装置及び歪補償方法
US9197262B2 (en) Low-power and low-cost adaptive self-linearization system with fast convergence
JP2008516489A (ja) 任意波形のプリディストーション・テーブルの生成
US9197459B1 (en) Decision feedback equalizer
WO2014002017A1 (en) Predistortion according to an artificial neural network (ann)-based model
JP2010103869A (ja) Iqミスマッチ補正回路
US11251803B2 (en) Non-linearity correction
US20060007029A1 (en) D/A conversion apparatus with offset compensation function and offset compensation method for a D/A conversion apparatus
US7693672B2 (en) Adaptive self-linearization
US7688235B2 (en) Composite analog to digital receiver with adaptive self-linearization
JP5817516B2 (ja) 受信回路
US20080082280A1 (en) Adaptive self-linearization with separation filter
JPWO2011086752A1 (ja) 増幅装置及び信号処理装置
US9991915B2 (en) Predistortion system and method using a predistortion function
JP6447386B2 (ja) Δς変調器及び送信機
JP2017199973A (ja) 補償信号生成装置、歪補償器、半導体集積回路、補償信号生成方法、及びコンピュータプログラム
WO2016103981A1 (ja) Δς変調器及び送信機
WO2018230112A1 (ja) Δς変調器、送信機、半導体集積回路、歪補償方法、システム、及びコンピュータプログラム
US7889810B2 (en) Method and apparatus for a nonlinear feedback control system
Ntouné et al. FPGA-implementation of pipelined neural network for power amplifier modeling
WO2008042202A2 (en) Adaptive self-linearization
JP2008170412A (ja) 信号処理方法および信号処理装置