CN108923783B - 一种tiadc误差检测系统 - Google Patents
一种tiadc误差检测系统 Download PDFInfo
- Publication number
- CN108923783B CN108923783B CN201810600081.7A CN201810600081A CN108923783B CN 108923783 B CN108923783 B CN 108923783B CN 201810600081 A CN201810600081 A CN 201810600081A CN 108923783 B CN108923783 B CN 108923783B
- Authority
- CN
- China
- Prior art keywords
- value
- time mismatch
- error detection
- register
- mismatch error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 101
- 238000005070 sampling Methods 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000004364 calculation method Methods 0.000 claims abstract description 15
- 238000012545 processing Methods 0.000 abstract description 3
- 230000008713 feedback mechanism Effects 0.000 abstract description 2
- 101100434411 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ADH1 gene Proteins 0.000 description 5
- 101150102866 adc1 gene Proteins 0.000 description 5
- 101150042711 adc2 gene Proteins 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
本申请公开了一种TIADC误差检测系统,包括采样模块、误差检测模块和校准模块;采样模块用于采集多通道TIADC的各通道采样数据;多通道TIADC包括多个采样时刻交错的通道,其中之一为基准通道,其他为被校准通道;误差检测模块根据计算得到的时间失配误差检测值调整时间失配误差估计值;校准模块用于当采样时间失配时,根据时间失配误差估计值将基准通道和被校准通道的时间失配误差校准为零。采用本发明提供的方案将误差计算和检测值输出分离,解耦了线性关系,避免了由于计算式本身的局限对频带特性的限制;支持多通道数据同时输入的并行处理;引入负反馈机制动态调整检测值,摆脱已有方法需要对系数进行调整的局限。
Description
技术领域
本发明涉及信号处理领域,尤其涉及一种TIADC误差检测系统。
背景技术
高速ADC(Analog to Digital Converter,数模转换器)是高性能信号处理系统的关键部件。在大带宽通信系统、仪器仪表、雷达等复杂系统中均有应用。其性能主要有采样速率和采样有效位数两个指标。
目前国际市场上针对5G商业应用有TI公司和ADI公司的ADC能够达到6Gsps和12bit的有效位,它们均采用了TIADC技术。而国产ADC在单通道性能上能达到12bit/1Gsps的设计水平,因此,在此基础上运用TIADC技术让国产ADC能达到5G商用水平就显得尤为重要。
TIADC技术一直处于发展之中,其基本原理是分时多通道采集,其技术难点在于校准各通道之间的时间失配。国际上的文献和专利提供了诸多校准算法结构,但是并没有最好的通用结构出现,每个结构都有自己的优缺点。其中最大的难点在于,需要对时间失配误差进行估计才能评估校准效果,但是一般很难估计出采样带宽内各式各样信号的精确时间失配误差。有的结构避开求取精确误差值,而只对误差趋势进行判断,靠其他校准结构进行校准。有的结构只能部分精确求取误差值,在有限范围内尽量接近误差真实值,从而辅助校准。本专利提供了一种校准结构,能够克服以上结构的缺陷。
发明内容
为了精确的求取误差估计值,本申请提供了一种TIADC误差检测系统。
本申请采用的技术方案是:一种TIADC误差检测系统,包括:采样模块、误差检测模块和校准模块;
采样模块用于采集多通道TIADC的各通道采样数据;所述多通道TIADC包括多个采样时刻交错的ADC通道,选择其中之一作为基准通道,其他通道作为被校准通道;
误差检测模块根据计算得到的时间失配误差检测值调整时间失配误差估计值;
校准模块用于当采样时间失配时,根据时间失配误差估计值将基准通道和被校准通道的时间失配误差校准为零。
对于多通道TIADC,采样模块包括一条基准通道与多条被校准通道,每个被校准通道均分别与基准通道进行误差校准。
被校准通道校准后作为基准通道用以校准其他被校准通道。
输入信号Vin进入ADC后,分别进入基准通道和被校准通道;
基准通道的采样数据输入误差检测模块;
被校准通道的采样数据和时间失配误差估计值经校准模块校准后输出校准数据;
基准通道的采样数据和被校准通道的校准数据再经误差检测模块输出时间失配误差估计值,所述时间失配误差估计值再作为校准模块的输入值输入校准模块参与校准模块的校准计算。
所述误差检测模块包括比较子模块、调整子模块和逻辑控制子模块;
所述比较子模块用于比较内部寄存器中存储的时间失配误差检测值的大小,根据比较结果控制所述调整子模块;
所述调整子模块用于根据比较结果调整内部寄存器中存储的时间失配误差估计值和时间失配误差检测值;
所述逻辑控制子模块用于根据寄存器中的数据,计算得到新的时间失配误差估计值。
所述调整子模块具体包括第一寄存器、第二寄存器和更新单元;
所述第一寄存器用于存储时间失配误差估计值的最大值和对应运算得到的时间失配误差检测值;
所述第二寄存器用于存储时间失配误差估计值的最小值和对应运算得到的时间失配误差检测值;
所述更新单元用于根据比较单元的比较结果控制更新所述第一寄存器或所述第二寄存器中的数据。
所述更新单元具体用于,用当前时间失配误差检测值和新的时间失配误差估计值替换掉时间失配误差检测值较大的寄存器中的数值。
所述误差检测模块还包括时间误差运算子模块;
基准通道的采样数据和被校准通道的校准数据在数据域进入所述误差检测模块,先进入时间误差运算子模块计算每个样点的误差值,然后所述误差值经过积分运算得到当前时间失配误差检测值。
本发明还提供一种应用于上述TIADC误差检测系统的工作方法,包括:
步骤S1:初始化第一寄存器与第二寄存器中的时间失配误差估计值,并分别计算对应的时间失配误差检测值,存入对应的寄存器中;
步骤S2:根据寄存器中的当前数值得到新的时间失配误差估计值,计算所述新的时间失配误差估计值对应的时间失配误差检测值;
步骤S3:比较两个寄存器中的时间失配误差检测值的大小,根据比较结果更新寄存器中的数值,返回执行步骤S2,直至第一寄存器和第二寄存器中的时间失配误差估计值相等。
将所述第一寄存器和所述第二寄存器中的数据初始化为一组固定值,所述第一寄存器中的时间失配误差估计值初始为固定值中的较大值,所述第二寄存器中的时间失配误差估计值初始为固定值中的较小值。
根据寄存器中的当前数值得到新的时间失配误差估计值,具体为:第一寄存器和第二寄存器中的时间失配误差估计值根据预设函数计算得到新的时间失配误差估计值。
计算所述新的时间失配误差估计值对应的时间失配误差检测值,具体为:所述新的时间失配误差估计值、基准采样值和校准采样值输入时间误差计算模块,计算得到每个样点的误差值,然后所述误差值经过积分运算后得到所述新的时间失配误差估计值对应的时间失配误差检测值。
比较两个寄存器中的时间失配误差检测值,用当前时间失配误差检测值和所述新的时间失配误差估计值替换掉其中时间失配误差检测值较大的寄存器中的数值。
直至第一寄存器和第二寄存器中的数值相等,具体为:在更新完寄存器中的数值后,判断更新后的两个寄存器中的时间失配误差估计值是否相等,是则时间失配误差估计值稳定输出,否则返回执行步骤S2。
本发明取得的有益效果是:
1、误差计算和检测值输出分离,解耦了线性关系,避免了由于计算式本身的局限带来的对频带特性的限制;
2、支持并行计算,可以将多通道数据同时输入处理;
3、引入负反馈机制动态调整检测值,摆脱已有方法需要对系数进行调整的局限。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请中记载的一些实施例,对于本领域普通技术人员来讲,还可以根据这些附图获得其他的附图。
图1是本发明提供的一种TIADC误差检测系统图;
图2是本发明提供的双通道TIADC结构示意图;
图3是本发明实施例提供的误差检测模块的具体结构图;
图4是本发明实施例提供的一种TIADC误差检测系统的工作方法流程图;
图5是两个寄存器中数据调整的示意图。
具体实施方式
下面结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
多通道TIADC的采样时刻被安排在不同的时间点,例如,两通道TIADC中,ADC1和ADC2的采样时钟均为fs/2,不同的是两者时钟的相位相差180°。但在实际电路设计中,要实现标准的180°相位差并不容易,设计和芯片制造以及工作环境变化等造成的相位误差导致了时间失配误差,因此,需要将此误差带来的采样数据误差进行校准。
本发明提供一种TIADC误差检测系统,如图1所示,TIADC误差检测系统包括采样模块、误差检测模块和校准模块。
采样模块用于采集多通道TIADC的各通道采样数据,多通道TIADC包括多个采样时刻交错的ADC通道,选择其中之一作为基准通道,其他通道作为被校准通道;
误差检测模块根据计算得到的时间失配误差检测值调整时间失配误差估计值;
校准模块用于当采样时间失配时,根据时间失配误差估计值将基准通道和被校准通道的时间失配误差校准为零。
如图2所示,以双通道TIADC结构为例来说明,在此需要说明的是,对于多通道TIADC,采样模块包括一条基准通道与多条被校准通道,采用与本实例相同的方法,每个被校准通道均分别与基准通道进行误差校准,优选的,被校准通道在校准后作为基准通道,用以校准其他被校准通道:
输入信号Vin进入ADC后,分两路进入通道ADC1和ADC2,其中,ADC1和ADC2可互为基准通道或被校准通道,以ADC1为基准通道,ADC2为被校准通道为例:
基准通道ADC1的采样数据为y1,输入误差检测模块;
被校准通道ADC2的采样数据为y2,采样数据y2和时间失配误差估计值Δt经校准模块校准后输出校准数据y2_out;
基准通道的采样数据y1和被校准通道的校准数据y2_out再经误差检测模块输出时间失配误差估计值Δt,Δt再作为校准模块的输入值输入校准模块参与校准模块的校准计算。
如图3所示,误差检测模块的具体结构为:
误差检测模块包括比较子模块、调整子模块和逻辑运算子模块;
比较子模块用于比较内部寄存器中存储的时间失配误差检测值的大小,根据比较结果控制所述调整子模块;
调整子模块用于根据比较结果调整内部寄存器中存储的时间失配误差估计值Δt和时间失配误差检测值miss;
调整子模块具体包括第一寄存器、第二寄存器和更新单元;
其中,第一寄存器用于存储时间失配误差估计值的最大值HighΔt和对应运算得到的时间失配误差检测值;第二寄存器用于存储时间失配误差估计值的最小值LowΔt和对应运算得到的时间失配误差检测值;更新单元用于根据比较单元的比较结果控制更新第一寄存器或第二寄存器中的数据;
逻辑运算子模块用于根据第一寄存器和第二寄存器中的数据,计算得到新的时间失配误差估计值Δt。
基准通道的采样数据y1和被校准通道的校准数据y2_out在数据域进入误差检测模块,先进入时间误差运算(time miss calculate)子模块计算每个样点的误差值Δu,然后此误差值Δu经过积分运算得到可平稳反映误差水平的时间失配误差检测值miss;
比较第一寄存器和第二寄存器中的miss值的大小,比较结果控制更新用计算得到的时间失配误差检测值miss和Δt替换掉两个寄存器中miss值较大的寄存器中的数值。
TIADC误差检测系统的工作方法如图4所示:
步骤S1:在初始上电时,将所述第一寄存器和所述第二寄存器中的数据初始化为一组固定值;
初始化具体为:第一寄存器中的时间失配误差估计值初始为固定值中的较大值HighΔt,所述第二寄存器中的时间失配误差估计值初始为固定值中的较小值LowΔt;
步骤S2:分别计算对应的时间失配误差检测值,并存入对应的寄存器中;
步骤S3:两个寄存器中的数据经逻辑运算子模块后得出新的时间失配误差估计值Δt;
具体的,第一寄存器中的时间失配误差估计值HighΔt和第二寄存器中的时间失配误差估计值LowΔt,根据预设函数F(HighΔt,LowΔt)计算得到新的时间失配误差估计值;在此需要说明的是,预设函数F(HighΔt,LowΔt)可以根据设计需要进行设置,本实例以预设函数为求平均值函数为例来说明;
步骤S4:根据新的时间失配误差估计值Δt计算对应的当前时间失配误差检测值,比较两个寄存器中的时间失配误差检测值的大小,用当前时间失配误差检测值和新的时间失配误差估计值Δt替换掉其中时间失配误差检测值较大的寄存器中的数值;
其中,根据新的时间失配误差估计值Δt计算对应的当前时间失配误差检测值,具体为:新的时间失配误差估计值Δt、基准通道的采样值y1以及校准通道的校准数据y2_out进入时间误差计算子模块,计算得到每个样点的误差值,然后该误差值经过积分运算后得到新的时间失配误差估计值对应的时间失配误差检测值;
步骤S5:判断更新后的两个寄存器中的Δt是否相等,如果是,则时间失配误差估计值Δt稳定输出,否则执行步骤S6。
步骤S6:用更新后的寄存器中的新数据再次计算新的时间失配误差估计值Δt,返回执行步骤S4。
两个寄存器中数据调整的示意图如图5所示。
例如,初始上电时,为第一寄存器和第二寄存器设置固定值分别为50和-50;分别计算对应的miss值存入寄存器中,至此,第一寄存器中的数值为[50:5*1011]、第二寄存器中的数值为[-50:7*1011];然后计算新的时间失配误差估计值Δt=0,计算得到对应的miss值为3*1011;比较第一寄存器和第二寄存器中的miss值最大的是第二寄存器中的数据,因此用当前Δt与当前miss值替换掉第二寄存器中的数据,得到第二寄存器中的新数据为[0:3*1011],继续计算新的均值Δt为25,计算新miss值,重复计算直至两个寄存器中的Δt相等为止。
在该误差检测模块中,Δt的产生并不是miss值的线性计算所得,而是靠逻辑运算模块产生,因此,估计值计算和检测值产生分离,可增强结构的灵活性,并且自成一个带负反馈的自动收敛的系统。
本发明的关键技术点是:
1、对误差计算值进行积分运算和历史记录。
2、每次调整根据当前误差计算值和历史误差计算值进行更新。
3、更新以high值和low值为起点,按照预设函数运算调整方式逐渐收敛到最优值。
根据所述公开的实施例,可以使得本领域技术人员能够实现或者使用本发明。对于本领域技术人员来说,这些实施例的各种修改是显而易见的,并且这里定义的总体原理也可以在不脱离本发明的范围和主旨的基础上应用于其他实施例。以上所述的实施例仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (12)
1.一种TIADC误差检测系统,其特征在于,包括:采样模块、误差检测模块和校准模块;
采样模块用于采集多通道TIADC的各通道采样数据;所述多通道TIADC包括多个采样时刻交错的ADC通道,选择其中之一作为基准通道,其他通道作为被校准通道;
误差检测模块根据计算得到的时间失配误差检测值调整时间失配误差估计值;
校准模块用于当采样时间失配时,根据时间失配误差估计值将基准通道和被校准通道的时间失配误差校准为零;
所述误差检测模块包括比较子模块、调整子模块和逻辑控制子模块;
所述比较子模块用于比较内部寄存器中存储的时间失配误差检测值的大小,根据比较结果控制所述调整子模块;
所述调整子模块用于根据比较结果调整内部寄存器中存储的时间失配误差估计值和时间失配误差检测值;
所述逻辑控制子模块用于根据寄存器中的数据,计算得到新的时间失配误差估计值;
所述调整子模块具体包括第一寄存器、第二寄存器和更新单元;
所述第一寄存器用于存储时间失配误差估计值的最大值和对应运算得到的时间失配误差检测值;
所述第二寄存器用于存储时间失配误差估计值的最小值和对应运算得到的时间失配误差检测值;
所述更新单元用于根据比较单元的比较结果控制更新所述第一寄存器或所述第二寄存器中的数据。
2.如权利要求1所述的TIADC误差检测系统,其特征在于,对于多通道TIADC,采样模块包括一条基准通道与多条被校准通道,每个被校准通道均分别与基准通道进行误差校准。
3.如权利要求2所述的TIADC误差检测系统,其特征在于,被校准通道校准后作为基准通道用以校准其他被校准通道。
4.如权利要求1所述的TIADC误差检测系统,其特征在于,
输入信号Vin进入ADC后,分别进入基准通道和被校准通道;
基准通道的采样数据输入误差检测模块;
被校准通道的采样数据和时间失配误差估计值经校准模块校准后输出校准数据;
基准通道的采样数据和被校准通道的校准数据再经误差检测模块输出时间失配误差估计值,所述时间失配误差估计值再作为校准模块的输入值输入校准模块参与校准模块的校准计算。
5.如权利要求1所述的TIADC误差检测系统,其特征在于,所述更新单元具体用于,用当前时间失配误差检测值和新的时间失配误差估计值替换掉时间失配误差检测值较大的寄存器中的数值。
6.如权利要求1所述的TIADC误差检测系统,其特征在于,所述误差检测模块还包括时间误差运算子模块;
基准通道的采样数据和被校准通道的校准数据在数据域进入所述误差检测模块,先进入时间误差运算子模块计算每个样点的误差值,然后所述误差值经过积分运算得到当前时间失配误差检测值。
7.一种应用于权利要求1-6的TIADC误差检测系统的工作方法,其特征在于,包括:
步骤S1:初始化第一寄存器与第二寄存器中的时间失配误差估计值,并分别计算对应的时间失配误差检测值,存入对应的寄存器中;
步骤S2:根据寄存器中的当前数值得到新的时间失配误差估计值,计算所述新的时间失配误差估计值对应的时间失配误差检测值;
步骤S3:比较两个寄存器中的时间失配误差检测值的大小,根据比较结果更新寄存器中的数值,返回执行步骤S2,直至第一寄存器和第二寄存器中的时间失配误差估计值相等。
8.如权利要求7所述的TIADC误差检测系统的工作方法,其特征在于,将所述第一寄存器和所述第二寄存器中的数据初始化为一组固定值,所述第一寄存器中的时间失配误差估计值初始为固定值中的较大值,所述第二寄存器中的时间失配误差估计值初始为固定值中的较小值。
9.如权利要求7所述的TIADC误差检测系统的工作方法,其特征在于,根据寄存器中的当前数值得到新的时间失配误差估计值,具体为:第一寄存器和第二寄存器中的时间失配误差估计值根据预设函数计算得到新的时间失配误差估计值。
10.如权利要求7所述的TIADC误差检测系统的工作方法,其特征在于,计算所述新的时间失配误差估计值对应的时间失配误差检测值,具体为:所述新的时间失配误差估计值、基准采样值和校准采样值输入时间误差计算模块,计算得到每个样点的误差值,然后所述误差值经过积分运算后得到所述新的时间失配误差估计值对应的时间失配误差检测值。
11.如权利要求7所述的TIADC误差检测系统的工作方法,其特征在于,比较两个寄存器中的时间失配误差检测值,用当前时间失配误差检测值和所述新的时间失配误差估计值替换掉其中时间失配误差检测值较大的寄存器中的数值。
12.如权利要求7所述的TIADC误差检测系统的工作方法,其特征在于,直至第一寄存器和第二寄存器中的数值相等,具体为:在更新完寄存器中的数值后,判断更新后的两个寄存器中的时间失配误差估计值是否相等,是则时间失配误差估计值稳定输出,否则返回执行步骤S2。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810600081.7A CN108923783B (zh) | 2018-06-12 | 2018-06-12 | 一种tiadc误差检测系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810600081.7A CN108923783B (zh) | 2018-06-12 | 2018-06-12 | 一种tiadc误差检测系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108923783A CN108923783A (zh) | 2018-11-30 |
CN108923783B true CN108923783B (zh) | 2023-12-22 |
Family
ID=64420373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810600081.7A Active CN108923783B (zh) | 2018-06-12 | 2018-06-12 | 一种tiadc误差检测系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108923783B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN201830239U (zh) * | 2010-07-02 | 2011-05-11 | 北京工业大学 | 时间交替模数转换器失配误差的自适应校准装置 |
CN102857225A (zh) * | 2012-09-13 | 2013-01-02 | 电子科技大学 | 一种多通道高速并行交替采样系统的失配误差校准方法 |
CN105262487A (zh) * | 2015-10-22 | 2016-01-20 | 合肥工业大学 | 一种用于tiadc系统时钟失配误差的校准模块及其校准方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8643517B2 (en) * | 2011-04-29 | 2014-02-04 | Intersil Americas LLC | Gradient-based approach to sample-time mismatch error calibration in a two-channel time-interleaved analog-to-digital converter |
US8604952B2 (en) * | 2011-04-29 | 2013-12-10 | Intersil Americas LLC | Multiplier-free algorithms for sample-time and gain mismatch error estimation in a two-channel time-interleaved analog-to-digital converter |
-
2018
- 2018-06-12 CN CN201810600081.7A patent/CN108923783B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN201830239U (zh) * | 2010-07-02 | 2011-05-11 | 北京工业大学 | 时间交替模数转换器失配误差的自适应校准装置 |
CN102857225A (zh) * | 2012-09-13 | 2013-01-02 | 电子科技大学 | 一种多通道高速并行交替采样系统的失配误差校准方法 |
CN105262487A (zh) * | 2015-10-22 | 2016-01-20 | 合肥工业大学 | 一种用于tiadc系统时钟失配误差的校准模块及其校准方法 |
Also Published As
Publication number | Publication date |
---|---|
CN108923783A (zh) | 2018-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8519875B2 (en) | System and method for background calibration of time interleaved analog to digital converters | |
CN102857225B (zh) | 一种多通道高速并行交替采样系统的失配误差校准方法 | |
US7330140B2 (en) | Interleaved analog to digital converter with compensation for parameter mismatch among individual converters | |
CN108494402B (zh) | 一种基于正弦拟合的tiadc系统误差估计和补偿方法 | |
US7227479B1 (en) | Digital background calibration for time-interlaced analog-to-digital converters | |
US7924088B1 (en) | Offset voltage calibration method and apparatus and amplifier thereof | |
CN108471313A (zh) | 一种基于数模混合信号的tiadc系统校准方法 | |
US12040810B2 (en) | Time-interleaved successive approximation analog to digital converter and calibration method thereof | |
CN106341132B (zh) | 时间交织采样adc的误差盲校正方法 | |
CN105141312A (zh) | 一种n通道时域交织模数转换器时钟偏差的数字后台校准算法 | |
US20090085785A1 (en) | Digital-to-analog converter calibration for multi-bit analog-to-digital converters | |
CN112751565B (zh) | 一种自校准片内基准电压模块 | |
US8036846B1 (en) | Variable impedance sense architecture and method | |
US9413374B2 (en) | Method and apparatus for calibrating comparator offset of successive-approximation-register analog-to-digital converter | |
CN108432140A (zh) | 一种校正装置和方法 | |
CN111917413A (zh) | 一种ti-adc通道间时序偏差校准方法 | |
CN115776299A (zh) | 一种低复杂度的tiadc时间失配误差校准方法 | |
US20050225470A1 (en) | Digitally self-calibrating pipeline adc and controlling method thereof | |
US20130050001A1 (en) | Calibration scheme for analog-to-digital converter | |
CN113726339B (zh) | 一种基于误差反馈的失调电压降低方法与数据转换器 | |
CN108923783B (zh) | 一种tiadc误差检测系统 | |
CN114189245A (zh) | Adc校准电路及其控制方法、存储介质 | |
CN113765517A (zh) | 一种温度自适应校准的高精度多通道同步采集系统 | |
CN108832927B (zh) | 一种tiadc自校准系统 | |
CN113985340B (zh) | 电能计量芯片及其相位补偿方法和相位补偿装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |