TWI605687B - 時間交錯類比至數位轉換器之缺陷的估計 - Google Patents

時間交錯類比至數位轉換器之缺陷的估計 Download PDF

Info

Publication number
TWI605687B
TWI605687B TW103107184A TW103107184A TWI605687B TW I605687 B TWI605687 B TW I605687B TW 103107184 A TW103107184 A TW 103107184A TW 103107184 A TW103107184 A TW 103107184A TW I605687 B TWI605687 B TW I605687B
Authority
TW
Taiwan
Prior art keywords
analog
digital
digital converter
group
signal
Prior art date
Application number
TW103107184A
Other languages
English (en)
Other versions
TW201448481A (zh
Inventor
羅夫 桑德布拉德
Original Assignee
安娜卡敦設計公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 安娜卡敦設計公司 filed Critical 安娜卡敦設計公司
Publication of TW201448481A publication Critical patent/TW201448481A/zh
Application granted granted Critical
Publication of TWI605687B publication Critical patent/TWI605687B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1004—Calibration or testing without interrupting normal operation, e.g. by providing an additional component for temporarily replacing components to be tested or calibrated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

時間交錯類比至數位轉換器之缺陷的估計
本發明大體上關於類比至數位轉換器的領域。更特別的是，本發明關於時間交錯類比至數位轉換器之缺陷的估計。
電子設備(例如，舉例來說，電視機以及其它音頻/視訊設備)通常係利用數位技術來施行，而非類比技術。一般來說，數位技術越先進會越需要將類比訊號轉換成適合數位技術施行方式的數位訊號。
概念上，類比至數位轉換器(亦表示為ADC或A/D轉換器)及其基本功能(取樣與保留、量化)係本技術中眾所熟知的並且本文中不會進一步詳盡闡述。
對高取樣頻率來說，可能需要使用ADC結構，或者至少有好處，該ADC結構包括能供應高取樣頻率的數個組成ADC。此些結構會減輕每一個組成ADC上的處理速度需求。此些ADC結構的範例有管線ADC以及時間交錯ADC(舉例來說，平行連續的ADC)。US 2011/0304489 A1、WO 2007/093478 A1、EP 0624289 B1以及WO 2010/042051 A1便說明各種範例的時間交錯ADC結構。
所有電子設備皆有固有缺陷，其或多或少有其重要性。在ADC的情況中當然也是如此，且明確地說，對一時間交錯ADC的每一個組 成ADC也是如此。其可能會希望估計該缺陷，以便能夠補償它們。舉例來說，補償可以施加在數位域中、可以施加在類比域中或者可以施加在數位域與類比域兩者中。
用於缺陷估計的已知技術的缺點係它們無法在任何類比訊號的轉換期間被實施。其需要有一分開的估計期程(舉例來說，配合ADC之產生)或是仰賴於併入在該類比訊號中的一已知訊號部分(舉例來說，參見US 2011/0304489 A1，其中，偏移誤差的估計仰賴於重複出現在該類比訊號中的一已知訊號位準)。因此，倘若一沒有任何已知訊號部分的類比訊號要被轉換並且有隨著時間動態改變的缺陷的話，要提供此些缺陷的補償會相當麻煩。
所以，本領域需要替代及改良的方法與安排來估計時間交錯類比至數位轉換器的缺陷。
應該強調的是，本說明書中所使用的「包括/其包括」一詞係表明已述特徵元件、事物、步驟或器件的存在；但是並不排除一或更多個其它特徵元件、事物、步驟、器件或是它們的群組之存在，或是加入一或更多個其它特徵元件、事物、步驟、器件或是它們的群組。
某些實施例的一目的係消弭至少一部分的上面缺點並且提供估計時間交錯類比至數位轉換器的缺陷的方法與安排。
根據第一項觀點，這會藉由一種操作一時間交錯類比至數位轉換器的方法來達成，用以將類比輸入訊號轉換成具有取樣比率R的數位輸出訊號。
該時間交錯類比至數位轉換器包括：一時序電路，用以產生M個時序訊號；以及一由整數N個組成類比至數位轉換器所構成的陣列，每一個組成類比至數位轉換器皆有一類比輸入與一數位輸出。
該方法包括在該組成類比至數位轉換器陣列的至少部分啟動的每一次啟動中定義一第一組整數K個組成類比至數位轉換器以及一第二組整數L個組成類比至數位轉換器，其中，K+L=N，K至少為一並且小於N，而且該第一組與第二組沒有重疊。
該方法還包括：在該組成類比至數位轉換器陣列的該至少部分啟動的每一次啟動中，饋送一參考數值給該第一組的每一個組成類比至數位轉換器的類比輸入，用以進行缺陷測量；以及以該時序訊號中的其中一者來時脈控制該第一組的每一個組成類比至數位轉換器。
再者，該方法還包括：在該組成類比至數位轉換器陣列的該至少部分啟動的每一次啟動中，饋送該類比輸入訊號給該第二組的每一個組成類比至數位轉換器的類比輸入，用以在該數位輸出處產生一中間組成數位輸出訊號；以及以該時序訊號中的其中一者來時脈控制該第二組的每一個組成類比至數位轉換器，其中，沒有任何時序訊號被用來時脈控制該第二組的二或更多個組成類比至數位轉換器。
根據某些實施例，每一個時序訊號可以為一具有時脈訊號週期P的時脈訊號的時間移位副本。於某些實施例中，該時序訊號中的其中一者可以為該時脈訊號的時間移位副本，其中，該時間移位為零。
根據某些實施例，在該組成類比至數位轉換器陣列的該至少部分啟動的每一次啟動中所實施的步驟可以在該組成類比至數位轉換器陣 列的每一個啟動中被實施。
該組成類比至數位轉換器陣列的啟動可以指當該陣列的每一個組成類比至數位轉換器被確切地啟動一次時在一時間週期期間的事件數。於某些實施例中，該組成類比至數位轉換器陣列的啟動可以指當該陣列的每一個目前所使用的組成類比至數位轉換器被確切地啟動一次時(舉例來說，當該陣列的該組成類比至數位轉換器中的一或更多者處在關閉模式或休眠模式中時，舉例來說，基於節能的理由)在一時間週期期間的事件數。一組成類比至數位轉換器被啟動可以指一類比取樣數值(來自一類比輸入訊號或是一參考訊號)被輸入並且被該組成類比至數位轉換器處理。
於某些實施例中，該參考數值可以為零值並且可以藉由連接至接地來達成。於其它實施例中，該參考數值可以為非零值。又，於其它實施例中，該參考數值可以在二或更多個數值(其中一者可以為零)之間改變，俾使得可以實施不同類型的缺陷測量。
於一典型的實施例中，K可以等於1。
根據某些實施例，倘若該組成類比至數位轉換器陣列在每一個時脈訊號週期P中被確切地啟動一次的話，那麼，M可以等於L。於此些實施例中，每一個組成類比至數位轉換器的處理速度可以使其在每一個時脈訊號週期P中輸出一數位取樣數值一次。此些實施例可以被視為具有K個多餘組成類比至數位轉換器。
根據某些其它實施例，倘若沒有任何多餘組成類比至數位轉換器應該存在的話，那麼，M可以等於N，而且該組成類比至數位轉換器陣列必須在每一個時脈訊號週期P中更頻繁地被啟動一次以上。因此，於 此些實施例中，每一個組成類比至數位轉換器的處理速度可以使其在每一個時脈訊號週期P中更頻繁地輸出一數位取樣數值一次以上。一般來說，於此些實施例中，每一個組成類比至數位轉換器的處理速度可以使其在每一個週期P-K/R中輸出一數位取樣數值一次。
於某些實施例中，以該時序訊號中的其中一者來時脈控制該第一組的每一個組成類比至數位轉換器通常包括以盡可能接近介於在該陣列的前一次啟動期間所用之時脈控制一組成類比至數位轉換器的時序訊號以及在該陣列的下一次啟動期間所用之時脈控制該組成類比至數位轉換器的時序訊號之間的一半的時序訊號來時脈控制該組成類比至數位轉換器。
於某些實施例中，以該時序訊號中的其中一者來時脈控制該第二組的每一個組成類比至數位轉換器包括於一施行方式中配合它們的實體位置以依序的方式來時脈控制該第二組的該組成類比至數位轉換器。於某些實施例中，時脈控制該第二組的每一個組成類比至數位轉換器可以包括以盡可能接近介於在該陣列的前一次啟動期間被用來時脈控制一組成類比至數位轉換器的時序訊號以及在該陣列的下一次啟動期間被用來時脈控制該組成類比至數位轉換器的時序訊號之間的一半的時序訊號來時脈控制該組成類比至數位轉換器。於其它實施例中，可以套用其它時脈控制規則(舉例來說，參見WO 2007/093478 A1中的虛擬隨機時脈控制架構)。一般來說，該第二組的該組成類比至數位轉換器可以根據任何合宜的規則被時脈控制，只要在該陣列的該至少部分啟動的每一次啟動期間沒有任何時序訊號被用來時脈控制該第二組的該組成類比至數位轉換器中的二或更多個組成類比至數位轉換器即可。
根據某些實施例，該方法可以進一步包括在該組成類比至數位轉換器陣列的該至少部分啟動的每一次啟動中，於前一次啟動的該第二組的該L個組成類比至數位轉換器之間選擇該第一組的該K個組成類比至數位轉換器。舉例來說，該選擇可以進行調整，只要在任何N/K次啟動期間該陣列的所有N個組成類比至數位轉換器屬於該第一組至少一次即可。應用此些實施例確保所有組成類比至數位轉換器有相同次數的機會來估計缺陷。於一典型的施行方式中，該第一組的成員可以循環比對(round-robin)方式或是根據任何其它均勻分佈規則在該組成類比至數位轉換器中循環。不過，應該注意的係，於某些實施例中，非均勻地測量該組成類比至數位轉換器之間的缺陷可能會有好處，且因此，可以套用其它方法來選擇該第一組的該K個組成類比至數位轉換器。
根據某些實施例，該方法可以進一步包括在該第二組的每一個組成類比至數位轉換器中以該組成類比至數位轉換器的前一次缺陷測量值為基礎來補償該中間組成數位輸出訊號。因此，每一個組成類比至數位轉換器的缺陷測量值會被用來補償該組成類比至數位轉換器的一或更多個接續的數位化訊號。舉例來說，這可以藉由儲存缺陷測量值於一記憶體或暫存器中供稍後使用來達成，或是藉由以該缺陷測量值為基礎來調整補償參數供稍後使用。於某些實施例中，該方法還包括在該第二組的每一個組成類比至數位轉換器中以該組成類比至數位轉換器中的一或更多個其它組成類比至數位轉換器的前一次缺陷測量值為基礎來補償該中間組成數位輸出訊號。舉例來說，可以計算該組成類比至數位轉換器之間的平均缺陷數值並且用於進行補償。補償可以包括修正或至少改良該缺陷情形。
於某些實施例中，該方法可以進一步包括多工處理該第二組的該組成類比至數位轉換器的已補償中間組成數位輸出訊號，用以產生該數位輸出訊號。一般來說，該多工處理可以和該第二組的該組成類比至數位轉換器的時脈控制有關，俾使得該多工器以和該第二組的該組成類比至數位轉換器被時脈控制相同的順序來選擇該已補償中間組成數位輸出訊號。
可以被缺陷測量估計的範例缺陷包含偏移、增益誤差、1/f型雜訊、取樣時間誤差、以及頻率漂移。範例缺陷補償包含以上面的缺陷測量為基礎的補償。該測量及該補償可以利用任何合宜已知或未來的方法來實施。舉例來說，偏移補償和增益誤差補償可以WO2012/123578 A1中所述的方法為基礎來實施，而取樣時間誤差及頻率漂移可以當參考數值為變動訊號時所實行的測量為基礎。倘若該測量更頻繁地被實施的話，1/f型雜訊的補償精確性通常會提高。
本發明的第二項觀點為一種電腦程式產品，其包括一電腦可讀取媒體，於該媒體中有一包括程式指令的電腦程式。該電腦程式可載入於一資料處理單元之中並且被調適成用以在該電腦程式被該資料處理單元運行時執行根據第一項觀點的方法。
本發明的第三項觀點為一種時間交錯類比至數位轉換器，其被調適成用以將類比輸入訊號轉換成具有取樣比率R的數位輸出訊號。
該時間交錯類比至數位轉換器包括：一時序電路，其被調適成用以產生M個時序訊號；以及一由整數N個組成類比至數位轉換器所構成的陣列，每一個組成類比至數位轉換器皆有一類比輸入與一數位輸出。
該時間交錯類比至數位轉換器還包括一用於該組成類比至數位轉換器中每一者的選擇器，其被調適成用以饋送一參考數值給每一個組成類比至數位轉換器的類比輸入用以進行缺陷測量或是用以饋送該類比輸入訊號給該每一個組成類比至數位轉換器的類比輸入用以在該數位輸出處產生一中間組成數位輸出訊號。
進一步言之，該時間交錯類比至數位轉換器包括一控制器，其被調適成用以在該組成類比至數位轉換器陣列的至少部分啟動的每一次啟動中定義一第一組整數K個組成類比至數位轉換器以及一第二組整數L個組成類比至數位轉換器，其中，K+L=N，K至少為一並且小於N，而且該第一組與第二組沒有重疊。
該控制器還被調適成用以在該組成類比至數位轉換器陣列的至少部分啟動的每一次啟動中讓該第一組的每一個組成類比至數位轉換器的選擇器被設定為用以饋送該參考數值給該第一組的該組成類比至數位轉換器，讓該第二組的每一個組成類比至數位轉換器的選擇器被設定為用以饋送該類比輸入訊號給該第二組的該組成類比至數位轉換器，以該時序訊號中的其中一者來時脈控制該第一組的每一個組成類比至數位轉換器，以及以該時序訊號中的其中一者來時脈控制該第二組的每一個組成類比至數位轉換器，其中，沒有任何時序訊號被用來時脈控制該第二組的二或更多個組成類比至數位轉換器。
根據某些實施例，用於該組成類比至數位轉換器中每一者的選擇器可以包括一輸入切換器，其被調適成用以在該類比輸入訊號與該參考數值之間切換該類比輸入。於此些實施例中，該控制器可以被調適成用 以藉由將該第一組的每一個組成類比至數位轉換器的輸入切換器設為該參考數值而讓該第一組的每一個組成類比至數位轉換器的選擇器被設定為用以饋送該參考數值給該第一組的該組成類比至數位轉換器，並且可以被調適成用以藉由將該第二組的每一個組成類比至數位轉換器的輸入切換器設為該類比輸入訊號而讓該第二組的每一個組成類比至數位轉換器的選擇器被設定為用以饋送該類比輸入訊號給該第二組的該組成類比至數位轉換器。
於某些實施例中，該時間交錯類比至數位轉換器可以進一步包括一用於該組成類比至數位轉換器中每一者的輸出切換器，其被調適成用以在一中間組成數位輸出訊號路徑與一缺陷測量路徑之間切換該數位輸出。於此些實施例中，該控制器可以進一步被調適成用以在該組成類比至數位轉換器陣列的至少部分啟動的每一次啟動中將該第一組的每一個組成類比至數位轉換器的輸出切換器設定至該缺陷測量路徑並且將該第二組的每一個組成類比至數位轉換器的輸出切換器設定至該中間組成數位輸出訊號路徑。
根據某些實施例，該控制器可以進一步被調適成用以在該組成類比至數位轉換器陣列的該至少部分啟動的每一次啟動中，於前一次啟動的該第二組的該L個組成類比至數位轉換器之間選擇該第一組的該K個組成類比至數位轉換器。
於某些實施例中，該時間交錯類比至數位轉換器可以進一步包括一或更多個補償單元，其被調適成用以在該第二組的每一個組成類比至數位轉換器中以該組成類比至數位轉換器的前一次缺陷測量值為基礎來 補償該中間組成數位輸出訊號。
根據某些實施例，該時間交錯類比至數位轉換器可以進一步包括一多工器，其被調適成用以多工處理該第二組的該組成類比至數位轉換器的已補償中間組成數位輸出訊號，用以產生該數位輸出訊號。
本發明的第四項觀點係一種積體電路，其包括第三項觀點的時間交錯類比至數位轉換器；而本發明的第五項觀點係一種電子裝置，其包括第三項觀點的時間交錯類比至數位轉換器或是第四項觀點的積體電路。
於某些實施例中，第三、第四、以及第五項觀點可以額外具有等同於或對應於如上面針對第一項觀點所解釋之任何各種特徵元件的特徵元件。
某些實施例的優點為可以在一類比輸入訊號的類比至數位轉換期間實施缺陷測量。這可讓該時間交錯類比至數位轉換器遵循及補償時變缺陷，舉例來說，隨著時間漂移。
某些實施例的另一優點為該類比輸入訊號不需要包含一已知訊號(舉例來說，一參考訊號位準)。因此，該缺陷測量可以在任何類比輸入訊號的類比至數位轉換期間被實施。
某些實施例的另一優點為所有組成類比至數位轉換器為單獨地被特徵化。舉例來說，這讓該組成類比至數位轉換器之間的變異可被補償，而且該組成類比至數位轉換器不必被匹配。
又一優點為，缺陷測量為動態且有彈性。舉例來說，缺陷測量的頻率與分佈可以改變。舉例來說，此變異可以軟體來施行。
500‧‧‧時間交錯類比至數位轉換器(TI ADC)
500b‧‧‧時間交錯類比至數位轉換器(TI ADC)
501‧‧‧組成ADC
502‧‧‧組成ADC
503‧‧‧組成ADC
510‧‧‧輸入
510b‧‧‧輸入
511‧‧‧輸入
521‧‧‧接地訊號位準
521b‧‧‧接地訊號位準
522‧‧‧接地訊號位準
522b‧‧‧接地訊號位準
523‧‧‧接地訊號位準
523b‧‧‧接地訊號位準
531‧‧‧輸入切換器
531b‧‧‧選擇切換器
532‧‧‧輸入切換器
532b‧‧‧選擇切換器
533‧‧‧輸入切換器
533b‧‧‧選擇切換器
541‧‧‧輸出切換器
542‧‧‧輸出切換器
543‧‧‧輸出切換器
544‧‧‧缺陷測量路徑
545‧‧‧缺陷測量路徑
546‧‧‧缺陷測量路徑
547‧‧‧中間組成數位輸出訊號路徑
548‧‧‧中間組成數位輸出訊號路徑
549‧‧‧中間組成數位輸出訊號路徑
551‧‧‧補償單元
552‧‧‧補償單元
553‧‧‧補償單元
560‧‧‧多工器
570‧‧‧輸出
571‧‧‧緩衝器
572‧‧‧緩衝器
573‧‧‧緩衝器
574‧‧‧處理步驟
575‧‧‧處理步驟
576‧‧‧處理步驟
577‧‧‧時脈訊號
580‧‧‧控制器
580b‧‧‧控制器
581‧‧‧控制訊號
581b‧‧‧控制訊號
582‧‧‧控制訊號
583‧‧‧控制訊號
584‧‧‧控制訊號
590‧‧‧時序電路
591‧‧‧輸入
600‧‧‧CD-ROM
610‧‧‧裝置
620‧‧‧記憶體
630‧‧‧資料處理單元
參考附圖可從下面實施例的詳細說明中明白本發明的進一步目的、特點、以及優點，其中：圖1所示的係根據某些實施例的範例方法步驟的流程圖；圖2所示的係根據某些實施例用於組成類比至數位轉換器的範例設定的簡略時序圖；圖3所示的係根據某些實施例用於組成類比至數位轉換器的範例設定的簡略時序圖；圖4所示的係根據某些實施例用於組成類比至數位轉換器的範例設定的簡略時序圖；圖5A所示的係根據某些實施例的範例時間交錯類比至數位轉換器的簡略方塊圖；圖5B所示的係根據某些實施例的範例時間交錯類比至數位轉換器的簡略方塊圖；以及圖6所示的係根據某些實施例的電腦可讀取媒體的略圖。
將在下面說明的實施例中，一時間交錯ADC的獨特處理路徑(每一條路徑皆包括一組成ADC陣列中的一組成ADC)在操作期間藉由缺陷測量被重複地特徵化。舉例來說，該缺陷測量可以包含估計絕對偏移、增益偏移、1/f型雜訊、…等。重複測量允許補償遵循時變的缺陷，舉例來說，漂移。
根據某些實施例，缺陷測量會在該組成ADC陣列的至少某 些啟動期間在該處理路徑的至少其中一條處理路徑中被實施。於一典型的施行方式中，缺陷測量會在該組成ADC的每一次啟動期間在該處理路徑的恰好一條處理路徑中被實施。被指派用於缺陷測量的該(些)處理路徑可以在啟動之間改變，俾使得所有處理路徑會於最後且重複地被特徵化。
該缺陷測量可藉由讓送往要被測量的處理路徑的組成ADC的類比輸入接收一參考訊號數值取代在該組成ADC陣列之啟動期間的類比輸入訊號來實現。該參考數值可以為接地位準或是零位準(舉例來說，0V)，於此情況中，通常假設缺陷為線性(也就是，該缺陷不相依於該輸入訊號數值)。或者，該參考數值可以為非零位準。如何使用非零位準來校正一組成ADC的其中一範例揭示在WO2012/123578 A1中。又，或者，該參考數值可以在不同的測量場合之間於數個不同的參考位準之間改變。於某些實施例中，該參考數值係一變動訊號，其能夠測量與補償取樣時間缺陷與頻率漂移。
該參考數值可以藉由該組成ADC之輸入處的一切換器的操作而被輸入至該組成ADC。或者，該參考數值可以藉由先前的處理步驟被設為該組成ADC的輸入。
圖1所示的係根據某些實施例的範例方法100，其操作一時間交錯類比至數位轉換器用以將類比輸入訊號轉換成具有取樣比率R的數位輸出訊號。該方法如步驟110所示般在N個組成ADC所構成之陣列的每一次啟動中被執行。
在步驟120中會定義第一組與第二組沒有重疊的組成ADC。該第一組包括K個組成ADC，該第二組包括L個組成ADC，而且K+L=N。於一典型的應用中，該第一組的K個組成ADC可以在前一次啟動 的該第二組的L個組成ADC之間被選擇。舉例來說，該選擇可以進行調整，只要在任何N/K次啟動期間該陣列的所有N個組成類比至數位轉換器屬於該第一組至少一次即可。於一典型的施行方式中，該第一組的成員可以循環比對方式或是根據任何其它均勻分佈規則在該組成類比至數位轉換器中循環。
如圖1中所示，和第一組有關的操作(步驟130至136)接著可以和第二組有關的操作(步驟140至148)被平行實施。然而，應該注意的係，根據某些實施例，此些操作亦可以任何合宜的順序被依序實施；或是以半平行的方式被實施，其中，某些操作被依序實施而某些操作被平行實施。
在步驟130中，該第一組的組成ADC的輸入會被饋送一參考訊號數值，以及當該第一組的組成ADC在步驟132中被個別的時序訊號時脈控制時，缺陷測量便會被實施(步驟134)。該測量的結果會在步驟136中被記憶以供稍後使用。
在步驟140中，該第二組的組成ADC的輸入會被饋送一類比輸入訊號，以及當該第二組的組成ADC在步驟142中被個別的(彼此不相同)時序訊號時脈控制時，中間組成數位輸出訊號會從該類比輸入訊號中被產生(步驟144)。該第二組的中間組成數位輸出訊號會以該個別組成ADC的前一次缺陷測量(舉例來說，參見步驟136)為基礎並且亦可能以該陣列的其它組成ADC的前一次缺陷測量為基礎在步驟146中被補償。
接著，該已補償的中間組成數位輸出訊號會在步驟148中被依序處理(或是被正確地多工處理)，並且該方法會在該組成ADC陣列的一 新的啟動中返回步驟110。
所引用的時序訊號為一組M個時序訊號，其中，每一個時序訊號為一具有時脈訊號週期P的時脈訊號的時間移位副本。於某些實施例中，該時序訊號中的其中一者可以為該時脈訊號的時間移位副本。
圖2所示的係根據其中一個範例的簡略時序圖，其中，N=4，M=L=3，以及K=1。最上方的訊號201圖解的係具有如時間週期231、232、233、234所示之時脈訊號週期P的時脈訊號(CLK)。後面M=3個訊號211、212、213圖解的係時序訊號(T_1、T_2、T_3)，它們係該時脈訊號的時間移位副本。舉例來說，T_1與T_2之間的時間移位對應於該數位輸出訊號的取樣週期1/R。
N=4個最下方的訊號221、222、223、224圖解的係組成ADC(ADC_1、ADC_2、ADC_3、ADC_4)的設定。每一個組成ADC的處理比率對應於時脈訊號週期P，而且該組成ADC陣列在每一個時脈訊號週期中會被啟動一次。
在第一次啟動中(週期231)，ADC_1被設定為測量模式(以高訊號數值來表示僅係為達解釋的目的)並且被T_1時脈控制，如訊號211至訊號221的虛線箭頭所示。在相同的啟動期間，ADC_2、ADC_3、以及ADC_4被設定為數位化模式(以低訊號數值來表示僅係為達解釋的目的)。ADC_2被T_1時脈控制，如訊號211至訊號222的虛線箭頭所示；ADC_3被T_2時脈控制，如訊號212至訊號223的虛線箭頭所示；以及ADC_4被T_3時脈控制，如訊號213至訊號224的虛線箭頭所示。因此，當ADC_1被特徵化時，ADC_2、ADC_3、以及ADC_4會以正確的取樣比率一起產生一數位 化的輸出訊號。
在第二次啟動中(週期232)，ADC_2被設定為測量模式並且被T_2時脈控制，而ADC_1、ADC_3、以及ADC_4被設定為數位化模式。ADC_1被T_1時脈控制，ADC_3被T_2時脈控制，以及ADC_4被T_3時脈控制。
在第三次啟動中(週期233)，ADC_3被設定為測量模式並且被T_3時脈控制，而ADC_1、ADC_2、以及ADC_4被設定為數位化模式。ADC_1被T_1時脈控制，ADC_2被T_2時脈控制，以及ADC_4被T_3時脈控制。
在第四次啟動中(週期234)，ADC_4被設定為測量模式並且被T_3時脈控制，而ADC_1、ADC_2、以及ADC_3被設定為數位化模式。ADC_1被T_1時脈控制，ADC_2被T_2時脈控制，以及ADC_3被T_3時脈控制。
圖2的時序圖可以解釋一種TI ADC施行方式，其中，一額外或冗餘的組成ADC已被加入用以致能缺陷測量。
圖3所示的係根據其中一個範例的簡略時序圖，其中，N=M=4，L=3，以及K=1。最上方的訊號301圖解的係具有如時間週期341、342、343所示之時脈訊號週期P的時脈訊號(CLK)。後面M=4個訊號311、312、313、314圖解的係時序訊號(T_1、T_2、T_3、T_4)，它們係該時脈訊號的時間移位副本。舉例來說，T_1與T_2之間的時間移位對應於該數位輸出訊號的取樣週期1/R。
N=4個最下方的訊號321、322、323、324圖解的係組成 ADC(ADC_1、ADC_2、ADC_3、ADC_4)的設定。每一個組成ADC的處理比率皆高於時脈訊號比率1/P，而且該組成ADC陣列在每一個時脈訊號週期中會被啟動一次以上，如啟動週期331、332、333、334所示。
在第一次啟動中(週期331)，ADC_1被設定為測量模式(以高訊號數值來表示僅係為達解釋的目的)並且被T_1時脈控制，如訊號311至訊號321的虛線箭頭所示。在相同的啟動期間，ADC_2、ADC_3、以及ADC_4被設定為數位化模式(以低訊號數值來表示僅係為達解釋的目的)。ADC_2被T_1時脈控制，如訊號311至訊號322的虛線箭頭所示；ADC_3被T_2時脈控制，如訊號312至訊號323的虛線箭頭所示；以及ADC_4被T_3時脈控制，如訊號313至訊號324的虛線箭頭所示。
在第二次啟動中(週期332)，ADC_2被設定為測量模式並且被T_1時脈控制，而ADC_1、ADC_3以及ADC_4被設定為數位化模式。ADC_1被T_4時脈控制，ADC_3被T_1時脈控制，以及ADC_4被T_2時脈控制。
在第三次啟動中(週期333)，ADC_3被設定為測量模式並且被T_1時脈控制，而ADC_1、ADC_2以及ADC_4被設定為數位化模式。ADC_1被T_3時脈控制，ADC_2被T_4時脈控制，以及ADC_4被T_1時脈控制。
在第四次啟動中(週期334)，ADC_4被設定為測量模式並且被T_4時脈控制，而ADC_1、ADC_2以及ADC_3被設定為數位化模式。ADC_1被T_2時脈控制，ADC_2被T_3時脈控制，以及ADC_3被T_4時脈控制。
圖3的時序圖可以解釋一種TI ADC施行方式，其中，沒有 任何額外或冗餘的組成ADC被加入，而且該組成ADC以較高的頻率被時脈控制用以致能缺陷測量(也就是，該冗餘性係在時間域中被達成)。
圖4所示的係根據其中一個範例的簡略時序圖，其中，N=M=4，L=2，以及K=2。最上方的訊號401圖解的係具有如時間週期441、442、443所示之時脈訊號週期P的時脈訊號(CLK)。後面M=4個訊號411、412、413、414圖解的係時序訊號(T_1、T_2、T_3、T_4)，它們係該時脈訊號的時間移位副本。舉例來說，T_1與T_2之間的時間移位對應於該數位輸出訊號的取樣週期1/R。
N=4個最下方的訊號421、422、423、424圖解的係組成ADC(ADC_1、ADC_2、ADC_3、ADC_4)的設定。每一個組成ADC的處理比率為時脈訊號比率1/P的兩倍，而且該組成ADC陣列在每一個時脈訊號週期中會被啟動兩次，如啟動週期431、432、433、434所示。
在第一次啟動中(週期431)，ADC_1與ADC_2被設定為測量模式並且分別被T_1與T_2時脈控制；而ADC_3與ADC_4被設定為數位化模式並且分別被T_1與T_2時脈控制。
在第二次啟動中(週期432)，ADC_3與ADC_4被設定為測量模式並且分別被T_3與T_4時脈控制；而ADC_1與ADC_2被設定為數位化模式並且分別被T_3與T_4時脈控制。
在第三次啟動中(週期433)，ADC_1與ADC_2被設定為測量模式並且分別被T_1與T_2時脈控制；而ADC_3與ADC_4被設定為數位化模式並且分別被T_1與T_2時脈控制，依此類推。
圖4的時序圖同樣可以解釋一種TI ADC施行方式，其中， 沒有任何額外或冗餘的組成ADC被加入，而且該組成ADC以較高的頻率被時脈控制用以致能缺陷測量。
在更一般的情況中(圖2至4的範例所示)，時脈週期P通常和時序訊號的數量M以及取樣比率R有關，因為PR=M；而該組成ADC陣列的啟動頻率1/T則和取樣比率R、該陣列中的組成ADC的數量(N)、第一組中的組成ADC的數量(K)、以及第二組中的組成ADC的數量(L)有關，因為TR=L=N-K。一般來說，一或更多個參數可以被給定(舉例來說，R、N、以及T)，而其它參數則可以上面的限制條件為基礎被選擇。
圖5A所示的係根據某些實施例的範例時間交錯(Time-Interleaved，TI)ADC 500的略圖。舉例來說，TI ADC 500可以被調適成用以實施如圖1中所述以及在圖2至4中所例示的方法。
TI ADC 500包括一由多個組成ADC(ADC_1、ADC_2、…、ADC_N)501、502、503所構成的陣列。每一個組成ADC可以包括任何合宜的已知或未來的ADC施行方式。舉例來說，該組成ADC 501、502、503可以各自包括一連續近似ADC，例如，在WO2012/123578 A1與EP 0624289 B1之中所述的任何ADC。一取樣與保持電路(圖中並未顯示)可以被施行在每一個組成ADC的內部或外部。
一類比輸入訊號(SIGN_IN)會在輸入510處被輸入至該TI ADC 500，以及在每一個組成ADC的一輸入處的一輸入切換器531、532、533可以在該類比訊號510與一用於干擾測量的參考訊號(此處顯示為接地訊號位準521、522、523)之間進行切換。每一個組成ADC還會被饋送一用於在數位化過程中進行比較的參考訊號(REF_CMP)。此參考訊號係在輸入 511處被輸入至該TI ADC。
一輸出切換器541、542、543被提供在該組成ADC輸出的每一者處並且可在一中間組成數位輸出訊號路徑547、548、549與一缺陷測量路徑544、545、546之間進行切換。該中間組成數位輸出訊號路徑547、548、549被輸入至一個別的補償單元(COMP_1、COMP_2、…、COMP_N)551、552、553，其會以透過個別缺陷測量路徑544、545、546以先前提供的缺陷測量值為基礎來補償中間組成數位輸出訊號。
每一個補償單元可以和一用於儲存先前(且亦可能為較舊的)缺陷測量結果及/或從該處推知之參數的記憶體或暫存器相關聯。該記憶體或暫存器可以在該補償單元內部或外部並且可以為每一個補償單元特有或是數個或全部補償單元共有。每一個補償單元亦可以和用於從該缺陷測量結果中決定補償參數的計算單元相關聯。該計算單元可以在該補償單元內部或外部並且可以為每一個補償單元特有及/或數個或全部補償單元共有。如圖5A中所示般每一條處理路徑可以有一個補償單元；或者，補償功能可以合併在所有處理路徑的單一補償單元中。再者，和其中一個組成ADC相關聯的補償單元可以運用來自其它組成ADC的測量結果(舉例來說，具有該組成ADC陣列之平均數值的形式)。
一多工器(MUX)560會適當地選擇及序列化來自該補償單元的輸出，用以在TI ADC 500的輸出(SIGN_OUT)570處產生一具有取樣比率R的數位輸出訊號。
TI ADC 500還包括一時序電路(TIM_GEN)590，其會藉由時間移位在輸入591處所提供之具有週期P的時脈訊號(CLK)來產生M個時序 訊號。於其它實施例中，該時序電路可以任何其它合宜(已知或是未來)的方式來產生時序訊號。
該M個時序訊號會被一控制器(CNTR)580用來控制TI ADC 500的元件的操作。在該組成ADC陣列的每一次啟動中，控制器580會將該組成ADC分成大小為K的第一組以及大小為L的第二組，其中，L+K=N。如何分群成第一組與第二組已在上面詳述過。
該控制器會藉由控制訊號581(每一個組成ADC可以包括一控制訊號連接線)將該第一組的輸入切換器設為用於缺陷測量的參考數值並且將該第二組的輸入切換器設為類比輸入訊號。
該控制器會藉由控制訊號583(每一個組成ADC同樣可以包括一控制訊號連接線)將該第一組的輸出切換器設至缺陷測量路徑並且將該第二組的輸出切換器設至該中間組成數位輸出訊號路徑。
送往每一個組成ADC之切換器的控制訊號581與583通常會在該陣列的每一次啟動中被啟動一次，並且通常包括兩個可能訊號數值(舉例來說，[0，1])的其中一者，用以表示該切換器應該在哪一個位置(或是表示該切換器位置是否應該改變)。於某些實施例中，控制訊號581組與583組會被施行為單一組控制訊號，而非兩組。
接著，控制器580會透過控制訊號582(每一個組成ADC通常可以包括一控制訊號連接線)藉由傳送來自時序電路590的適當時序訊號而時脈控制該組成ADC中的每一者，其中，選擇哪一個時序訊號適合哪一個組成ADC已在上面詳述過。
控制器580可以藉由控制訊號584來控制多工器560，以便 以適當的順序(其順序通常和被控制訊號582時脈控制的對應組成ADC相同)選擇和第二組有關的補償單元輸出，用以在TI ADC輸出570處產生數位輸出訊號。該控制訊號通常會以取樣比率R被啟動並且通常包括N個可能數值(舉例來說，[1、2、…、N])的其中一者，用以表示要選擇哪一個補償單元輸出。
該參考數值可以藉由該組成ADC之輸入處的一切換器的操作被輸入至該組成ADC，如圖5A中所示。或者，該參考數值可以藉由先前的處理步驟被設為該組成ADC的輸入，如圖5B中所示。
圖5B所示的係根據某些實施例的範例時間交錯(TI)ADC的略圖。舉例來說，TI ADC 500b可以被調適成用以實施如圖1中所述以及在圖2至4中所例示的方法。對照於圖5A的TI ADC 500，在圖5B所示的TI ADC 500b中，該參考數值係在處理鏈路中的較早處被提供。圖5B中和圖5A之對應特徵元件相同或雷同的特徵元件會以相同的元件符號來表示並且不再詳細說明。實際上，在圖5B中已經省略圖5A的某些特徵元件(在該組成ADC陣列後面的特徵元件)。
TI ADC 500b包括一由多個組成ADC(ADC_1、ADC_2、…、ADC_N)501、502、503所構成的陣列，並且每一個組成ADC被饋送一參考訊號(REF_CMP)，用以在數位化過程中進行比較。此參考訊號在輸入511處被輸入TI ADC 500b。
一類比輸入訊號(SIGN_IN)會在輸入510b處被輸入並且在N個平行緩衝器571、572、573(舉例來說，具有被時脈訊號577適當時脈控制的複數個取樣與保留單元的形式)中被緩衝。
在每一個緩衝器的一輸出處的一選擇切換器531b、532b、533b可在個別的已緩衝訊號以及一用於干擾測量的參考訊號(此處顯示為接地訊號位準521b、522b、523b)之間進行切換。因此，在每一個時點處，一個別的進一步處理步驟(PROC_1、PROC_2、…、PROC_N)574、575、576會接收一已緩衝的類比輸入訊號取樣或是一參考訊號，而且該處理步驟的輸出會被輸入至一個別的組成ADC 501、502、503。該處理步驟574、575、576可以包括任何合宜的訊號處理單元(舉例來說，放大、濾波、…等)。
TI ADC 500b還包括一時序電路(TIM_GEN)590，其會藉由時間移位在輸入591處所提供之具有週期P的時脈訊號(CLK)來產生M個時序訊號。於其它實施例中，該時序電路可以任何其它合宜(已知或是未來)的方式來產生時序訊號。
該M個時序訊號會被一控制器(CNTR)580b用來控制TI ADC 500b的元件的操作。在該組成ADC陣列的每一次啟動中，控制器580b會將該組成ADC分成大小為K的第一組以及大小為L的第二組，上面已經詳述過。
該控制器會藉由控制訊號581b(每一個組成ADC可以包括一控制訊號連接線)將該第一組的選擇切換器設為用於缺陷測量的參考數值並且將該第二組的選擇切換器設為類比輸入訊號。控制訊號581b通常會在該陣列的每一次啟動中被啟動一次，並且通常包括兩個可能訊號數值(舉例來說，[0，1])的其中一者，用以表示該切換器應該在哪一個位置(或是表示該切換器位置是否應該改變)。
接著，控制器580b會透過控制訊號582(每一個組成ADC通 常可以包括一控制訊號連接線)藉由傳送來自時序電路590的適當時序訊號而時脈控制該組成ADC中的每一者，其中，選擇哪一個時序訊號適合哪一個組成ADC已在上面詳述過。
控制器580b會藉由控制訊號577來控制緩衝器571、572、573。舉例來說，該控制訊號可以包括並且為經過適當選擇的(並且可能經過進一步時間移位)由控制器580b所傳送之來自時序電路590的時序訊號。
在圖5A與5B中所述的功能單元(舉例來說，控制器580、580b以及時序電路590)當然可以具有根據其它實施例的其它實體施行方式。
應該注意的係，許多施行方式的細節對個別實施例的說明並不重要，因而可在圖式及對應內文中被省略。舉例來說，本文中雖然明確提及一組成ADC之時脈控制表示僅和開始處理一新輸入數值(舉例來說，一類比取樣)有關的時脈控制事件時；但是，該組成ADC亦可非常妥適地接收或產生一較高頻率的時脈訊號(舉例來說，時脈週期1/R的取樣時脈訊號)來時脈控制該組成ADC用以處理單一輸入數值所需要的數道處理步驟。此些省略並沒有排除此些特徵元件之任何可能存在性的意圖。
本文已述的實施例以及它們的等效例可以軟體或硬體或它們的組合來實現。它們可由和一通訊裝置相關聯或是整合至通訊裝置的一般用途電路來實施，例如，數位訊號處理器(Digital Signal Processor，DSP)、中央處理單元(Central Processing Unit，CPU)、共同處理器單元、可程式化閘陣列(Field Programmable Gate Array，FPGA)或是其它可程式化硬體；或者，可由專屬電路來實施，例如，舉例來說，特定應用積體電路(Application-Specific Integrated Circuit，ASIC)。所有此些形式皆被視為落在本 揭示內容的範疇內。
本發明的實施例可以出現在包括根據任何實施例之電路系統/邏輯或是實施根據任何實施例之方法的電子設備內。舉例來說，該電子設備可以為一類比前端、一通訊裝置、一多媒體裝置、一音頻/視訊記錄器、…等。舉例來說，一視訊處理器可以包括三個TI ADC(舉例來說，如圖5A與5B中所述的TI ADC)，每一條通道(RGB一紅、綠、藍)一個TI ADC。
根據某些實施例，一電腦程式產品包括一電腦可讀取媒體，例如，舉例來說，磁碟或是如圖6的CD-ROM 600所示的CD-ROM。該電腦可讀取媒體可於其上儲存一包括程式指令的電腦程式。該電腦程式可載入於一資料處理單元630之中，舉例來說，資料處理單元630可以被併入於裝置610之中。當被載入至資料處理單元630之中時，該電腦程式可以被儲存在和該資料處理單元630相關聯或是整合的記憶體620之中。根據某些實施例，當被載入至該資料處理單元之中並且被該資料處理單元運行時，舉例來說，該電腦程式可以讓該資料處理單元執行根據圖1中所示之方法的方法步驟。
本文中雖然已經參考各種實施例；然而，熟習本技術的人士便會明瞭，本文中已述實施例的許多變化仍落在申請專利範圍的範疇內。舉例來說，本文中已述的方法實施例雖然經由以特定順序被實施的方法步驟來說明範例方法；然而，應該明瞭的係，此些事件順序亦可以另一種順序來進行，其並沒有脫離申請專利範圍的範疇。再者，某些方法步驟雖然被描述為依序實施，它們亦可以平行實施；反之依然。
依照相同的方式，應該注意的係，在實施例的說明中將功 能性方塊分割成多個特殊單元並沒有任何限制意義。相反地，此些分割僅為範例。在本文中被描述為單一單元的功能性方塊可以被分成二或更多個單元。依照相同的方式，在本文中被描述為施行成二或更多個單元的功能性方塊亦可被施行成單一單元，其並沒有脫離申請專利範圍的範疇。舉例來說，圖5A的控制器580可以被施行為數個單元及/或圖5A的補償單元551、552、553可以被施行為單一單元。
所以，應該瞭解的係，本文中所述實施例的細節僅為達解釋之目的而沒有任何限制意義。相反地，本文則希望涵蓋落在申請專利範圍之範圍內的所有變化。

Claims (14)

  1. 一種操作一時間交錯類比至數位轉換器的方法，用以將類比輸入訊號轉換成具有取樣比率R的數位輸出訊號，其中，該時間交錯類比至數位轉換器包括：一時序電路，用以產生M個時序訊號，其中每一個時序訊號為一具有週期P的時脈訊號的時間移位副本；以及一由整數N個組成類比至數位轉換器所構成的陣列，每一個組成類比至數位轉換器皆有一類比輸入與一數位輸出，其中N等於M；該方法包括：在該組成類比至數位轉換器陣列的至少部分啟動的每一次啟動中(110)：定義(120)一第一組整數K個組成類比至數位轉換器以及一第二組整數L個組成類比至數位轉換器，其中，K+L=N，K至少為一並且小於N，而且該第一組與第二組沒有重疊；饋送(130)一參考數值給該第一組的每一個組成類比至數位轉換器的類比輸入，用以進行缺陷測量(134)；以該時序訊號中的其中一者來時脈控制(132)該第一組的每一個組成類比至數位轉換器；饋送(140)該類比輸入訊號給該第二組的每一個組成類比至數位轉換器的類比輸入，用以在該數位輸出處產生(144)一中間組成數位輸出訊號；以及以該時序訊號中的其中一者來時脈控制(142)該第二組的每一個 組成類比至數位轉換器，其中，沒有任何時序訊號被用來時脈控制該第二組的二或更多個組成類比至數位轉換器，其中該組成類比至數位轉換器陣列在每一個週期P中被啟動一次以上。
  2. 根據申請專利範圍第1項的方法，其進一步包括在該組成類比至數位轉換器陣列的該至少部分啟動的每一次啟動中，於前一次啟動的該第二組的該L個組成類比至數位轉換器之間選擇該第一組的該K個組成類比至數位轉換器。
  3. 根據申請專利範圍第2項的方法，其中，該選擇可以進行調整，只要在任何N/K次啟動期間該陣列的所有N個組成類比至數位轉換器屬於該第一組至少一次即可。
  4. 根據申請專利範圍第1至3項中任一項的方法，其進一步包括在該第二組的每一個組成類比至數位轉換器中以該組成類比至數位轉換器的前一次缺陷測量值為基礎來補償(146)該中間組成數位輸出訊號。
  5. 根據申請專利範圍第4項的方法，其進一步包括多工處理(148)該第二組的該組成類比至數位轉換器的已補償中間組成數位輸出訊號，用以產生該數位輸出訊號。
  6. 一種電腦程式產品，其包括一電腦可讀取媒體(600)，於該媒體中有一包括程式指令的電腦程式，該電腦程式可載入於一資料處理單元(630)之中並且被調適成用以在該電腦程式被該資料處理單元運行時執行根據申請專利範圍第1至5項中任一項的方法。
  7. 一種時間交錯類比至數位轉換器，其被調適成用以將類比輸入訊號(510、510b)轉換成具有取樣比率R的數位輸出訊號(570)，該時間交錯類比 至數位轉換器包括：一時序電路(590)，其被調適成用以產生M個時序訊號，其中每一個時序訊號為一具有週期P的時脈訊號的時間移位副本；一由整數N個組成類比至數位轉換器(501、502、503)所構成的陣列，每一個組成類比至數位轉換器皆有一類比輸入與一數位輸出，其中N等於M；一用於該組成類比至數位轉換器(501、502、503)中每一者的選擇器(531、532、533、531b、532b、533b)，其被調適成用以饋送一參考數值給每一個組成類比至數位轉換器的類比輸入用以進行缺陷測量或是用以饋送該類比輸入訊號給該每一個組成類比至數位轉換器的類比輸入用以在該數位輸出處產生一中間組成數位輸出訊號；以及一控制器(580、580b)，其被調適成用以在該組成類比至數位轉換器陣列的至少部分啟動的每一次啟動中：定義一第一組整數K個組成類比至數位轉換器以及一第二組整數L個組成類比至數位轉換器，其中，K+L=N，K至少為一並且小於N，而且該第一組與第二組沒有重疊；讓該第一組的每一個組成類比至數位轉換器的選擇器被設定為用以饋送該參考數值給該第一組的該組成類比至數位轉換器；讓該第二組的每一個組成類比至數位轉換器的選擇器被設定為用以饋送該類比輸入訊號給該第二組的該組成類比至數位轉換器；以該時序訊號中的其中一者來時脈控制該第一組的每一個組成類比至數位轉換器；以及 以該時序訊號中的其中一者來時脈控制該第二組的每一個組成類比至數位轉換器，其中，沒有任何時序訊號被用來時脈控制該第二組的二或更多個組成類比至數位轉換器，其中該組成類比至數位轉換器陣列在每一個週期P中被啟動一次以上。
  8. 根據申請專利範圍第7項的時間交錯類比至數位轉換器，其中：用於該組成類比至數位轉換器(501、502、503)中每一者的選擇器(531、532、533)包括一用於該組成類比至數位轉換器(501、502、503)中每一者的輸入切換器(531、532、533)，其被調適成用以在該類比輸入訊號(510)與該參考數值(521、522、523)之間切換該類比輸入；該控制器(580)被調適成用以藉由將該第一組的每一個組成類比至數位轉換器的輸入切換器(531、532、533)設為該參考數值而讓該第一組的每一個組成類比至數位轉換器的選擇器被設定為用以饋送該參考數值給該第一組的該組成類比至數位轉換器；以及該控制器(580)被調適成用以藉由將該第二組的每一個組成類比至數位轉換器的輸入切換器(531、532、533)設為該類比輸入訊號而讓該第二組的每一個組成類比至數位轉換器的選擇器被設定為用以饋送該類比輸入訊號給該第二組的該組成類比至數位轉換器。
  9. 根據申請專利範圍第8項的時間交錯類比至數位轉換器，其進一步包括一用於該組成類比至數位轉換器(501、502、503)中每一者的輸出切換器(541、542、543)，其被調適成用以在一中間組成數位輸出訊號路徑(547、548、549)與一缺陷測量路徑(544、545、546)之間切換該數位輸出，且其中，該控制器(580)進一步被調適成用以在該組成類比至數位轉換器陣列的至少部分 啟動的每一次啟動中將該第一組的每一個組成類比至數位轉換器的輸出切換器(541、542、543)設定至該缺陷測量路徑並且將該第二組的每一個組成類比至數位轉換器的輸出切換器(541、542、543)設定至該中間組成數位輸出訊號路徑。
  10. 根據申請專利範圍第7至9項中任一項的時間交錯類比至數位轉換器，其中，該控制器(580、580b)進一步被調適成用以在該組成類比至數位轉換器陣列的該至少部分啟動的每一次啟動中，於前一次啟動的該第二組的該L個組成類比至數位轉換器之間選擇該第一組的該K個組成類比至數位轉換器。
  11. 根據申請專利範圍第7至9項中任一項的時間交錯類比至數位轉換器，其進一步包括一或更多個補償單元(551、552、553)，它們被調適成用以在該第二組的每一個組成類比至數位轉換器中以該組成類比至數位轉換器的前一次缺陷測量值為基礎來補償該中間組成數位輸出訊號。
  12. 根據申請專利範圍第11項的時間交錯類比至數位轉換器，其進一步包括一多工器(560)，其被調適成用以多工處理該第二組的該組成類比至數位轉換器的已補償中間組成數位輸出訊號，用以產生該數位輸出訊號。
  13. 一種積體電路，其包括根據申請專利範圍第7至12項中任一項的時間交錯類比至數位轉換器。
  14. 一種電子裝置，其包括根據申請專利範圍第7至12項中任一項的時間交錯類比至數位轉換器或是根據申請專利範圍第13項的積體電路。
TW103107184A 2013-03-08 2014-03-04 時間交錯類比至數位轉換器之缺陷的估計 TWI605687B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201361774967P 2013-03-08 2013-03-08

Publications (2)

Publication Number Publication Date
TW201448481A TW201448481A (zh) 2014-12-16
TWI605687B true TWI605687B (zh) 2017-11-11

Family

ID=50272595

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103107184A TWI605687B (zh) 2013-03-08 2014-03-04 時間交錯類比至數位轉換器之缺陷的估計

Country Status (7)

Country Link
US (1) US9331708B2 (zh)
EP (1) EP2965432B1 (zh)
JP (1) JP2016513898A (zh)
KR (1) KR101735581B1 (zh)
CN (1) CN105075126B (zh)
TW (1) TWI605687B (zh)
WO (1) WO2014135685A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI704773B (zh) * 2020-02-17 2020-09-11 創意電子股份有限公司 類比數位轉換器裝置以及時脈偏斜校正方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8485442B2 (en) 2009-07-02 2013-07-16 Biometric Payment Solutions Electronic transaction verification system with biometric authentication
TWI548212B (zh) * 2014-12-16 2016-09-01 原相科技股份有限公司 電路校正方法以及電路校正系統
WO2017113305A1 (zh) * 2015-12-31 2017-07-06 华为技术有限公司 一种校正装置和方法
US10187078B2 (en) * 2017-02-03 2019-01-22 Qualcomm Incorporated Data converters for mitigating time-interleaved artifacts
WO2020083461A1 (en) * 2018-10-22 2020-04-30 Telefonaktiebolaget Lm Ericsson (Publ) Sub-adc assignment in ti-adc
CN113271100B (zh) * 2020-02-17 2023-10-24 创意电子股份有限公司 模拟数字转换器装置以及时脉偏斜校正方法
US11569834B2 (en) * 2020-07-28 2023-01-31 AyDeeKay LLC Time-interleaved dynamic-element matching analog-to-digital converter
CN114024549B (zh) * 2022-01-04 2022-04-15 普源精电科技股份有限公司 一种时域交织模数转换器同步装置及方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE500357C2 (sv) 1992-01-31 1994-06-06 Silicon Construction Sweden Ab Arrangemang för analog/digital-omvandling
JPH0645936A (ja) 1992-03-18 1994-02-18 Nec Corp アナログ・デジタル変換方式
SE513434C2 (sv) 1999-01-20 2000-09-11 Ericsson Telefon Ab L M Lågenergi PARALLELL ADC
JP2005252703A (ja) * 2004-03-04 2005-09-15 Thine Electronics Inc アナログ／ディジタル変換回路及びそれを内蔵した半導体集積回路
US7292166B2 (en) * 2005-05-26 2007-11-06 Advantest Corporation Analog/digital converter and program therefor
US7292170B2 (en) 2005-06-13 2007-11-06 Texas Instruments Incorporated System and method for improved time-interleaved analog-to-digital converter arrays
ATE417409T1 (de) 2006-02-17 2008-12-15 Sicon Semiconductor Ab Zeitverschachtelter analog-digital-wandler
US7986256B2 (en) 2006-08-18 2011-07-26 Panasonic Corporation A/D converter
US7538708B2 (en) 2006-12-30 2009-05-26 Teradyne, Inc. Efficient, selective error reduction for parallel, time-interleaved analog-to-digital converter
SE533293C2 (sv) 2008-10-10 2010-08-17 Zoran Corp Analog/digital-omvandlare
ATE543259T1 (de) 2009-01-26 2012-02-15 Fujitsu Semiconductor Ltd Abtastung
US7956788B2 (en) 2009-04-30 2011-06-07 Alcatel-Lucent Usa Inc. Technique for photonic analog-to-digital signal conversion
US7961123B2 (en) 2009-07-09 2011-06-14 Texas Instruments Incorporated Time-interleaved analog-to-digital converter
JP5376151B2 (ja) * 2009-08-26 2013-12-25 日本電気株式会社 Ａ／ｄ変換装置
JP5567678B2 (ja) * 2009-09-25 2014-08-06 テルコーディア テクノロジーズ インコーポレイテッド 波長選択インタリーブフィルタリング技術（ｓｗｉｆｔ）ａｄｃのシステムおよび方法
US8310387B2 (en) 2009-11-30 2012-11-13 Intersil Americas Inc. Sampling method for time-interleaved data converters in frequency-multiplexed communications systems
US8212697B2 (en) * 2010-06-15 2012-07-03 Csr Technology Inc. Methods of and arrangements for offset compensation of an analog-to-digital converter
TWI545903B (zh) 2011-03-17 2016-08-11 安娜卡敦設計公司 類比轉數位轉換器（ａｄｃ）之校正
US8519875B2 (en) * 2011-04-12 2013-08-27 Maxim Integrated Products, Inc. System and method for background calibration of time interleaved analog to digital converters
US8611483B2 (en) 2011-06-03 2013-12-17 Maxlinear, Inc. Multi-layer time-interleaved analog-to-digital convertor (ADC)
FR2982101A1 (fr) * 2011-11-02 2013-05-03 St Microelectronics Grenoble 2 Etalonnage d'un adc entrelace
US8487795B1 (en) 2012-04-18 2013-07-16 Lsi Corporation Time-interleaved track-and-hold circuit using distributed global sine-wave clock
CN102769468B (zh) * 2012-08-13 2016-08-03 复旦大学 一种时间交织流水线型模数转换器结构
US8890729B2 (en) * 2012-12-05 2014-11-18 Crest Semiconductors, Inc. Randomized time-interleaved sample-and-hold system
US8890739B2 (en) * 2012-12-05 2014-11-18 Crest Semiconductors, Inc. Time interleaving analog-to-digital converter
TWI611662B (zh) * 2013-03-08 2018-01-11 安娜卡敦設計公司 可組態的時間交錯類比至數位轉換器
TWI605688B (zh) * 2013-03-08 2017-11-11 安娜卡敦設計公司 有效率的時間交錯類比至數位轉換器
US9000962B1 (en) * 2014-01-28 2015-04-07 Cadence Design Systems, Inc. System and method for interleaved analog-to-digital conversion having scalable self-calibration of timing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI704773B (zh) * 2020-02-17 2020-09-11 創意電子股份有限公司 類比數位轉換器裝置以及時脈偏斜校正方法
US11070221B1 (en) 2020-02-17 2021-07-20 Global Unichip Corporation Analog to digital converter device and method for calibrating clock skew

Also Published As

Publication number Publication date
EP2965432A1 (en) 2016-01-13
WO2014135685A1 (en) 2014-09-12
KR101735581B1 (ko) 2017-05-15
TW201448481A (zh) 2014-12-16
KR20150127592A (ko) 2015-11-17
EP2965432B1 (en) 2018-01-31
US20160006447A1 (en) 2016-01-07
US9331708B2 (en) 2016-05-03
CN105075126B (zh) 2018-01-02
JP2016513898A (ja) 2016-05-16
CN105075126A (zh) 2015-11-18

Similar Documents

Publication Publication Date Title
TWI605687B (zh) 時間交錯類比至數位轉換器之缺陷的估計
US9270292B2 (en) Efficient time-interleaved analog-to-digital converter
US7250885B1 (en) System and method for using timing skew estimation with a non-sequential time-interleaved analog-to-digital converter
US8872680B2 (en) Calibrating timing, gain and bandwidth mismatch in interleaved ADCs using injection of random pulses
US8253616B2 (en) Analog-to-digital conversion in pixel arrays using a ramp signal having a single cycle
JP4547064B2 (ja) Ａ／ｄ変換装置およびキャリブレーション装置
US8487803B1 (en) Pipelined analog-to-digital converter having reduced power consumption
US9866230B2 (en) Method and apparatus for calibration of a time interleaved ADC
US4962380A (en) Method and apparatus for calibrating an interleaved digitizer
JP2016531532A (ja) パイプライン型逐次近似アナログ／デジタル変換器
JP2009290885A (ja) Ａ／ｄ変換装置およびキャリブレーション装置
JP2016513898A5 (zh)
CN214125272U (zh) 交错模数转换器系统
Yi et al. Digital compensation for timing mismatches in interleaved ADCs
WO2009098641A1 (en) Signal converter
JP5458806B2 (ja) Ａ／ｄ変換装置
JP2011146952A (ja) Ａｄ変換器
JPH0529939A (ja) アナログ−デイジタル変換装置
JP2024113922A (ja) Ａｄｃ回路
JP6509226B2 (ja) バックグラウンド調節を実施する測定増幅器及びそのための方法
US20120187996A1 (en) Very High Precision Device for Measuring the Time a Signal is Input
JPH01501420A (ja) 高速サンプリング装置およびその較正方法