TWI548212B - 電路校正方法以及電路校正系統 - Google Patents

電路校正方法以及電路校正系統 Download PDF

Info

Publication number
TWI548212B
TWI548212B TW103143923A TW103143923A TWI548212B TW I548212 B TWI548212 B TW I548212B TW 103143923 A TW103143923 A TW 103143923A TW 103143923 A TW103143923 A TW 103143923A TW I548212 B TWI548212 B TW I548212B
Authority
TW
Taiwan
Prior art keywords
signal generating
analog
control signal
analog control
activated
Prior art date
Application number
TW103143923A
Other languages
English (en)
Other versions
TW201624921A (zh
Inventor
黃翔偉
陳永宏
劉漢麒
Original Assignee
原相科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 原相科技股份有限公司 filed Critical 原相科技股份有限公司
Priority to TW103143923A priority Critical patent/TWI548212B/zh
Priority to US14/753,036 priority patent/US9425812B2/en
Publication of TW201624921A publication Critical patent/TW201624921A/zh
Application granted granted Critical
Publication of TWI548212B publication Critical patent/TWI548212B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1028—Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

電路校正方法以及電路校正系統
本發明有關於電路校正方法以及電路校正系統，特別有關於改變啟動的類比控制訊號產生單元數量以減少訊號漂移的電路校正方法以及電路校正系統。
電路在製作過程中，會產生製程漂移，使得電路的各種特性(例如電流、電壓、電容、電阻)會與預期的有所落差。因此需要一種校正機制來校正積體電路。
第1圖繪示了習知技術中的電路校正系統的方塊圖。如第1圖所示，電路校正系統100包含了數位控制碼產生電路101(往後簡稱為DCC產生電路)以及一類比控制訊號產生電路103(往後簡稱為ACS產生電路)。DCC產生電路101用以產生一數位控制碼DCC(例如001、010、0110...等)。ACS產生電路103包含複數個類比控制訊號產生單元(往後簡稱為ACS產生單元)U1、U2...Un。ACS產生單元U1、U2...Un亦可為電路的一種，包含了電晶體、電容等元件，ACS產生單元U1、U2...Un至少其一會對應數位控制碼DCC而啟動，啟動的ACS產生單元U1、U2...Un會提供類比控制訊號ACS給目標電路105(即前述的欲校正的電路)，而目標電路105會依據類比控制訊號ACS產生輸出訊號OS。數位控制碼產生電路101會接收輸出訊號OS並確認輸出訊號OS是否為所須的值，若是則紀錄當下所使用的數位控制碼DCC。如此一來便可知道目標電路105需提供怎樣的控制訊號才會產生所需要的值。 否則會一直更動數位控制碼DCC直到輸出訊號OS符合所須的值為止。
第2圖繪示了習知技術中以數位控制碼來啟動ACS產生單元的示意圖。請留意在後續的例子中，為了便於了解，ACS產生單元的符號會相對應於數位控制碼的二進位值。以第2圖為例，數位控制碼001是第一個位元為1，標示U1的ACS產生單元會啟動。而數位控制碼010若是第二個位元為1，二進位值為2，標示U2的ACS產生單元會啟動。依此類推，數位控制碼011是第一個位元和第二個位元均為1，因此標示為U1和U2的ACS產生單元會啟動。
此例中數位控制碼為3位元且ACS產生電路具有7個ACS產生單元，包含了1個ACS產生單元U1，2個ACS產生單元U2以及4個ACS產生單元U4。如第2圖所示，當數位控制碼為000時，沒有ACS產生單元被啟動，而當控制碼為001時僅有1個相對應ACS產生單元U1被啟動，當數位控制碼為010時有2個相對應ACS產生單元U2被啟動，當控制碼為011時有3個相對應ACS產生單元U1、U2被啟動、當控制碼為100時有4個相對應ACS產生單元U4被啟動，亦即被啟動的ACS產生單元數目是數位控制碼的二進位值。然而，這樣的控制方式容易產生較大的訊號漂移。
詳細言之，每一個ACS產生單元本身都可能具有訊號漂移量δ cell ，因此若每次啟動的ACS產生單元中不同的ACS產生單元越多，則訊號漂移的狀況可能更明顯。舉例來說，數位控制碼001跟010啟動的ACS產生單元中不同的ACS產生單元僅有1個ACS產生單元U1，因此數位控制碼001跟010分別啟動ACS產生單元時，其所產生的類比控制訊號ACS間可能存在訊號漂移量，其標準差為δ cell 的誤差。而數位控制碼001跟010啟動的ACS產生單元中不同的ACS產生單元則有3個ACS產生單元U1、U2，因此其所產生的類比控制訊號ACS間可能存在訊號漂移量，其標準差為 δ cell 的誤差。然而，數位控制碼011跟100啟動的ACS產生單元中不同的ACS產生單元則高達7個(U1..U4全部)，因此其所產生的類比控制訊號ACS間可能存在 訊號漂移量，其標準差為 δ cell 的誤差。
第3圖繪示了習知技術中，ACS產生電路的理想輸出和實際輸出的差異的示意圖。如第3圖所示，ACS產生電路的輸出(即類比控制訊號ACS)理想與實際上通常會有些許誤差。但在某階的數位控制碼時，其誤差會突然升高，其原因可能就是如第2圖所述，某階的數位控制碼啟動的ACS產生單元與鄰近的數位控制碼啟動的ACS產生單元不同的個數較多。
第4圖繪示了習知技術中以數位控制碼以及解碼器來啟動ACS產生單元的示意圖。如第4圖所示，不同階的數位控制碼是依序啟動ACS產生單元，亦即啟動的ACS產生單元並不特別對應到那一個位元。因此數位控制碼011跟100啟動的ACS產生單元中不同的ACS產生單元可減少為1個，然而此類做法卻需要一個解碼器來將原來的數位控制碼改變成可控制ACS產生單元以所需的次序啟動的控制碼。而解碼器在電路中往往需要較大的電路面積。
因此，本發明一目的為提供一種可降低訊號漂移量且提升漂移容忍度的電路校正方法。
本發明另一目的為提供一種可降低訊號漂移量且提升漂移容忍度的電路校正系統。
本發明一實施例揭露了一種電路校正方法，用以校正一目標電路，使用在一類比控制訊號產生電路上，此類比控制訊號產生電路包含複數個類比控制訊號產生單元，且會依據不同的數位控制碼相對應的啟動至少一部份類比控制訊號產生單元來產生不同的類比控制訊號，此電路校正方法包含：(a)計算類比控制訊號中，那一個類比控制訊號的實際值與其理想值會有較大的差異；(b)調整步驟(a)所計算出的該類比控制訊號相對應的數位控制碼或是鄰近一階的數位控制碼所啟動的類比控制訊號產生單元的數量；以及(c) 依據步驟(b)調整後的ACS產生單元的數量，來產生類比控制訊號給目標電路。
本發明一實施例揭露了一種電路校正系統，用以校正一目標電路，包含：一數位控制碼產生電路，用以產生數位控制碼；一類比控制訊號產生電路上，包含複數個類比控制訊號產生單元，會依據不同的數位控制碼相對應的啟動至少一部份類比控制訊號產生單元來產生不同的類比控制訊號；一控制單元，用以執行下列步驟：(a)計算些類比控制訊號中，那一個類比控制訊號的實際值與其理想值會有較大的差異；(b)調整步驟(a)所計算出的類比控制訊號相對應的數位控制碼或是鄰近一階的數位控制碼所啟動的類比控制訊號產生單元的數量；以及(c)依據步驟(b)調整後的ACS產生單元的數量，來產生類比控制訊號給目標電路。
根據前述實施例，可以有效降低類比控制訊號的訊號漂移，避免訊號漂移超出可容許的範圍。
100、1100‧‧‧電路校正系統
101、1101‧‧‧DCC產生電路
103、1103‧‧‧類比控制訊號產生電路
1105‧‧‧控制單元
105、1107‧‧‧目標電路
U1、U2、U4、Un、U8、U16、U32、U34‧‧‧ACS產生單元
第1圖繪示了習知技術中的電路校正系統的方塊圖。
第2圖繪示了習知技術中以數位控制碼來啟動ACS產生單元的示意圖。
第3圖繪示了習知技術中，ACS產生電路的理想輸出和實際輸出的差異的示意圖。
第4圖繪示了習知技術中以數位控制碼以及解碼器來啟動ACS產生單元的示意圖。
第5圖繪示了本發明一實施例中，ACS產生電路的理想輸出和實際輸出的差異的示意圖。
第6圖繪示了習知技術中以數位控制碼來啟動ACS產生單元的示意圖。
第7圖繪示了根據本發明一實施例的電路校正方法的示意圖。
第8圖、第9圖和第10圖繪示了根據本發明其他實施例的電路校正方法的示意圖。
第11圖繪示了根據本發明實施例的電路校正系統的方塊圖。
以下將描述如何改善某階或某些階的數位控制碼會使相對應的類比控制訊號產生較大的訊號漂移的問題。第5圖繪示了本發明一實施例中，ACS產生電路的理想輸出和實際輸出的差異的示意圖。第5圖的實施例以前述第3圖的例子來做為例子說明，但並不限定本發明只能使用在第3圖的狀況下。在第3圖中，第4階的數位控制碼會使ACS產生電路具有較大的訊號漂移，因此在第5圖的實施例中，會調整第4階的數位控制碼所啟動的ACS產生單元，亦即改變使用第4階的數位控制碼時，ACS產生電路的理想輸出。如此一來，在使用第4階的數位控制碼時，ACS產生電路的理想輸出和實際輸出的差異會變小，而避免前述的問題。然而，由於第4階的數位控制碼會使ACS產生電路具有較大的訊號漂移的原因是第3階和第4階的數位訊號控制碼所啟動的不同的ACS產生單元較多，因此除了調整第4階的數位控制碼所啟動的ACS產生單元亦可調整第3階的數位控制碼所啟動的ACS產生單元。
以下將舉例來更詳細的說明本發明的內容。第6圖繪示了習知技術中以數位控制碼來啟動ACS產生單元的示意圖，其為前述第2圖的一部份。如第6圖所示，數位控制碼為011時會啟動3個ACS產生單元U1、U2，而數位控制碼為100時則啟動4個ACS產生單元U4，因此由數位控制碼011切換到100時，或由數位控制碼100切換到011時，ACS產生電路會有較大的訊號漂移。因此本發明提出的一種實施例為改變使用數位控制碼011時或100時，ACS產生單元的個數。
第7圖繪示了根據本發明一實施例的電路校正方法的示意圖。在 此例中是改變了數位控制碼100所啟動的ACS產生單元個數。100在3位元的數位控制碼中是最高有效位(MSB)數位控制碼。在第7圖的實施例中，數位控制碼100所啟動的ACS產生單元僅為3個U4而非第6圖中的4個U4，如此一來當數位控制碼從011切換到100時，可能的訊號漂移的標準差會從 δ cell 降到 δ cell 。亦即，可以降低因為啟動的ACS產生單元的差異而產生的訊號漂移。
請留意第7圖的實施例中亦可調整數位控制碼011所啟動的ACS產生單元，且調整的方式不限於減少或增加1個。
在一實施例中，某一階的數位控制碼的一位元值所啟動的ACS產生單元的調整量可沿用至其他階的數位控制碼。舉例來說，數位控制碼100啟動的ACS產生單元從4個U4調整成3個U4，也就是說數位控制碼100中第3個位元所對應的位元值所啟動的ACS產生單元數量從4個被調整成3個，如此一來，數位控制碼111原本應啟動1個ACS產生單元U1、2個ACS產生單元U2以及4個ACS產生單元U4，會因為數位控制碼100啟動的ACS產生單元的改變，而變成啟動1個ACS產生單元U1、2個ACS產生單元U2以及3個ACS產生單元U4。但各階數位控制碼亦可獨立而不受影響。
以下將描述如何決定在那些數位控制碼時，調整數位控制碼所啟動的ACS產生單元數量。在一實施例中，可依據公式(1)來決定：
其中M代表某階數位控制碼切換到另一階數位控制碼時，所啟動的不同的ACS產生單元的數量，例如第6圖例子中，數位控制碼從011切換到100時，M=7。δ cell 是每個ACS產生單元訊號漂移的標準差，而S err 是系統所能容忍的臨界誤差值。 δ cell 為切換M個ACS產生單元訊號漂移的標準差；3× δ cell 則代表產品量產時，產品中有一定比例(例如99.7%)的訊號漂移會在3× δ cell (3個標準差)以下。
LSB為ACS產生電路本身的量化誤差(quantization error)，理想狀態下可視為0。由前述公式(1)，可得到M須小於。舉例來說，當類比控制訊號ACS為電流時，若S err 為0.75mA，而ACS產生電路的量化誤差為1mA，則M須小於。當某階數位控制碼切換到另一階數位控制碼時，所啟動的不同的ACS產生單元的數量超過M時，便須調整這兩階數位控制碼其中之一所啟動的ACS產生單元數目。
在另一實施例中，可依據公式(2)來決定要調整的ACS產生單元啟動數量：
其中N為欲調整的ACS產生單元數目啟動數量，因此當M、δ cell 、S err 、LSB均為已知時，便可計算出要調整多少個ACS產生單元。
第8圖、第9圖和第10圖繪示了根據本發明其他實施例的電路校正方法的示意圖。在第8圖、第9圖和第10圖的實施例中，數位控制碼為一6位元的數位控制碼。如第8圖所示，當數位控制碼為001111時，會有1個ACS產生單元U1、2個ACS產生單元U2、4個ACS產生單元U4、8個ACS產生單元U8以及16個ACS產生單元U16被啟動，而當數位控制碼為010000時，會有32個ACS產生單元被啟動。因此當數位控制碼從001111切換成010000或從010000切換成001111時，不同的ACS產生單元為63個。依照前述的實施例，可以改變數位控制碼001111或010000所啟動的ACS產生單元個數，以降低訊號漂移量。在此例中是將數位控制碼010000所啟動的ACS產生單元個數從32個降低到31個，因此數位控制碼從001111切換成010000或從010000切換成001111時，不同的ACS產生單元降為62個。
如前所述，數位控制碼所啟動的ACS產生單元個數不限於調整一 次，也不限於調整一個ACS產生單元，第9圖和第10圖繪示了這樣的實施例。第9圖中數位控制碼011111原本啟動的是1個ACS產生單元U1、2個ACS產生單元U2、4個ACS產生單元U4、8個ACS產生單元U8、16個ACS產生單元U16以及32個ACS產生單元U32，但因為相較於前一階或後一階的數位控制碼所啟動的ACS產生單元會有相當多不同的ACS產生單元，因此已調整成1個ACS產生單元U1、2個ACS產生單元U2、4個ACS產生單元U4、8個ACS產生單元U8、16個ACS產生單元U16以及31個ACS產生單元U32(或者，沿用第8圖中數位控制碼010000的調整量)。當6位元的數位控制碼為最高有效位(MSB)100000時，原本會有64個ACS產生單元U64被啟動。若數位控制碼從011111切換到100000時，會有126個不同的ACS產生單元。因此，在第10圖的例子中會將數位控制碼100000時啟動的ACS產生單元從64個調整成62個，如此一來，數位控制碼從011111切換到100000時，僅會有124個不同的ACS產生單元。
然請留意，本發明的範圍不限於前述的實施例，因此根據本發明一實施例的電路校正方法可簡示為：一種電路校正方法，用以校正一目標電路，使用在一ACS產生電路上，此ACS產生電路包含複數個ACS產生單元，此ACS產生電路會依據不同的數位控制碼相對應的啟動至少一部份ACS產生單元來產生不同的類比控制訊號。此電路校正方法包含：(a)計算類比控制訊號中，那一個類比控制訊號的實際值與其理想值會有較大的差異(例如在第6圖中的數位控制碼100會有較大的差異)。(b)調整步驟(a)所計算出的類比控制訊號相對應的數位控制碼或是鄰近一階的數位控制碼所啟動的ACS產生單元的數量(例如第7圖中，可以改變數位控制碼011所啟動的ACS產生單元的數量或是改變數位控制碼100所啟動的ACS產生單元的數量)。(c)依據該步驟(b)調整後的該ACS產生單元的該數量，來產生類比控制訊號給目標電路。
而且，此實施例可更包含：使該些類比控制訊號產生單元接收一 第三數位控制碼，以使該些類比控制訊號產生單元中一第三數量的該些類比控制訊號產生單元啟動以產生一第三類比控制訊號該目標電路；以及若該第二數量的該些類比控制訊號產生單元與該第三數量的該些類比控制訊號產生單元中，不同的該些類比控制訊號產生單元的最大可能訊號漂移量大於一第二臨界誤差值，則調整該些類比控制訊號產生單元接收該第三位控制訊號時所啟動的該些類比控制訊號產生單元的數量(例如第9圖和第10圖的實施例)。
而在一實施例中更包含：其中調整該些類比控制訊號產生單元接收該第一數位控制碼時所啟動的該些類比控制訊號產生單元的數量的該步驟以及調整該些類比控制訊號產生單元接收該第二數位控制碼時所啟動的該些類比控制訊號產生單元的數量的該步驟，均是調整該第一數位控制碼時和該第二數位控制碼中一特定位元所啟動的類比控制訊號產生單元，該電路校正方法更包含使該些類比控制訊號產生單元接收一第三數位控制碼時，亦相對應的調整該第三數位控制碼中該特定位元所啟動的類比控制訊號產生單元。例如第7圖中，數位控制碼100的第3位元被調整成啟動3個ACS產生單元時，數位控制碼111的最大位元亦被調整成啟動3個ACS產生單元。
第11圖繪示了根據本發明實施例的電路校正系統的方塊圖。如第11圖所示，電路校正系統1100包含：一DCC產生電路1101、一ACS產生電路1103。DCC產生電路1101用以產生數位控制碼DCC、CS產生電路1103包含複數個ACS訊號產生單元U1、U2...Un，會依據不同的數位控制碼DCC相對應的啟動至少一部份ACS訊號產生單元來產生不同的類比控制訊號ACS。控制單元1105可用以執行下列步驟：(a)計算類比控制訊號ACS中，那一個類比控制訊號的實際值與其理想值會有較大的差異；(b)調整步驟(a)所計算出的ACS訊號相對應的數位控制碼DCC或是鄰近一階的數位控制碼DCC所啟動的ACS產生單元的數量。以及(c)依據該步驟(b)調整後的該ACS產生單元的該數量，來產生類比控制訊號給目標電路1107。
電路校正系統1100其他動作已詳述於其他實施例中，故在此不再贅述。
根據前述實施例，可以有效降低類比控制訊號的訊號漂移，避免訊號漂移超出可容許的範圍。請留意，除了降低”訊號漂移”的優點之外，本發明所提供的機制更包含”增大訊號漂移的容忍範圍”的優點。對一電路校正系統來說，訊號漂移若為負方向，對系統的影響不大。因為之後的切換動作中，正方向的訊號漂移可抵消掉負方向的訊號漂移。然而，訊號漂移若為正方向，會造成系統校正誤差逐漸累積，有可能會造成切換動作時，系統校正誤差超出系統可容忍誤差。藉由前述本發明所提供的機制，可在會發生較大訊號漂移的切換動作時先給予負的訊號漂移(即減少數位控制碼啟動類比控制訊號產生單元的數量)，藉此可以讓系統校正誤差在正方向上可以有較大的容忍度。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
U1、U2、U4‧‧‧ACS產生單元

Claims (14)

  1. 一種電路校正方法，用以校正一目標電路，使用在一類比控制訊號產生電路上，該類比控制訊號產生電路包含複數個類比控制訊號產生單元，該類比控制訊號產生電路會依據不同的數位控制碼相對應的啟動至少一部份類比控制訊號產生單元來產生不同的類比控制訊號，該電路校正方法包含：(a)計算該些類比控制訊號中，那一個類比控制訊號的實際值與其理想值的差異大於或等於一臨界誤差值；(b)調整該步驟(a)所計算出的該類比控制訊號相對應的該數位控制碼或是鄰近一階的該數位控制碼所啟動的該類比控制訊號產生單元的數量；以及(c)依據該步驟(b)調整後的該類比控制訊號產生單元的該數量，來產生該類比控制訊號給該目標電路。
  2. 如請求項1所述的電路校正方法，其中該步驟(a)包含：(a1)使該些類比控制訊號產生單元接收一第一數位控制碼，以使該些類比控制訊號產生單元中一第一數量的該些類比控制訊號產生單元啟動以產生一第一類比控制訊號給該目標電路；以及(a2)使該些類比控制訊號產生單元接收一第二數位控制碼，以使該些類比控制訊號產生單元中一第二數量的該些類比控制訊號產生單元啟動以產生一第二類比控制訊號該目標電路；其中該步驟(b)包含：(b1)若該第一數量的該些類比控制訊號產生單元與該第二數量的該些類比控制訊號產生單元中，不同的該些類比控制訊號產生單元的最大可能訊號漂移量大於一第一臨界誤差值，則調整該些類比控制訊號產生單元接收該第 一數位控制碼時所啟動的該些類比控制訊號產生單元的數量，或調整該些類比控制訊號產生單元接收該第二數位控制碼時所啟動的該些類比控制訊號產生單元的數量。
  3. 如請求項2所述的電路校正方法，其中該步驟(b1)更包含：根據該第一臨界誤差值與單一類比控制訊號產生單元的可能訊號漂移量計算出該些類比控制訊號產生單元的一第一臨界數量；以及若不同的該些類比控制訊號產生單元的數量大於該第一臨界數量，則調整該些類比控制訊號產生單元接收該第一數位控制碼時所啟動的該些類比控制訊號產生單元的數量，或調整該些類比控制訊號產生單元接收該第二數位控制碼時所啟動的該些類比控制訊號產生單元的數量。
  4. 如請求項2所述的電路校正方法，其中該步驟(b1)是調整該些類比控制訊號產生單元接收該第二數位控制碼時所啟動的該些類比控制訊號產生單元的數量，該電路校正方法更包含：使該些類比控制訊號產生單元接收一第三數位控制碼，以使該些類比控制訊號產生單元中一第三數量的該些類比控制訊號產生單元啟動以產生一第三類比控制訊號該目標電路；以及若該第二數量的該些類比控制訊號產生單元與該第三數量的該些類比控制訊號產生單元中，不同的該些類比控制訊號產生單元的最大可能訊號漂移量大於一第二臨界誤差值，則調整該些類比控制訊號產生單元接收該第三位控制訊號時所啟動的該些類比控制訊號產生單元的數量。
  5. 如請求項2所述的電路校正方法，其中該第一數量等同於該第一數位控制碼代表的二進位值，該第二數量等同於該第二數位控制碼代表的二進位值。
  6. 如請求項2所述的電路校正方法，其中該第二數位控制碼是最高有效位數位控制碼，且該步驟(b1)是調整該些類比控制訊號產生單元接收該第二數位控制碼時所啟動的該些類比控制訊號產生單元的數量。
  7. 如請求項2所述的電路校正方法，其中調整該些類比控制訊號產生單元接收該第一數位控制碼時所啟動的該些類比控制訊號產生單元的數量的該步驟以及調整該些類比控制訊號產生單元接收該第二數位控制碼時所啟動的該些類比控制訊號產生單元的數量的該步驟，均是調整該第一數位控制碼時和該第二數位控制碼中一特定位元所啟動的類比控制訊號產生單元，該電路校正方法更包含：使該些類比控制訊號產生單元接收一第三數位控制碼時，亦相對應的調整該第三數位控制碼中該特定位元所啟動的類比控制訊號產生單元。
  8. 一種電路校正系統，用以校正一目標電路，包含：一數位控制碼產生電路，用以產生數位控制碼；一類比控制訊號產生電路上，包含複數個類比控制訊號產生單元，會依據不同的該數位控制碼相對應的啟動至少一部份該類比控制訊號產生單元來產生不同的類比控制訊號；一控制單元，用以執行下列步驟：(a)計算該些類比控制訊號中，那一個類比控制訊號的實際值與其理想值的差異大於或等於一臨界誤差值；(b)調整該步驟(a)所計算出的該類比控制訊號相對應的該數位控制碼或是鄰近一階的該數位控制碼所啟動的該類比控制訊號產生單元的數量；以及(c)依據該步驟(b)調整後的該類比控制訊號產生單元的該數量，來產生該類比控制訊號給該目標電路。
  9. 如請求項8所述的電路校正系統，其中該步驟(a)包含：(a1)使該些類比控制訊號產生單元接收一第一數位控制碼，以使該些類比控制訊號產生單元中一第一數量的該些類比控制訊號產生單元啟動以產生一第一類比控制訊號給該目標電路；以及(a2)使該些類比控制訊號產生單元接收一第二數位控制碼，以使該些類比控制訊號產生單元中一第二數量的該些類比控制訊號產生單元啟動以產生一第二類比控制訊號該目標電路；其中該步驟(b)包含：(b1)若該第一數量的該些類比控制訊號產生單元與該第二數量的該些類比控制訊號產生單元中，不同的該些類比控制訊號產生單元的最大可能訊號漂移量大於一第一臨界誤差值，則調整該些類比控制訊號產生單元接收該第一數位控制碼時所啟動的該些類比控制訊號產生單元的數量，或調整該些類比控制訊號產生單元接收該第二數位控制碼時所啟動的該些類比控制訊號產生單元的數量。
  10. 如請求項9所述的電路校正系統，其中該步驟(b1)更包含：根據該第一臨界誤差值與單一類比控制訊號產生單元的可能訊號漂移量計算出該些類比控制訊號產生單元的一第一臨界數量；以及若不同的該些類比控制訊號產生單元的數量大於該第一臨界數量，則調整該些類比控制訊號產生單元接收該第一數位控制碼時所啟動的該些類比控制訊號產生單元的數量，或調整該些類比控制訊號產生單元接收該第二數位控制碼時所啟動的該些類比控制訊號產生單元的數量。
  11. 如請求項9所述的電路校正系統，其中該步驟(b1)是調整該些類比控制訊 號產生單元接收該第二數位控制碼時所啟動的該些類比控制訊號產生單元的數量，該控制單元更執行下列步驟：使該些類比控制訊號產生單元接收一第三數位控制碼，以使該些類比控制訊號產生單元中一第三數量的該些類比控制訊號產生單元啟動以產生一第三類比控制訊號該目標電路；以及若該第二數量的該些類比控制訊號產生單元與該第三數量的該些類比控制訊號產生單元中，不同的該些類比控制訊號產生單元的最大可能訊號漂移量大於一第二臨界誤差值，則調整該些類比控制訊號產生單元接收該第三位控制訊號時所啟動的該些類比控制訊號產生單元的數量。
  12. 如請求項9所述的電路校正系統，其中該第一數量等同於該第一數位控制碼代表的二進位值，該第二數量等同於該第二數位控制碼代表的二進位值。
  13. 如請求項9所述的電路校正系統，其中該第二數位控制碼是最高有效位數位控制碼，且該步驟(b1)是調整該些類比控制訊號產生單元接收該第二數位控制碼時所啟動的該些類比控制訊號產生單元的數量。
  14. 如請求項9所述的電路校正系統，其中該控制單元在調整該些類比控制訊號產生單元接收該第一數位控制碼時所啟動的該些類比控制訊號產生單元的數量的該步驟以及調整該些類比控制訊號產生單元接收該第二數位控制碼時所啟動的該些類比控制訊號產生單元的數量的該步驟時，均是調整該第一數位控制碼時和該第二數位控制碼中一特定位元所啟動的類比控制訊號產生單元，該控制單元更使該些類比控制訊號產生單元接收一第三數位控制碼時，亦相對應的調整該第三數位控制碼中該特定位元所啟動的類比控制訊號產生單元。
TW103143923A 2014-12-16 2014-12-16 電路校正方法以及電路校正系統 TWI548212B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103143923A TWI548212B (zh) 2014-12-16 2014-12-16 電路校正方法以及電路校正系統
US14/753,036 US9425812B2 (en) 2014-12-16 2015-06-29 Circuit calibrating method and circuit calibrating system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103143923A TWI548212B (zh) 2014-12-16 2014-12-16 電路校正方法以及電路校正系統

Publications (2)

Publication Number Publication Date
TW201624921A TW201624921A (zh) 2016-07-01
TWI548212B true TWI548212B (zh) 2016-09-01

Family

ID=56112178

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103143923A TWI548212B (zh) 2014-12-16 2014-12-16 電路校正方法以及電路校正系統

Country Status (2)

Country Link
US (1) US9425812B2 (zh)
TW (1) TWI548212B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050182499A1 (en) * 2000-05-27 2005-08-18 Georgia Tech Research Corporation Adaptive control system having direct output feedback and related apparatuses and methods
TW200835151A (en) * 2007-02-15 2008-08-16 Univ Nat Chiao Tung Low-power dynamic sequential controlling multiplexer
CN101727231A (zh) * 2008-10-20 2010-06-09 乐金显示有限公司 触控传感器件以及用于校正其输出的方法
US7812746B2 (en) * 2005-12-14 2010-10-12 Broadcom Corporation Variable gain and multiplexing in a digital calibration for an analog-to-digital converter
TW201111807A (en) * 2009-09-30 2011-04-01 Mstar Semiconductor Inc IO circuit calibration method and related apparatus
CN101667167B (zh) * 2009-10-23 2011-05-11 威盛电子股份有限公司 通用串行总线装置以及其校正方法
TW201329697A (zh) * 2012-01-06 2013-07-16 Via Tech Inc 記憶體模組之錯誤檢查與校正系統以及方法
US20130232330A1 (en) * 2010-11-22 2013-09-05 Mark Maiolani Method for enabling calibration during start-up of a micro controller unit and integrated circuit therefor
US20130278303A1 (en) * 2012-04-20 2013-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Auto frequency calibration for a phase locked loop and method of use
US8581619B2 (en) * 2011-08-25 2013-11-12 Stmicroelectronics International N.V. Impedance calibration circuit and method
CN103684437A (zh) * 2013-02-04 2014-03-26 中国科学院电子学研究所 延时链控制码自适应的快速延时锁定环路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4962380A (en) * 1989-09-21 1990-10-09 Tektronix, Inc. Method and apparatus for calibrating an interleaved digitizer
US5955980A (en) * 1997-10-03 1999-09-21 Motorola, Inc. Circuit and method for calibrating a digital-to-analog converter
US8390486B2 (en) * 2011-05-31 2013-03-05 SK Hynix Inc. Automatic offset adjustment for digital calibration of column parallel single-slope ADCs for image sensors
FR2982101A1 (fr) * 2011-11-02 2013-05-03 St Microelectronics Grenoble 2 Etalonnage d'un adc entrelace
TWI605687B (zh) * 2013-03-08 2017-11-11 安娜卡敦設計公司 時間交錯類比至數位轉換器之缺陷的估計

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050182499A1 (en) * 2000-05-27 2005-08-18 Georgia Tech Research Corporation Adaptive control system having direct output feedback and related apparatuses and methods
US7812746B2 (en) * 2005-12-14 2010-10-12 Broadcom Corporation Variable gain and multiplexing in a digital calibration for an analog-to-digital converter
TW200835151A (en) * 2007-02-15 2008-08-16 Univ Nat Chiao Tung Low-power dynamic sequential controlling multiplexer
CN101727231A (zh) * 2008-10-20 2010-06-09 乐金显示有限公司 触控传感器件以及用于校正其输出的方法
TW201111807A (en) * 2009-09-30 2011-04-01 Mstar Semiconductor Inc IO circuit calibration method and related apparatus
CN101667167B (zh) * 2009-10-23 2011-05-11 威盛电子股份有限公司 通用串行总线装置以及其校正方法
US20130232330A1 (en) * 2010-11-22 2013-09-05 Mark Maiolani Method for enabling calibration during start-up of a micro controller unit and integrated circuit therefor
US8581619B2 (en) * 2011-08-25 2013-11-12 Stmicroelectronics International N.V. Impedance calibration circuit and method
TW201329697A (zh) * 2012-01-06 2013-07-16 Via Tech Inc 記憶體模組之錯誤檢查與校正系統以及方法
US20130278303A1 (en) * 2012-04-20 2013-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Auto frequency calibration for a phase locked loop and method of use
CN103684437A (zh) * 2013-02-04 2014-03-26 中国科学院电子学研究所 延时链控制码自适应的快速延时锁定环路

Also Published As

Publication number Publication date
US20160173116A1 (en) 2016-06-16
TW201624921A (zh) 2016-07-01
US9425812B2 (en) 2016-08-23

Similar Documents

Publication Publication Date Title
TWI613661B (zh) 用於補償快閃裝置之標稱電壓變化之系統及方法
US9397679B1 (en) Circuit and method for DAC mismatch error detection and correction in an ADC
US8223044B2 (en) INL correction circuitry and method for SAR ADC
US8754794B1 (en) Methods and apparatus for calibrating pipeline analog-to-digital converters
US20150171834A1 (en) Duty cycle adjustment with error resiliency
US20120098686A1 (en) Voltage converter
JP5995983B2 (ja) アナログデジタルコンバータにおけるデジタル誤り訂正
US9438260B1 (en) Semiconductor apparatus and calibration method for analog to digital converter
US20080079616A1 (en) Differential offset correction circuit
CN107302359B (zh) 高精度逐次逼近结构adc的变权重子dac校正方法
TWI556585B (zh) 類比至數位轉換裝置及相關的校正方法及校正模組
US10310049B2 (en) Semiconductor device and failure detection method
US9413374B2 (en) Method and apparatus for calibrating comparator offset of successive-approximation-register analog-to-digital converter
US7733261B2 (en) Hybrid analog to digital converter circuit and method
TWI632778B (zh) 數位類比轉換器及其執行方法
US20110298641A1 (en) Bubble Correction in a Flash Analog-To-Digital Converter
US20150097605A1 (en) Duty correction circuit and method
US10284216B1 (en) Calibration circuit and calibration method for successive approximation register analog-to-digital converter
TWI548212B (zh) 電路校正方法以及電路校正系統
TWI674763B (zh) 數位類比轉換器裝置與校正方法
US8258992B2 (en) Analog-to-digital converter
CN110138384B (zh) 连续逼近式模拟数字转换器的校正电路与校正方法
US10484001B1 (en) Multi-bit successive-approximation register analog-to-digital converter
TWI568192B (zh) 類比至數位轉換裝置及相關的校正方法與校正模組
CN109873684B (zh) 信号接收装置及其信号处理方法