TWI568192B - 類比至數位轉換裝置及相關的校正方法與校正模組 - Google Patents

類比至數位轉換裝置及相關的校正方法與校正模組 Download PDF

Info

Publication number
TWI568192B
TWI568192B TW104115165A TW104115165A TWI568192B TW I568192 B TWI568192 B TW I568192B TW 104115165 A TW104115165 A TW 104115165A TW 104115165 A TW104115165 A TW 104115165A TW I568192 B TWI568192 B TW I568192B
Authority
TW
Taiwan
Prior art keywords
digital
weights
analog
signal
digital signal
Prior art date
Application number
TW104115165A
Other languages
English (en)
Other versions
TW201640828A (zh
Inventor
戴宏彥
胡耀升
Original Assignee
矽創電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽創電子股份有限公司 filed Critical 矽創電子股份有限公司
Priority to TW104115165A priority Critical patent/TWI568192B/zh
Priority to CN201510317423.0A priority patent/CN106301366B/zh
Priority to US14/797,192 priority patent/US9264058B1/en
Publication of TW201640828A publication Critical patent/TW201640828A/zh
Application granted granted Critical
Publication of TWI568192B publication Critical patent/TWI568192B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Power Engineering (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Description

類比至數位轉換裝置及相關的校正方法與校正模組
本發明係指一種類比至數位轉換裝置及相關的校正方法與校正模組，尤指一種可透過調整輸出數位訊號的位元權重來消除非理想效應的類比至數位轉換裝置及相關的校正方法與校正模組。
連續逼近暫存器式類比至數位轉換器是一種將二進位搜索演算法（the binary search algorithm）應用於類比數位轉換的類比至數位轉換器。一般而言，連續逼近暫存器式類比至數位轉換器的轉換速率通常被外部提供的轉換時鐘（conversion clock）所控制。在轉換時鐘的每個週期，連續逼近暫存器式類比至數位轉換器必須採樣一類比輸入，以及從最高有效位元（the most significant bit，MSB）到最低有效位元（the least significant bit，LSB）逐位的產生一相對應的數位輸出。
當連續逼近暫存器式類比至數位轉換器中的電路元件因製程漂移而發生不匹配的狀況時，連續逼近暫存器式類比至數位轉換器的解析度會受到影響。通常來說，習知技術可通過提高電路元件面積來降低製程漂移所造成的影響。然而，提高電路元件面積會造成額外的功率消耗並增加連續逼近暫存器式類比至數位轉換器所需晶片面積。因此，如何在不影響電路效能及成本的情況下降低製程漂移所造成的影響便成為業界亟欲探討的議題。
為了解決上述的問題，本發明提供一種可透過調整輸出數位訊號的位元權重來消除非理想效應的類比至數位轉換裝置及相關的校正方法與校正模組。
本發明揭露一種類比至數位轉換裝置，包含有一轉換模組，用來根據複數個取樣訊號，取樣一輸入電壓，以產生一比較訊號；一控制模組，用來根據該比較訊號，調整該複數個取樣訊號，以產生對應於該輸入電壓的一第一數位訊號，其中該第一數位訊號對應於複數個權重；以及一校正模組，用來根據該第一數位訊號，調整該複數個取樣訊號，以使該控制模組根據該比較訊號取得一第二數位訊號，其中該第二數位訊號相異於該第一數位訊號且對應於該複數個權重；以及根據該第一數位訊號及該第二數位訊號，調整該複數個權重。
本發明另揭露一種校正方法，用於一類比至數位轉換裝置，其中該類比至數位轉換裝置根據複數個取樣訊號，取樣一輸入電壓來產生一比較訊號，並根據該比較訊號調整該複數個取樣訊號，以產生對應於該輸入電壓及複數個權重的一第一數位訊號，該校正方法包含有根據該第一數位訊號，調整該複數個取樣訊號，以產生一第二數位訊號，其中該第二數位訊號相異於該第一數位訊號且對應於該複數個權重；以及根據該第一數位訊號及該第二數位訊號，調整該複數個權重。
本發明另揭露一種校正模組，用於一類比至數位轉換裝置，其中該類比至數位轉換裝置根據複數個取樣訊號，取樣一輸入電壓來產生一比較訊號，並根據該比較訊號調整該複數個取樣訊號，以產生對應於該輸入電壓及複數個權重的一第一數位訊號，該校正模組包含有一處理單元；以及一儲存單元，用來儲存一程式碼，該程式碼指示該處理單元執行以下步驟：根據該第一數位訊號，調整該複數個取樣訊號，以產生一第二數位訊號，其中該第二數位訊號相異於該第一數位訊號且對應於該複數個權重；以及根據該第一數位訊號及該第二數位訊號，調整該複數個權重。
請參考第1圖，第1圖為本發明實施例一類比至數位轉換裝置10的示意圖。類比至數位轉換裝置10可為一連續逼近暫存器式類比至數位轉換器，用來將一輸入電壓VIN轉換為一數位輸出訊號DOUT。如第1圖所示，類比至數位轉換裝置10包含有一轉換模組100、一控制模組102以及一校正模組104。轉換模組100包含有一取樣與保持單元106、一比較單元108，用來根據一取樣訊號SAM、Pi～P1、Ni～N1，取樣輸入電壓VIN，以產生一比較訊號VOUT。控制模組102根據比較訊號VOUT，調整取樣訊號SAM及取樣訊號Pi～P1、Ni～N1，以取得數位輸出訊號DOUT的位元Di～D0，其中位元Di～D0分別對應於一權重集WSET中的權重Wi～W0，且位元Di～D1對應於取樣訊號Pi～P1、Ni～N1。校正模組104用來根據數位輸出訊號DOUT，調整權重集WSET，以消除製程漂移所產生的非理想效應。
詳細來說，當類比至數位轉換裝置10起始運作時，取樣與保持單元106根據取樣訊號SAM，取樣輸入電壓VIN來產生一電壓VP；取樣與保持單元106並根據取樣訊號Pi～P1、Ni～N1調整電壓VP。比較單元108根據電壓VP，產生比較訊號VOUT至控制模組102。根據比較訊號VOUT，控制模組102首先產生數位輸出訊號DOUT的最大有效位元Di，並根據位元Di調整取樣訊號Pi、Ni。接下來，控制模組102根據比較訊號VOUT，產生位於位元Di之後的位元Di-1，並根據位元Di-1調整取樣訊號Pi-1、Ni-1，以此類推。透過上述流程，控制模組102可依序產生數位輸出訊號DOUT的位元Di～D0，其中位元Di～D0分別對應於權重集WSET的權重Wi～W0。
在此實施例中，權重Wi～W0包含有至少一權重Wx，其中權重Wx的數值小於權重Wi～W0中位於權重Wx後方所有權重的總和（即）。在此狀況下，相同的輸入電壓VIN可以用相異的數位輸出訊號DOUT來表示。當校正模組104根據數位輸出訊號DOUT，判斷數位輸出訊號DOUT所對應的輸入電壓VIN可以用不同的方式表示時，校正模組104會將此時的數位輸出訊號DOUT存為數位輸出訊號Draw1。接下來，校正模組104利用控制訊號ADJ，調整控制模組102所產生的取樣訊號Pi～P1、Ni～N1，以使控制模組102產生相異的數位輸出訊號DOUT來表示輸入電壓VIN。於轉換程序完畢後，校正模組104將新的數位輸出訊號DOUT儲存為數位輸出訊號Draw2。通過比較數位輸出訊號Draw1及Draw2，校正模組104可調整權重集WSET，以消除類比至數位轉換裝置10中元件不匹配所造成的非理想效應。
需注意的是，雖然類比至數位轉換裝置10產生的數位輸出訊號DOUT具有i+1個位元，然而為了使相同的輸入電壓VIN可以用相異的數位輸出訊號DOUT來表示，權重Wi～W0中權重Wj會被設計為小於等於2j （即）。在此狀況下，相較於傳統具有二元分佈權重的類比至數位轉換器，類比至數位轉換裝置10需使用較多的位元數來表達相同的數值。舉例來說，具有i+1個位元輸出訊號的類比至數位轉換裝置10可能為i位元的類比至數位轉換器。
關於第1圖所示類比至數位轉換裝置10詳細運作方式，舉例說明如下。請參考第2圖，第2圖為第1圖所示類比至數位轉換裝置10一實現方式的示意圖。在第2圖中，類比至數位轉換裝置10為一10位元類比至數位轉換器，輸入電壓VIN為輸入端INP的電壓VINP與輸入端INN的電壓VINN間的電壓差（即），電壓VP為比較單元108輸入端CINP的電壓VPP與輸入端CINN的電壓VPN間的電壓差（即）。取樣與保持單元106包含有開關SW1、SW2及一電容陣列CA，電容陣列包含有電容C1P～C10P及C1N～C10N，其中電容C1P～C10P分別耦接於取樣訊號P1～P10與輸入端VPP之間，而電容C1N～C10N分別耦接於取樣訊號N1～N10與輸入端VPN之間。電容C1P、C1N對應於位元D1，且電容C1P、C1N的電容值正比於權重W1；電容C2P、C2N對應於位元D2，且電容C2P、C2N的電容值正比於權重W2，以此類推。在此實施例中，權重集WSET的權重W10～W0分別為[448, 256, 144, 80, 46, 24, 12, 8, 4, 2, 1]，因此電容C1P、C1N的電容值為Cu，電容C2P、C2N的電容值為2Cu，以此類推。
需注意的是，權重集WSET的權重W10小於權重W9～W0之總和。也就是說，在此實施例中，權重W10為前述的權重Wx，使得相同的輸入電壓VIN可以用相異的數位輸出訊號DOUT來表示。此外，此實施例中權重集WSET的權重W9～W4亦皆符合成為權重Wx的條件。
當第2圖所示類比至數位轉換裝置10起始運作時，控制模組102切換取樣訊號SAM，以斷開開關SW1、SW2。此時，電壓VP等於輸入電壓VIN，取樣訊號P10～P1、N10～N1皆為類比至數位轉換裝置10中一電源電壓VDD。接下來，比較單元108根據電壓VP，產生比較訊號VOUT。根據比較訊號VOUT，控制模組102產生數位輸出訊號DOUT的位元D10。當電壓VPP大於電壓VPN時，控制模組102調整位元D10為高邏輯準位（即〝1〞），並將取樣訊號P10調整為地端電壓及維持取樣訊號N10維持為電源電壓VDD；而當電壓VPP小於電壓VPN時，控制模組102調整位元D10為低邏輯準位（即〝0〞），並將取樣訊號P10維持在電源電壓VDD及將取樣訊號N10調整為地端電壓。於產生位元D10並據以調整取樣訊號P10、N10後，比較單元108依據調整後的電壓VP，產生位元D9並經由控制模組102調整取樣訊號P9、N9。透過重複實施產生位元D10、D9的流程，控制模組102可依序產生數位輸出訊號DOUT的位元D8～D0。
在此實施例中，電容C1P～C10P及C1N～C10N的電容值可能會因製程漂移而偏離原始設計值，因此權重集WSET的權重W10～W0需被合適調整，以消除製程漂移所造成的非理想效應。為了達到上述目的，校正模組104會偵測數位輸出訊號DOUT是否具有相異的表達方式。在一實施例中，當數位輸出訊號DOUT的位元D10～D0中一位元Dz相異於位於位元Dz之後的複數個位元時，校正模組104判斷數位輸出訊號DOUT具有相異的表達方式。當校正模組104判斷數位輸出訊號DOUT具有相異的表達方式時，校正模組104會將此時的數位輸出訊號DOUT儲存為數位輸出訊號Draw1，並透過控制訊號ADJ使控制模組102調整取樣訊號P10～P1、N10～N1為電源電壓VDD，以再次將電壓VP轉換為數位輸出訊號DOUT。在第2次轉換電壓VP的過程中，控制模組102會根據控制訊號ADJ，強制數位輸出訊號DOUT的位元Dz相異於數位輸出訊號Draw1的位元Dz。於第2次轉換程序完畢後，校正模組104將新的數位輸出訊號DOUT儲存為數位輸出訊號Draw2。根據數位輸出訊號Draw1與權重集WSET間的乘積PRO1（）與數位輸出訊號Draw2與權重集WSET間的乘積PRO2間的差距，校正模組104調整權重集WSET，以消除類比至數位轉換裝置10中製程漂移所造成的非理想效應。在此實施例中，類比至數位轉換裝置10不需使用額外的類比元件，來消除製程漂移所造成的非理想效應，類比至數位轉換裝置10的製造成本及設計複雜度可被有效降低。
請參考第3圖，第3圖為第2圖所示的類比至數位轉換裝置10運作時相關訊號的示意圖。在第3圖中，類比至數位轉換裝置10於第1次取樣所產生的數位輸出訊號DOUT的位元D10～D0為10001001010。由於位元D10相異於隨後的位元D9～D7，校正模組104判斷數位輸出訊號DOUT具有相異的表達方式，並將數位輸出訊號DOUT儲存為數位輸出訊號Draw1。接下來，校正模組104透過控制訊號ADJ，使控制模組102調整取樣訊號P10～P1、N10～N1為電源電壓VDD，以再次將電壓VP轉換為數位輸出訊號DOUT。在此次的轉換過程中，控制模組102會根據控制訊號ADJ，強制數位輸出訊號DOUT的位元D10為〝0〞，並取得01110010100作為數位輸出訊號Draw2。於取得數位輸出訊號Draw1、Draw2之後，校正模組104計算乘積PRO1為504及乘積PRO2為496，並將乘積PRO2與乘積PRO1的差距－8加至權重W10。經過第1次取樣後，權重集WSET改變為[440, 256, 144, 80, 46, 24, 12, 8, 4, 2, 1]。
類比至數位轉換裝置10於第2次取樣所產生的數位輸出訊號DOUT的位元D10～D0也為10001001010。類似於第1次取樣過程，校正模組104將10001001010儲存為數位輸出訊號Draw1，並透過控制訊號ADJ，取得01110010100作為數位輸出訊號Draw2。由於權重集WSET中W10已於第1次取樣過程中被修正，因此在第2次取樣時，乘積PRO1等於乘積PRO2，校正模組104不會調整權重集WSET。
在第3次取樣時，類比至數位轉換裝置10產生的數位輸出訊號DOUT的位元D10～D0為01000101000。由於位元D9相異於隨後的位元D8～D6，校正模組104判斷數位輸出訊號DOUT具有相異的表達方式，並將數位輸出訊號DOUT儲存為數位輸出訊號Draw1。接下來，校正模組104透過控制訊號ADJ，使控制模組102調整取樣訊號P10～P1、N10～N10為電源電壓VDD，以再次將電壓VP轉換為數位輸出訊號DOUT。在此次的轉換過程中，控制模組102會根據控制訊號ADJ，強制數位輸出訊號DOUT的位元D9為〝0〞，並取得00111011010作為數位輸出訊號Draw2。於取得數位輸出訊號Draw1、Draw2之後，校正模組104計算乘積PRO1為288及乘積PRO2為292，並將乘積PRO2與乘積PRO1間的差距4加至權重W9。需注意的是，在此實施例中，校正模組104會將乘積PRO2與乘積PRO1間的差距4一併加至權重W10。
類比至數位轉換裝置10於第4次取樣所產生的數位輸出訊號DOUT的位元D10～D0也為01000101000。類似於第3次取樣過程，由於位元D9相異於隨後的位元D8～D6，校正模組104判斷數位輸出訊號DOUT具有相異的表達方式。校正單元將01000101000儲存為數位輸出訊號Draw1，並透過控制訊號ADJ，取得00111011010作為數位輸出訊號Draw2。由於權重集WSET中W10、W9已於第3次取樣過程中被修正，因此在第4次取樣時，乘積PRO1與PRO2相等，校正模組104不調整權重集WSET。通過重複上述校正程序，校正模組104可逐步修正權重集WSET，以達到消除類比至數位轉換裝置10中非理想效應的目的。
請參考第4圖，第4圖為第2圖所示的類比至數位轉換裝置10運作時相關訊號的示意圖。第4圖所示第1、2次取樣過程可參照第3圖所示第1、2次取樣過程之相關敘述，為求簡潔在此不贅述。在第3次取樣時，類比至數位轉換裝置10產生的數位輸出訊號DOUT的位元D10～D0為01000101000。由於位元D9相異於隨後的位元D8～D6，校正模組104判斷數位輸出訊號DOUT具有相異的表達方式，並將數位輸出訊號DOUT儲存為數位輸出訊號Draw1。接下來，校正模組104透過控制訊號ADJ，使控制模組102調整取樣訊號P10～P1、N10～N10為電源電壓VDD，以再次將電壓VP轉換為數位輸出訊號DOUT。在此次的轉換過程中，控制模組102會根據控制訊號ADJ，強制數位輸出訊號DOUT的位元D9為〝0〞，並取得00111011010作為數位輸出訊號Draw2。於取得數位輸出訊號Draw1、Draw2之後，校正模組104計算數位輸出訊號Draw1與權重集WSET的乘積PRO1為288及計算數位輸出訊號Draw2與權重集WSET的乘積PRO2為292，並將乘積PRO2與乘積PRO1間的差距4加至權重W9。在此實施例中，於調整權重W9時，校正模組104不會一併調整權重W10。
類似於第3次取樣過程，類比至數位轉換裝置10於第4次取樣所產生的數位輸出訊號DOUT的位元D10～D0也為01000101000。校正單元將01000101000儲存為數位輸出訊號Draw1，並透過控制訊號ADJ，取得00111011010作為數位輸出訊號Draw2。由於權重集WSET中W9已於第3次取樣過程中被修正，因此在第4次取樣過程中乘積PRO1與乘積PRO2相等，校正模組104不調整權重集WSET。
在第5次取樣時，類比至數位轉換裝置10產生的數位輸出訊號DOUT的位元D10～D0為10001001010。由於位元D10相異於隨後的位元D9～D7，校正模組104判斷數位輸出訊號DOUT具有相異的表達方式，並將數位輸出訊號DOUT儲存為數位輸出訊號Draw1。接下來，校正模組104透過控制訊號ADJ，使控制模組102調整取樣訊號P10～P1、N10～N10為電源電壓VDD，以再次將電壓VP轉換為數位輸出訊號DOUT。在此次的轉換過程中，控制模組102會根據控制訊號ADJ，強制數位輸出訊號DOUT的位元D10為〝0〞，並取得01110010100作為數位輸出訊號Draw2。於取得數位輸出訊號Draw1、Draw2之後，校正模組104計算乘積PRO1為496且乘積PRO2為500，並將乘積PRO2與乘積PRO1間的差距－4加至權重W10。
類似於第5次取樣過程，類比至數位轉換裝置10於第6次取樣所產生的數位輸出訊號DOUT的位元D10～D0也為10001001010。校正單元將10001001010儲存為數位輸出訊號Draw1，並透過控制訊號ADJ，取得01110010100作為數位輸出訊號Draw2。由於權重集WSET中W10、W9已於第1、3、5次取樣過程中被修正，因此在第6次取樣時，乘積PRO1與乘積PRO2相等，校正模組104不調整權重集WSET。通過多次取樣及校正過程，校正模組104可逐步修正權重集WSET，以消除類比至數位轉換裝置10中的非理想效應。
請參考第5圖，第5圖為第2圖所示的類比至數位轉換裝置10運作時相關訊號的示意圖。在第1次取樣時，類比至數位轉換裝置10錯誤地判斷數位輸出訊號DOUT的位元D10，而取得01110000000作為數位輸出訊號DOUT的位元D10～D0。在此狀況下，由於位元D10相異於隨後的位元D9～D7，校正模組104判斷數位輸出訊號DOUT具有相異的表達方式，並將數位輸出訊號DOUT儲存為數位輸出訊號Draw1。接下來，校正模組104透過控制訊號ADJ，使控制模組102調整取樣訊號P10～P1、N10～N10為電源電壓VDD，以再次將電壓VP轉換為數位輸出訊號DOUT。在此次的轉換過程中，控制模組102會根據控制訊號ADJ，強制數位輸出訊號DOUT的位元D10為〝1〞，並取得10000110100作為數位輸出訊號Draw2。於取得數位輸出訊號Draw1、Draw2之後，校正模組104計算數位輸出訊號Draw1與權重集WSET的乘積PRO1為480及數位輸出訊號Draw2與權重集WSET的乘積PRO2為488。由於在取得數位輸出訊號Draw2時係將數位輸出訊號DOUT的位元D10強制設為〝1〞，因此在此實施例中校正模組104係將權重W10減去乘積PRO2與乘積PRO1間的差距8。經過第1次取樣後，權重集WSET改變為[440, 256, 144, 80, 46, 24, 12, 8, 4, 2, 1]。
類似於第1次取樣過程，類比至數位轉換裝置10於第2次取樣所產生的數位輸出訊號DOUT的位元D10～D0也為01110000000。校正單元將01110000000儲存為數位輸出訊號Draw1，並透過控制訊號ADJ，取得10000110100作為數位輸出訊號Draw2。由於權重集WSET中W10已於第1次取樣過程中被修正，因此在第2次取樣時，乘積PRO1與乘積PRO2相等，校正模組104不調整權重集WSET。
在第3次取樣時，類比至數位轉換裝置10錯誤地判斷數位輸出訊號DOUT的位元D9，而取得00111000000作為數位輸出訊號DOUT的位元D10～D0。由於位元D9相異於隨後的位元D8～D6，校正模組104判斷數位輸出訊號DOUT具有相異的表達方式，並將數位輸出訊號DOUT儲存為數位輸出訊號Draw1。接下來，校正模組104透過控制訊號ADJ，使控制模組102調整取樣訊號P10～P1、N10～N10為電源電壓VDD，以再次將電壓VP轉換為數位輸出訊號DOUT。在此次的轉換過程中，控制模組102會根據控制訊號ADJ，強制數位輸出訊號DOUT的位元D9為〝1〞，並取得01000001010作為數位輸出訊號Draw2。於取得數位輸出訊號Draw1、Draw2之後，校正模組104計算數位輸出訊號Draw1與權重集WSET的乘積PRO1為270及計算數位輸出訊號Draw2與權重集WSET的乘積PRO2為266。由於在取得數位輸出訊號Draw2時係將數位輸出訊號DOUT的位元D9強制設為〝1〞，因此在此實施例中校正模組104係將權重W9減去乘積PRO2與乘積PRO1間的差距－4。
類似於第3次取樣過程，類比至數位轉換裝置10於第4次取樣所產生的數位輸出訊號DOUT的位元D10～D0也為00111000000。由於位元D9相異於隨後的位元D8～D6，校正模組104判斷數位輸出訊號DOUT具有相異的表達方式。校正單元將00111000000儲存為數位輸出訊號Draw1，並透過控制訊號ADJ，取得01000001010作為數位輸出訊號Draw2。由於權重集WSET中W9已於第3次取樣過程中被修正，因此在第4次取樣時，乘積PRO2與乘積PRO1相等，校正模組104不調整權重集WSET。
在第5次取樣時，類比至數位轉換裝置10錯誤地判斷數位輸出訊號DOUT的位元D10，而取得01110000000作為數位輸出訊號DOUT的位元D10～D0。在此狀況下，由於位元D10相異於隨後的位元D9～D7，校正模組104判斷數位輸出訊號DOUT具有相異的表達方式，並將數位輸出訊號DOUT儲存為數位輸出訊號Draw1。接下來，校正模組104透過控制訊號ADJ，使控制模組102調整取樣訊號P10～P1、N10～N10為電源電壓VDD，以再次將電壓VP轉換為數位輸出訊號DOUT。在此次的轉換過程中，控制模組102會根據控制訊號ADJ，強制數位輸出訊號DOUT的位元D10為〝1〞，並取得10000110100作為數位輸出訊號Draw2。於取得數位輸出訊號Draw1、Draw2之後，校正模組104計算乘積PRO1為484及乘積PRO2為480，並將權重W10減去乘積PRO2與乘積PRO1間的差距－4。經過第5次取樣後，權重集WSET改變為[444, 260, 144, 80, 46, 24, 12, 8, 4, 2, 1]。
類似於第5次取樣過程，類比至數位轉換裝置10於第6次取樣所產生的數位輸出訊號DOUT的位元D10～D0也為01110000000。由於位元D10相異於隨後的位元D9～D7，校正模組104判斷數位輸出訊號DOUT具有相異的表達方式。校正單元將01110000000儲存為數位輸出訊號Draw1，並透過控制訊號ADJ，取得10000110100作為數位輸出訊號Draw2。由於權重集WSET中W10、W9已於第1、3、5次取樣過程中被修正，因此在第6次取樣時，乘積PRO1與乘積PRO2相等，校正模組104不調整權重集WSET。通過多次取樣及校正過程，校正模組104可逐步修正權重集WSET，以消除類比至數位轉換裝置10中的非理想效應。
由第5圖所示的實施例可知，即使類比至數位轉換裝置10於轉換數位輸出訊號DOUT時發生不正常運作，校正模組104仍可合適地修正權重集WSET。
根據不同應用及設計理念，本領域具通常知識者應可實施合適的更動及修改。在一實施例中，校正模組104可根據校正精準度的要求，調整校正模組於單次校正程序中修正權重集WSET的改變量。當修正權重集WSET的精準度要求提升時，校正模組104於單次校正程序中調整權重集WSET的改變量可小於數位輸出訊號Draw2與權重集WSET的乘積與數位輸出訊號Draw1與權重集WSET的乘積間的差距。舉例來說，校正模組104於單次校正程序中調整權重集WSET的改變量可為1、0.5、0.25、0.125等數值，且不限於此。在另一實施例中，校正模組104於單次校正程序中調整權重集WSET的改變量可根據校正模組104所實施校正程序的次數而逐漸降低，以於精準度與校正速度間取得平衡。
此外，類比至數位轉換裝置10可另包含有一儲存模組（未繪示於第1、2圖），用來儲存調整過後的權重集WSET。在此狀況下，類比至數位轉換裝置10與起始運作時可讀取儲存模組中所儲存的權重集WSET，作為產生數位輸出訊號DOUT的依據。儲存單元可為唯讀式記憶體（Read-Only Memory，ROM）、隨機存取記憶體（Random-Access Memory，RAM）、光碟唯讀記憶體（CD-ROM／DVD-ROM）、磁帶（magnetic tape）、硬碟（hard disk）及光學資料儲存裝置（optical data storage device）等，而不限於此。
上述實施例中校正模組104調整權重集WSET的流程可歸納為一校正方法60，如第6圖所示。校正方法60可用於一類比至數位轉換裝置中一校正模組，其中該類比至數位轉換裝置根據複數個取樣訊號，取樣一輸入電壓來產生一比較訊號，並根據該比較訊號調整該複數個取樣訊號，以產生對應於該輸入電壓及複數個權重的一第一數位訊號（如數位輸出訊號Draw1）。需注意的是，複數個權重包含有一第一權重，其中該第一權重的數值小於該複數個權重中位於該第一權重之後的權重的數值總和。也就是說，該類比至數位轉換裝置可利用相異的數位訊號表示相同的輸入電壓。校正方法60包含有以下步驟：
步驟600：   開始。
步驟602：   根據該第一數位訊號，調整該複數個取樣訊號，以產生一第二數位訊號，其中該第二數位訊號相異於該第一數位訊號且對應於該複數個權重。
步驟604：   根據該第一數位訊號及該第二數位訊號，調整該複數個權重。
步驟606：   結束。
根據校正方法60，校正模組首先根據第一數位訊號（如數位輸出訊號Draw1），調整複數個取樣訊號，以取得一第二數位訊號（如數位輸出訊號Draw2）。第二數位訊號相異於第一數位訊號且對應於複數個權重。舉例來說，當第一數位訊號中一第一位元相異於位於第一位元之後的複數個位元時，校正模組透過調整複數個取樣訊號所取得的第二數位訊號的第一位元相異於第一數位訊號的第一位元。
接下來，校正模組根據第一數位訊號及第二數位訊號，調整複數個權重。在一實施例中，校正模組根據第一數位訊號與複數個權重的一第一乘積與第二數位訊號與複數個權重的一第二乘積間的一差距，調整複數個權重中對應於第一位元的一第一權重。在另一實施例中，該校正模組根據第一數位訊號與複數個權重的一第一乘積與第二數位訊號與複數個權重的一第二乘積間的一差距，調整複數個權重中對應於第i位元的一第i權重及複數個權重中位於第i權重之前的權重。在又另一實施例中，該校正模組根據第一數位訊號與複數個權重的一第一乘積與第二數位訊號與該複數個權重的一第二乘積間的一差距，將複數個權重中對應於第一位元的一第一權重調整一改變量，其中該改變量可等於或小於第一乘積與第二乘積間的差距。校正方法60之詳細運作過程可參照前述，為求簡潔，在此不贅述。
此外，校正模組可將調整過後的複數個權重儲存於類比至數位轉換裝置中一儲存模組。類比至數位轉換裝置起始運作時，可讀取儲存模組的複數個權重作為產生第一數位訊號及第二數位訊號的依據。
根據不同應用及設計理念，校正模組106可以各式各樣的方式實現。舉例來說，請參考第7圖，第7圖為本發明實施例中一校正模組70的示意圖。校正模組70用於一類比至數位轉換裝置，其包含有一處理單元700以及一儲存單元710。處理單元700可為一微處理器或一特定應用積體電路（Application-Specific Integrated Circuit，ASIC）。儲存單元710可為任一資料儲存裝置，用來儲存一程式碼714，處理單元700可透過儲存單元710讀取及執行程式碼714。舉例來說，儲存單元710可為唯讀式記憶體、隨機存取記憶體、光碟唯讀記憶體、磁帶、硬碟及光學資料儲存裝置等，而不限於此。
在此實施例中，校正方法60可被編譯成程式碼714，以使校正模組70根據程式碼714，實施步驟600～606來調整對應於類比至數位轉換裝置之數位輸出訊號的複數個權重，從而消除類比至數位轉換裝置中的非理想效應。
綜上所述，上述實施例中校正模組可根據對應於相同輸入電壓的相異數位輸出訊號，調整類比至數位轉換裝置中對應於數位輸出訊號的複數個權重。如此一來，類比至數位轉換裝置不需使用額外的類比元件，即可消除製程漂移所造成的非理想效應。   以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10‧‧‧類比至數位轉換裝置
100‧‧‧轉換模組
102‧‧‧控制模組
104‧‧‧校正模組
106‧‧‧取樣與保持單元
108‧‧‧比較單元
60‧‧‧校正方法
600～606‧‧‧步驟
70‧‧‧校正模組
700‧‧‧處理單元
710‧‧‧儲存單元
714‧‧‧程式碼
ADJ‧‧‧控制訊號
C1P～C10P、C1N～C10N‧‧‧電容
CA‧‧‧電容陣列
Cu‧‧‧單位電容值
Di~D0、Dz‧‧‧位元
DOUT、Draw1、Draw2‧‧‧數位輸出訊號
Ni~N1、Pi~P1、SAM‧‧‧取樣訊號
PRO1、PRO2‧‧‧乘積
VIN‧‧‧輸入電壓
VP‧‧‧電壓
Wi~W0、Wx‧‧‧權重
WSET‧‧‧權重集
第1圖為本發明實施例一類比至數位轉換裝置的示意圖。 第2圖為第1圖所示類比至數位轉換裝置一實現方式的示意圖。 第3～5圖為第2圖所示的類比至數位轉換裝置運作時相關訊號的示意圖。 第6圖為本發明實施例一校正方法的流程圖。 第7圖為本發明實施例一校正模組的示意圖。
10‧‧‧類比至數位轉換裝置
100‧‧‧轉換模組
102‧‧‧控制模組
104‧‧‧校正模組
106‧‧‧取樣與保持單元
108‧‧‧比較單元

Claims (10)

  1. 一種類比至數位轉換裝置，包含有：一轉換模組，用來根據複數個取樣訊號，取樣一輸入電壓，以產生一比較訊號；一控制模組，用來根據該比較訊號，調整該複數個取樣訊號，以產生對應於該輸入電壓的一第一數位訊號，其中該第一數位訊號對應於複數個權重；以及一校正模組，用來根據該第一數位訊號，調整該複數個取樣訊號，以使該控制模組根據該比較訊號取得對應於該輸入電壓的一第二數位訊號，其中該第二數位訊號相異於該第一數位訊號且對應於該複數個權重；以及根據該第一數位訊號及該第二數位訊號，調整該複數個權重。
  2. 如請求項1所述的類比至數位轉換裝置，其中該複數個權重包含有一第一權重，其中該第一權重的數值小於該複數個權重中位於該第一權重之後的權重的數值總和。
  3. 如請求項1所述的類比至數位轉換裝置，其中當該第一數位訊號中一第一位元相異於該第一數位訊號中位於該第一位元隨後的複數個位元時，該校正模組調整該複數個取樣訊號，以使該第一數位訊號的該第一位元相異於該第二數位訊號的該第一位元。
  4. 如請求項3所述的類比至數位轉換裝置，其中該校正模組根據該第一數位訊號與該複數個權重的一第一乘積與該第二數位訊號與該複數個權重的一第二乘積間的一差距，調整該複數個權重中對應於該第一位元的一 第一權重。
  5. 如請求項4所述的類比至數位轉換裝置，其中該校正模組根據該第一乘積與該第二乘積的該差距，調整該複數個權重中該第一權重及位於該第一權重之前的權重。
  6. 如請求項4所述的類比至數位轉換裝置，其中該校正模組根據該第一乘積與該第二乘積的該差距，將該第一權重調整一改變量。
  7. 如請求項6所述的類比至數位轉換裝置，其中該改變量等於或小於該差距。
  8. 如請求項1所述的類比至數位轉換裝置，另包含有：一儲存單元，用來儲存調整後的該複數個權重。
  9. 一種校正方法，用於一類比至數位轉換裝置，其中該類比至數位轉換裝置根據複數個取樣訊號，取樣一輸入電壓來產生一比較訊號，並根據該比較訊號調整該複數個取樣訊號，以產生對應於該輸入電壓及複數個權重的一第一數位訊號，該校正方法包含有：根據該第一數位訊號，調整該複數個取樣訊號，以產生對應於該輸入電壓的一第二數位訊號，其中該第二數位訊號相異於該第一數位訊號且對應於該複數個權重；以及根據該第一數位訊號及該第二數位訊號，調整該複數個權重。
  10. 一種校正模組，用於一類比至數位轉換裝置，其中該類比至數位轉換裝置根據複數個取樣訊號，取樣一輸入電壓來產生一比較訊號，並根據該比較訊號調整該複數個取樣訊號，以產生對應於該輸入電壓及複數個權重的一第一數位訊號，該校正模組包含有：一處理單元；以及一儲存單元，用來儲存一程式碼，該程式碼指示該處理單元執行以下步驟：根據該第一數位訊號，調整該複數個取樣訊號，以產生對應於該輸入電壓的一第二數位訊號，其中該第二數位訊號相異於該第一數位訊號且對應於該複數個權重；以及根據該第一數位訊號及該第二數位訊號，調整該複數個權重。
TW104115165A 2015-05-13 2015-05-13 類比至數位轉換裝置及相關的校正方法與校正模組 TWI568192B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW104115165A TWI568192B (zh) 2015-05-13 2015-05-13 類比至數位轉換裝置及相關的校正方法與校正模組
CN201510317423.0A CN106301366B (zh) 2015-05-13 2015-06-11 模拟至数字转换装置及相关的校准方法与校准模块
US14/797,192 US9264058B1 (en) 2015-05-13 2015-07-13 Analog-to-digital converting device and related calibration method and calibration module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104115165A TWI568192B (zh) 2015-05-13 2015-05-13 類比至數位轉換裝置及相關的校正方法與校正模組

Publications (2)

Publication Number Publication Date
TW201640828A TW201640828A (zh) 2016-11-16
TWI568192B true TWI568192B (zh) 2017-01-21

Family

ID=55275532

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104115165A TWI568192B (zh) 2015-05-13 2015-05-13 類比至數位轉換裝置及相關的校正方法與校正模組

Country Status (3)

Country Link
US (1) US9264058B1 (zh)
CN (1) CN106301366B (zh)
TW (1) TWI568192B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI717958B (zh) * 2019-12-31 2021-02-01 財團法人工業技術研究院 具有校正功能之連續近似暫存器類比至數位轉換器及其校正方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10128862B2 (en) * 2016-01-21 2018-11-13 Mediatek Inc. Successive approximation register analog-to-digital converter applying calibration circuit, associated calibrating method, and associated electronic device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4989002A (en) * 1990-02-12 1991-01-29 Texas Instruments Incorporated Common-mode error self-calibration circuit and method of operation
US20040027652A1 (en) * 2002-07-31 2004-02-12 Turan Erdogan Optical filter and fluorescence spectroscopy system incorporating the same
US6707403B1 (en) * 2002-11-12 2004-03-16 Analog Devices, Inc. Analog to digital converter with a calibration circuit for compensating for coupling capacitor errors, and a method for calibrating the analog to digital converter
US20130044014A1 (en) * 2011-08-15 2013-02-21 Himax Technologies Limited Successive approximation analog to digital converter with capacitor mismatch calibration and method thereof
TW201322641A (zh) * 2011-11-23 2013-06-01 Ind Tech Res Inst 逐次逼近暫存器類比數位轉換器及其線性度校正的方法
US20140077979A1 (en) * 2011-05-10 2014-03-20 Panasonic Corporation Successive approximation ad converter

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7605741B2 (en) * 2005-12-08 2009-10-20 Analog Devices, Inc. Digitally corrected SAR converter including a correction DAC
CN101072032B (zh) * 2006-05-12 2010-05-12 中兴通讯股份有限公司 一种逐次逼近的模数转换电路
CN102025375B (zh) * 2010-12-07 2013-12-04 西安电子科技大学 模数转换器及其数字校准电路
US8981973B2 (en) * 2013-03-08 2015-03-17 Microchip Technology Incorporated Successive-approximation-register (SAR) analog-to-digital converter (ADC) attenuation capacitor calibration method and apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4989002A (en) * 1990-02-12 1991-01-29 Texas Instruments Incorporated Common-mode error self-calibration circuit and method of operation
US20040027652A1 (en) * 2002-07-31 2004-02-12 Turan Erdogan Optical filter and fluorescence spectroscopy system incorporating the same
US6707403B1 (en) * 2002-11-12 2004-03-16 Analog Devices, Inc. Analog to digital converter with a calibration circuit for compensating for coupling capacitor errors, and a method for calibrating the analog to digital converter
US20140077979A1 (en) * 2011-05-10 2014-03-20 Panasonic Corporation Successive approximation ad converter
US20130044014A1 (en) * 2011-08-15 2013-02-21 Himax Technologies Limited Successive approximation analog to digital converter with capacitor mismatch calibration and method thereof
TW201322641A (zh) * 2011-11-23 2013-06-01 Ind Tech Res Inst 逐次逼近暫存器類比數位轉換器及其線性度校正的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI717958B (zh) * 2019-12-31 2021-02-01 財團法人工業技術研究院 具有校正功能之連續近似暫存器類比至數位轉換器及其校正方法
US11424757B2 (en) 2019-12-31 2022-08-23 Industrial Technology Research Institute Successive approximation register analog-to-digital converter with calibration function and calibration method thereof

Also Published As

Publication number Publication date
US9264058B1 (en) 2016-02-16
CN106301366B (zh) 2019-10-18
CN106301366A (zh) 2017-01-04
TW201640828A (zh) 2016-11-16

Similar Documents

Publication Publication Date Title
TWI556585B (zh) 類比至數位轉換裝置及相關的校正方法及校正模組
US8223044B2 (en) INL correction circuitry and method for SAR ADC
US9397679B1 (en) Circuit and method for DAC mismatch error detection and correction in an ADC
KR20170069140A (ko) 플래시 지원 연속 근사 레지스터형 adc의 리던던시 장치 및 방법
CN107302359B (zh) 高精度逐次逼近结构adc的变权重子dac校正方法
US9071265B1 (en) Successive approximation analog-to-digital converter with linearity error correction
CN107359878B (zh) 一种基于最小量化误差的流水线adc的前端校准方法
EP3182593B1 (en) Circuit for stabilizing a dac reference voltage
US20150077280A1 (en) Pipelined successive approximation analog-to-digital converter
US9838027B2 (en) Analog to digital conversion circuit
US9438260B1 (en) Semiconductor apparatus and calibration method for analog to digital converter
JP4428349B2 (ja) デジタル／アナログ変換回路
JP2018074593A (ja) アナログデジタル変換器のための基準プリチャージ技術
TWI568192B (zh) 類比至數位轉換裝置及相關的校正方法與校正模組
JP6650788B2 (ja) 半導体装置
KR101783745B1 (ko) 저해상도 adc를 이용한 고해상도 adc 구현 기법 및 장치
JP2005318582A (ja) パイプラインａｄｃ較正方法およびその装置
US10623011B2 (en) Successive approximation analog-to-digital converter and calibration method thereof
JP2008182333A (ja) 自己補正型アナログデジタル変換器
CN116505946B (zh) Sar adc的模拟域校准方法、装置及sar adc
Huang et al. Calibrating capacitor mismatch and comparator offset for 1-bit/stage pipelined ADCs
JP3865108B2 (ja) エラー校正方法及びこれを用いたａ／ｄ変換回路
Huang et al. Co-calibration of capacitor mismatch and comparator offset for 1-bit/stage pipelined ADC
WO2010140559A1 (ja) 逐次比較型ａｄ変換回路
JP2014175759A (ja) パイプライン型ａｄｃ