CN101072032B - 一种逐次逼近的模数转换电路 - Google Patents

Abstract

本发明公开了一种逐次逼近的模数转换电路，所述比较器模块为一窗口比较器，该窗口比较器包括一第一比较器和第二比较器，以及一对开关；所述第一比较器对输出的信号和一参考信号比较一次，第一比较器的负端和第二比较器的正端接到电容和开关阵列的开关信号；所述第一比较器的正端接所述参考信号，第二比较器的负端接地信号；所述第一和第二比较器对输出的信号和地各比较一次，两个比较的结果相与得到结果信号，所述结果信号中为高的信号是电荷定标的失配误差引起的结果，通过把它反馈给校正电阻开关串和逐次逼近的寄存器和开关控制逻辑模块，使窗口比较器的输出校正为零。本发明模数转换电路消除了失配误差，结构更精巧，并且功耗更低。

Description

一种逐次逼近的模数转换电路

技术领域

本发明涉及一种逐次逼近(SAR)的模数转换电路(ADC)，尤其涉及的是一种有误差校正的电荷定标(charge-scaling)电压定标(voltage-scaling)的逐次逼近型模数转换的微电子电路。

背景技术

逐次逼近A/D转换器由于其合理快速的转换时间以及中等的电路复杂度，已经成为A/D转换的一种最常用的方法。

逐次逼近的A/D转换器又分成主要常用的先电压定标后电荷定标和先电荷定标后电压定标两种形式，这里电压定标是以电阻开关串的分布为结构的模块，电荷定标是以开关电容阵列为结构的模块，之所以不使用单一的电阻开关模块或开关电容模块是为了避免过大的比值，过大的比值会带来更大的误差。

对于一个M位电荷定标，K位电压定标的N位逐次逼近的转换器(N＝M+K)，其积分非线性和微分非线性两项指标，有如下关系式：

$\mathrm{INL}=\mathrm{INL}\left(R\right)+\mathrm{INL}\left(C\right)=(2^{M-1}\frac{\mathrm{\ΔR}}{R}+2^{N-1}\frac{\mathrm{\ΔC}}{C})\mathrm{LSB}$

$\mathrm{DNL}=\mathrm{DNL}\left(R\right)+\mathrm{DNL}\left(C\right)=(\frac{\mathrm{\ΔR}}{R}+(2^{N-1}-1)\frac{\mathrm{\ΔC}}{C})\mathrm{LSB}$

这里带有Δ的量是变化量，R，C分别指电阻和电容，LSB(Least SignificantBit)是最低有效位。以N＝12，M＝5，K＝7为例，电容的相对变化量

为0.02％，电阻的变化量

为9％。可以看出电阻误差是容易满足，而电容的误差很难满足。即使换成M＝7，K＝5，电阻的变化量可以降低一点，电容的变化量可以提升一点，但是无法实现提高更大的分辨率。

以先电荷定标后电压定标为主，如果一个转换器的芯片内元件的最好匹配准确度大约是0.1％，那么它会被限制为有10位准确度的技术要求，而没有某种校准的逐次逼近的转换器一般能做到8～12位的分辨率。

由于工艺的复杂性，包含MSB(Most Significant Bit)的M个高位电容器的失调误差都会引起一个偏移和一个增益误差，进而引起积分非线性，甚至出现不能实现单调转换的问题，使得对于高分辨率的A/D困难，如何消除失调误差成为更大的问题。

采用误差校正技术，用于获得16位至18位线性转换器是可能的。美国专利US20040246163提到一种解决办法，如图1所示，其中VIN+和VIN-是双极性的模拟输入，Vin_gnd+和Vin_gnd-是双极性的虚地，302和330模块都是电容阵列，320和350模块都是SAR控制逻辑模块，整体上是采用两套逐次逼近的转换后相加的结构来实现双极性的转换。它能较好地消除共模噪声，但对每套内的元件的失配校正能力有限，且结构大了整整一倍，开销和功耗都提高了一倍。

E.Allen的《CMOS Analog Circuit Design》第680页介绍了一种采用有误差校正的电荷定标电压定标再分配的结构，该结构如图2所示，包括有按二进制权重分配的电容C0、C1、C2...Cm-1、Cm和开关阵列201(所谓二进制权重分配的电容阵列指C0＝2^mC，C1＝2^m-1C，...，Cm-1＝2¹C，Cm＝2⁰C，C是图2中的电容C的大小)，比较器模块202，电容C和校正模块203(其中引入另一套电压定标的子电路，并且增加数据寄存器，累加器和控制逻辑等构成的反馈链路)，以及逐次逼近的寄存器和开关控制逻辑和K位电阻定标串204。

比起无校正的电路，增加了203模块，通过不断地往数据寄存器中存储失配信息和累加器的累加校正电阻开关串的模拟电压。但现有技术的电路复杂，对电压定标的子电路没有校正作用，且大量数字电路使功耗相应增大。因此，现有技术存在缺陷，有待于改进和发展。

发明内容

本发明的目的在于提供一种逐次逼近的模数转换电路，通过对电路的改动，消除失配误差，提高结构精巧度，并能对子电路进行校正。

本发明的技术方案包括：

一种逐次逼近的模数转换电路，其包括一电容和开关阵列，比较器模块，电容和校正模块，以及逐次逼近的寄存器和开关控制逻辑和K位电阻定标串，其中，所述比较器模块为一窗口比较器，该窗口比较器包括一第一比较器和第二比较器，以及一对开关；

所述电容和校正模块包括电容C和电阻开关串，所述电容C接收所述电容和开关阵列输出的信号，所述电阻开关串接收所述电容C输出的电压以及所述窗口比较器输出的失配电压，产生参考信号，驱动所述第一比较器的正端；

所述第一比较器的负端和第二比较器的正端接到电容和开关阵列的开关信号；

所述第一比较器的正端接所述参考信号，第二比较器的负端接地信号；

所述第一比较器对所述电容和开关阵列输出的信号和所述参考信号比较一次，所述第二比较器对所述电容和开关阵列输出的信号和地比较一次，两个比较的结果相与得到结果信号，所述结果信号中为高的信号是电荷定标的失配误差引起的结果，通过把它反馈给校正电阻开关串和逐次逼近的寄存器和开关控制逻辑模块，使窗口比较器的输出校正为零。

所述的电路，其中，所述电容和校正模块的电阻开关串从基准电压分出，利用失配电荷往电容上转移的特点，把失配电压转换成所述参考信号。

所述的电路，其中，在没有失配时，所述参考信号等于0，输出的结果信号没有高的成分。

所述的电路，其中，在出现失配时，所述参考信号根据失配电压的上下浮动，所述结果信号中有高的成分，该结果信号反馈给校正电阻开关串和逐次逼近的寄存器和开关控制逻辑，改变相应位的开关逻辑，重新使窗口比较器的输出为零。

所述的电路，其中，所述电容和开关阵列按二进制权重分配。

本发明所提供的一种逐次逼近的模数转换电路，与现有技术的校正电路相比，把202模块的比较器改造成为窗口比较器，把203模块精减成仅有校正电阻串，并把比较器的反馈路径进行改动，这样就消除了失配误差，结构更精巧，对电压定标的子电路也有校正作用，并且由于减少了几个数字模块，功耗更低。

附图说明

图1是现有技术的美国专利200380107809的电路框图；

图2是现有技术的一种校正电路原理图；

图3是本发明提出的自动校准的SARADC电路的原理框图；

图4是本发明电路校正和转换从MSB位开始的M位的程序示意图。

具体实施方式

下面结合附图，将对本发明方法作进一步的详细说明。

本发明的逐次逼近的模数转换电路，如图3所示，在现有技术的图2电路基础上，首先把202模块改造成窗口比较器302，窗口比较器包括第一比较器COMP1和第二比较器COMP2以及一对开关sp1、sp2，第一比较器COMP1对输出的信号和参考信号Vup比较一次，第一比较器COMP1的负端和第二比较器COMP2的正端接到301模块(即现有技术的开关阵列201)的开关信号Vsw信号，第一比较器COMP1的正端接Vup信号，第二比较器COMP2的负端接地信号，第二比较器COMP2对输出的信号和地各比较一次，两个比较的结果相与的结果是结果信号Ven，Ven中为高的信号是电荷定标的失配误差引起的结果，也就是V_sw≠0引起的输出，通过把它反馈给校正电阻开关串和逐次逼近的寄存器和开关控制逻辑，使当前的位b_i校正成b_i，使窗口比较器的输出校正为零，这时的开关对应的数字编码b₀b₁b₂...b′_i...b′_m-1b′_m...b′_m+k就是校正的M+K位并行输出。两个开关Sp1，sp2在开始转换前接通，然后断开，目的实现初始状态无电荷存量，引起初始失配。

其次，把现有技术的校正模块203精简成仅有电阻开关串的模块303，这个电阻串从基准电压Vref分出，并产生Vup信号，驱动第一比较器COMP1的正端，利用失配电荷往电容C上转移的特点，把失配电压转换成Vup电压。如果没有失配，Vup等于0，add1的输出Ven就没有高的成分，转换的结果和普通的逐次逼近的转换器结果一样，如果出现失配，Vup就会根据失配电压的上下浮动，Ven就有高的成分，Ven反馈给校正电阻开关串和逐次逼近的寄存器和开关控制逻辑，改变相应位的开关逻辑。

这样，从原来的b₀b₁b₂...b_m-1b_m...b_m+k到b₀b₁b₂...b_m-1b′_m...b′_m+k，重新使窗口比较器的输出为零，由此消除了失配电压引起的误差。

以下进行更为具体的说明：

本发明电路通过对现有技术的202和203模块进行改动，把202模块的比较器改造成为窗口比较器，把203模块精减成仅有校正电阻串，并把比较器的反馈路径进行改动。这样就消除了失配误差，结构更精巧，对电压定标的子电路也有校正作用，并且由于减少了几个数字模块，功耗更低。

本发明的电路中，是在图2的校正方法的基础上的改动，保留原201，204模块，为图3所示的301、304模块，修改302模块，增加窗口比较器，窗口比较器中的第一比较器COMP1对输出的信号和Vup参考电压比较一次，第二比较器COMP2对输出的信号和地比较一次，这两个结果通过add1进行逻辑与操作，得到Vup不等于0引起的输出Ven信号。

其次，把303模块的电阻开关串保留，去掉数据寄存器，累加器和控制逻辑，这个电阻开关串从基准电压Vref分出，连接电容C，并有302模块的add1的反馈Ven控制，产生Vup信号.Sp1，sp2在开始转换前接通，然后断开，目的实现初始状态无电荷存量，引起初始失配.

具体的转换过程如下：在转换MSB位期间，转换流程如图4，首先开关s1、s2...sm-1均拨向sa，而开关sa拨到模拟Vin，即接通模拟输入Vin，Vin就把信号存储在整个转换器的电容上，Vsw信号就等于-Vin，接着开关sa拨到模拟Vref。

然后从s0(这时，i＝0)位开始，先拨向Vref，其余开关s1、s2、...sm-1拨向地，第一比较器COMP1对Vref-Vin和Vup比较一次，第二比较器COMP2对Vref-Vin和0(地)比较一次，这两个结果相与就是add1的结果，如果出现失调，Vup不为零，add1的输出Ven就不为0，就通过校准电阻开关串对Vup进行必要的调整，调整后Vup＝0，add1的输出为0，第二比较器COMP2的输出就经过三态门输出为最高位的数字输出b0，如果b0为高，s0位保持拨向Vref，如果为低，s0拨向地；转而处理次高位b1位(这时，i＝1)，s1位开关也拨向Vref，除s0、s1外的其余开关s2s3...sm-1拨向地，再通过窗口比较器的输出相与add1，如果不为0，就通过校准电阻串和电容进行必要的调整，调整后，add1的输出为0，COMP2的输出就是次最高位的数字输出b1，如果b1为高，s2位保持拨向Vref，如果为低，s2拨向地。

转向处理更低位，即i加1，si的开关先拨向Vref，低位开关拨向地，判断add1的输出是否为零，转换和校正过程一样，得到第i位的转换结果bi，如果为高，si开关保持拨向Vref，否则拨向地，转向处理i+1位，即i＝i+1...随着i的增加，依次输出M位msb数据b0b1b2...bm-1。当i＝m时，高位的转换就结束，进入低位的转换。对K位低位的转换也有类似的程序，只不过都是通过Cm电容向电容C来转移失配电压。所有的转换从模拟输入Vin接通到M+K位的输出产生为至。

Vsw和失配误差的关系是由于Vin和电容阵列以及电阻定标串连接，没有和电容C相连，电容C是301和302模块失配电荷转移的通道，通过校正电阻串把失配电压转换成Vup电压。以最高位s1为准，假设

C_{res_total}＝C₁+C₂+C₃+...+C_M+C

则转换最高位时的失配电压：

$V_{\mathrm{sw}}=\left(\frac{C_{\mathrm{res}\_\mathrm{total}}-C_1}{C_1+C_{\mathrm{res}\_\mathrm{total}}}\right)\mathrm{Vref},$

由于校准电阻串的作用，V_sw＝λV_up，其中λ只是与校准的电阻开关串有关，与Vsw，Vup无关。

如果没有失配，C_{res_total}等于C1，Vsw＝0，Vup就为地，窗口比较器的输出就没有高的输出，转换的结果和普通的逐次逼近的转换器结果一样，如果出现失配，Vup就会根据失配电压Vsw的上下浮动，第一比较器COMP1比较出小于Vup的电压为高1，第二比较器COMP2比较出大于0的电压为1，用与门and1对第一比较器COMP1和第二比较器COMP2的结果相与得Ven，则Ven在【0，Vup】的范围就有高电平的输出，这个输出反馈到校准电阻开关串和逐次逼近的寄存器和开关控制逻辑上，改变最高位的开关为b₁’，调整到使窗口比较器的输出没有高电平。

利用同样得道理，依次校正每一个电容器的失配误差，调整M个高位的开关。同样，可调整K位低位的开关。这样，没有校正的输出表达式为：

$V_{\mathrm{out}}=(\frac{b_0}{2^1}+\frac{b_1}{2^2}+\frac{b_2}{2^3}+...+\frac{\mathrm{bi}}{2^{i+1}}+...+\frac{\mathrm{bm}-1}{2^m}+\frac{b_m}{2^{m+1}}+\frac{b_{m+1}}{2^{m+2}}+...+\frac{b_{m+k-2}}{2^{m+k-1}}+\frac{b_{m+k-1}}{2^{m+k}})V_{\mathrm{ref}}$

有校正的输出表达式为：

$V_{\mathrm{out}}=(\frac{b_0}{2^1}+\frac{b1}{2^2}+\frac{b2}{2^3}+...+\frac{b_i^{\′}}{2^{i+1}}+...+\frac{b_{m-1}^{\′}}{2^m}+\frac{b_m^{\′}}{2^{m+1}}+\frac{{b^{\′}}_{m+1}}{2^{m+2}}+...+\frac{{b^{\′}}_{m+k-2}}{2^{m+k-1}}+\frac{{b^{\′}}_{m+k-1}}{2^{m+k}})V_{\mathrm{ref}}$

图3的结构采用的窗口比较器两次比较能检测失配误差，并有较小的共模噪声；取消了图2的数据寄存器，累加器和控制逻辑等数字电路，并且由于窗口比较器的结果对逐次逼近的寄存器和开关控制逻辑进行反馈控制，可以对K位低位电压定标的子电路进行校准，电路更精巧。增加这种校正功能的结构，可以做到16至18位的分辨率。

应当理解的是，上述针对本发明具体实施例的描述较为详细，但不能因此而理解为对本发明专利保护范围的限制，本发明的专利保护范围应以所附权利要求为准。

Claims (5)

1.一种逐次逼近的模数转换电路，其包括一电容和开关阵列，比较器模块，电容和校正模块，以及逐次逼近的寄存器和开关控制逻辑和K位电阻定标串，其特征在于，所述比较器模块为一窗口比较器，该窗口比较器包括一第一比较器和第二比较器，以及一对开关；

所述电容和校正模块包括电容C和电阻开关串，所述电容C接收所述电容和开关阵列输出的信号，所述电阻开关串接收所述电容C输出的电压以及所述窗口比较器输出的失配电压，产生参考信号，驱动所述第一比较器的正端；

所述第一比较器的负端和第二比较器的正端接到电容和开关阵列的开关信号；

所述第一比较器的正端接所述参考信号，第二比较器的负端接地信号；

所述第一比较器对所述电容和开关阵列输出的信号和所述参考信号比较一次，所述第二比较器对所述电容和开关阵列输出的信号和地比较一次，两个比较的结果相与得到结果信号，所述结果信号中为高的信号是电荷定标的失配误差引起的结果，通过把它反馈给校正电阻开关串和逐次逼近的寄存器和开关控制逻辑模块，使窗口比较器的输出校正为零。

2.根据权利要求1所述的电路，其特征在于，所述电容和校正模块的电阻开关串从基准电压分出，利用失配电荷往电容上转移的特点，把失配电压转换成所述参考信号。

3.根据权利要求2所述的电路，其特征在于，在没有失配时，所述参考信号等于0，输出的结果信号没有高的成分。

4.根据权利要求2所述的电路，其特征在于，在出现失配时，所述参考信号根据失配电压的上下浮动，所述结果信号中有高的成分，该结果信号反馈给校正电阻开关串和逐次逼近的寄存器和开关控制逻辑，改变相应位的开关逻辑，重新使窗口比较器的输出为零。

5.根据权利要求1所述的电路，其特征在于，所述电容和开关阵列按二进制权重分配。

Images