CN1835405B - 减小谐波误差能量的装置与方法及数模转换器 - Google Patents
减小谐波误差能量的装置与方法及数模转换器 Download PDFInfo
- Publication number
- CN1835405B CN1835405B CN2005100553208A CN200510055320A CN1835405B CN 1835405 B CN1835405 B CN 1835405B CN 2005100553208 A CN2005100553208 A CN 2005100553208A CN 200510055320 A CN200510055320 A CN 200510055320A CN 1835405 B CN1835405 B CN 1835405B
- Authority
- CN
- China
- Prior art keywords
- current
- signal
- unitary
- digital
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
一种减小谐波误差能量的装置与方法及数模转换器(digital-to-analog converter;DAC),适用于一个电流式自校准型DAC。首先,参考电流逐一校正单位电流,使单位电流源的每个单位电流的误差变化呈现相同的特性;其次,一个移位器会根据校正后的电流误差分布,对输入的数字信号进行移位,使得从任意时刻看上去数字信号选取的单位电流的误差分布呈现单调递减性,而不再与自校准电流周期相关;最后,一个分步补偿译码器再对误差分布具有单调递减性的电流源进行补偿译码,使得原先与自校准电流周期相关的谐波能量大幅降低,提高信号对噪声的比值。
Description
技术领域
本发明是有关于减小谐波误差能量的装置与方法,且特别是有关于一种应用于自校准型数模转换器中减小谐波误差能量的装置与方法。
背景技术
电流式(current-mode)数字至模拟转换器通常使用在较高速的应用中,基本的想法是直接切换电流至输出或接地,只要将输出电流利用一电阻及一放大器即可将输出电流转换成电压,而切换这些开关则可以使用数字信号来切换,但是切换开关会产生短时脉冲(glitch)现象及谐波,为了降低短时脉冲(glitch)有下列几种方式:第一种方式为限制频宽(在输出端接至运算法大器的跨接电阻上增加电容),另一种方式则是在输出信号上使用取样与保持(sample and hold)的技术,或是在输出信号上使用二进制代码及温度译码,但最通俗的方法是使用温度译码(thermometer code)的方式。
清楚的,我们知道一个温度译码并不是最小的表示方式,如二进制代码N输入可表示2N个输出,但温度译码仍然比二进制代码多出下面几项优点,例如:较低的DNL误差、保证单调性且减小短时脉冲(glitch)误差。
使用电流开关动态校准技术方法可以去实现稳合度良好的电流源(可以高到16bit精度)用来使用音频DAC,通常在IC设计中因为晶体管的不匹配与电荷注入(charge injection)使得电流源不匹配,为了完成这高精度的匹配,每一电流源都用一参考电流源周期性地校正,透过一个移位缓存器。举个例子:一校正被完成在Id1,则下一个参考电流源校正Id2,去与Id1的值相同,且依续校正下个电流值。
然而,自校准型(self-calibration)技术周期需要校准每一个单位电流源,使他们校准时都等于相同的初始值,不被校准时线性的减小,减小到和初始值相差LSB/2时再被校准,这样的过程周而复始。但是发现输出结果还是有很大的谐波,而这个谐波与校准的周期有关。研究其原因是因为使用简单的温度译码选取单位电流源。
发明内容
本发明的目的就是在提供一种减小谐波误差能量的装置,适用于一个电流式自校准型数模转换器,使用了一个分步补偿译码器及一个移位器,改变了原来电流源的开关选取顺序,且不增加太多硬件就可减少谐波能量,提高信号对噪声的比值。
本发明的另一目的就是在提供一种减小谐波误差能量的方法,改变原来简单的温度译码的选取方法,而采用分步补偿的开关选取顺序,可降低积分非线性误差(INL),提高信号对噪声加失真的比值(SNDR)。
本发明的再一目的就是在提供一种数模转换器,可应用于例如:电流式自校准型数模转换器。
本发明提供一种减小谐波误差能量的装置,可适用于电流式自校准型数模转换器,此装置包括有:移位缓存器、分步补偿译码器、移位器、单位电流阵列、校正开关网络、以及电流开关器。其中,移位缓存器用以提供移位时间信号。而分步补偿译码器用以接收数字信号,并对此数字信号作补偿译码而输出补偿译码信号。另外,移位器耦接至分步补偿译码器及移位缓存器,其根据上述移位时间信号对上述补偿译码信号进行移位,并输出移位后的补偿译码信号。单位电流阵列包括有多个单位电流源,每一单位电流源用以提供单位电流。校正开关网络耦接至移位缓存器及单位电流阵列,其根据上述移位时间信号以及参考电流,来对每一单位电流源所提供的单位电流逐一校正,产生一误差分布权重, 并输出校正后的这些单位电流,分步补偿译码器的补偿译码信号根据所述误差分布权重进行调配。电流开关器耦接至移位器及校正开关网络,此电流开关器包括多个开关,每一开关接收校正后的这些单位电流之任一,用以根据移位后的补偿译码信号,来断开或导通校正后的这些单位电流,以输出加总后的所有导通校正后的这些单位电流,而得到模拟电流信号。
依照本发明的较佳实施例所述,上述的减小谐波误差能量的装置,更包括参考电流源,用以提供参考电流。
依照本发明的较佳实施例所述,上述的减小谐波误差能量的装置,其中移位器与校正开关网络依据移位时间信号而同步动作,使得每校正这些单位电流源之任一,则该移位器移位一位。
依照本发明的较佳实施例所述,上述的减小谐波误差能量的装置,其中单位电流阵列与参考电流源相差最低有效位(LSB)/2之前会被校准,使得任意两个电流源之间的误差不会超过LSB/2。
本发明提供一种减小谐波误差能量的方法,适用于电流式自校准型数模转换器,包括下列步骤:首先提供参考电流及多个单位电流,其次接收数字信号,并对数字信号作补偿译码而输出补偿译码信号,之后对补偿译码信号进行移位,并输出经移位后的补偿译码信号。另外,本发明根据参考电流,来逐一校正每一个单位电流,产生一误差分布权重,并输出校正后的这些单位电流,补偿译码信号根据所述误差分布权重进行调配,其中逐一校正的动作用于对补偿译码信号进行移位的动作同步,本发明根据移位后的补偿译码信号,来断开或导通校正后的这些单位电流,以输出加总后的所有导通的校正后的这些单位电流,而得到模拟电流信号。
依照本发明的较佳实施例所述,上述的减小谐波误差能量的方法,其中单位电流与参考电流相差LSB/2之前会被校准,使得任意两个电流之间的误差不会超过LSB/2。
本发明也提供一种数模转换器,此数模转换器为电流式自校准型,其可接收数字信号转换而得模拟电流信号,此数字信号包括有低位数字信号及高位数字信号,则此数模转换器包括:延迟电路、最低有效位转换电路、以及最高有效位转换电路。其中,延迟电路用以接收低位数字信号再延迟后输出。而最低有效位转换电路耦接至延迟电路,其接收延迟后的低位数字信号,转换而得低位模拟电流信号。本发明的最高有效位转换电路可减小谐波误差能量,其接收高位数字信号,转换而得高位模拟电流信号,且其是采用上述的本发明所提供的减小谐波误差能量的装置。本发明的数模转换器加总高位模拟电流信号与低位模拟电流信号而输出模拟电流信号。
依照本发明的较佳实施例所述,上述的数模转换器,其中最低有效位转换电路,包括:低位电流开关器,耦接至延迟电路,电流开关器包括多个开关,根据延迟后的低位数字信号,来断开或导通低位单位电流,以输出加总后的所有导通校正后的这些低位单位电流,而得低位模拟电流信号。
依照本发明的较佳实施例所述,上述的数模转换器,其中二进制电流除法器,耦接至电流开关器,此二进制电流除法器包括多个低位单位电流,多个低位单位电流以二进制权重方式分配低位输入电流,而输出多个低位单位电流至低位电流开关器。
依照本发明的较佳实施例所述,上述的数模转换器,其中二进制电流除法器,耦接至校正开关网络,引入校正开关网络校正后的单位电流,使得低位输入电流为单位电流。
本发明因采用减小谐波误差能量的装置与方法及数模转换器,因此使得自校准型DAC的输出结果与自校准周期相关的谐波 能量大幅降低,究其原因是考虑了校正后的单位电流误差分布,因参考电流逐一校正单位电流,使单位电流源的单位电流的误差分布呈现单调递减性;其次,在最高有效位转换电路中加入了一个分步补偿译码器及一个移位器,会根据校正后的电流误差分布对输入的数字信号进行补偿译码及移位,其中移位的时间需要与校正开关网络校正单位电流的时间作同步,这样可降低INL及与自校准周期相关的谐波能量,提高信号对噪声的比值(SNR)及信号对噪声加衰减的比值(SNDR)。
为让本发明的上述和其它目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附图式,作详细说明如下。
附图说明
图1所示为本发明较佳实施例的数模转换器的电路方块图。
图2所示为已知的温度译码示意图。
图3所示为本发明较佳实施例的补偿译码示意图。
图4为已知的温度译码无移位示意图(校正误差移位但译码值不移)。
图5为本发明较佳实施例的补偿译码加上移位的示意图。
图6所示为已知的温度译码与本发明较佳实施例的补偿译码的频谱分析图。
图7所示为已知的温度译码无移位与本发明较佳实施例的补偿译码加上移位的比较表。
图8所示为已知的温度译码无移位与本发明较佳实施例的补偿译码加上移位的非线性误差图。
主要组件符号说明
10:数模转换器
101:高位数字信号
102:低位数字信号
110:移位缓存器
111:移位时间信号
120:分布补偿译码器
121:补偿译码信号
130:移位器
131:移位后的补偿译码信号
140:单位电流阵列
145:备用电流源
146:第64个电流源
150:校正开关网络
160:电流开关器
161:高位模拟电流信号
170:参考电流源
180:延迟电路
190:低位电流开关器
191:低位模拟电流信号
200:二进制电流除法器
210:时间与控制单元
220:数据缓存器
221:数字信号
230:最低有效位转换电路
240:最高有效位转换电路
300:INL分布为0~-10
310:DNL分布为-4~+4
320:第一个码
330:第二个码
340:第三个码
350:第一格
360:第一个码
400:谐波
450:97.7-84=13.7db
500:INL的区间为-4~+4之间
550:INL的区间为-4~+4之间
具体实施方式
请参照图1,其所示为本发明较佳实施例的数模转换器的电路方块图,图中的数模转换器100为一种电流式自校准型。用以将数据缓存器接收的数字信号221转换而得模拟电流信号195。此数模转换器100分成下列三大部份,分别:延迟电路180、最低有效位转换电路230、以及最高有效位转换电路240。另外时间与控制单元210与数据缓存器220本实施例并未包含在数模转换器100中,但不表示不可包含于数模转换器100中,要看实际应用而定。
图1中,时间与控制单元210连接数据缓存器220与最高有效位转换电路240内的移位缓存器110。而数据缓存器220将接收的数字信号221分成高低两部分,例如:高六位传至最高有效位转换电路240(MSB),低十位经一延迟电路180传至最低有效位转换电路161(LSB)。
数模转换器分成下列三大部份:第一部份为一个延迟电路180,接收低位数字信号102,延迟一个时间后输出。第二个部份是一个最低有效位转换电路230,连接至延迟电路180,接收延迟后的低位数字信号,经过转换得到一个低位模拟电流信号191。第三部份是最高有效位转换电路240,其可减小谐波误差能量,经过转换后可得到一个高位模拟电流信号161,最后与低位模拟电流信号相加可得到一个输出模拟电流信号195。
然而,第一部份为一个基本的延迟电路180及第二部分为一个最低有效位转换电路230,在电路上并不是最主要的信号干扰或谐波来源,若要减小自校准型DAC的谐波误差能量,必须从解决第三部份最高有效位转换电路的干扰来源下手。
第三部份最高有效位转换电路的最大的干扰(noise)来源是来自于开关切换单元,即电流开关器160和校正开关网络150,切换开关时会发生的短时脉冲(glitch)现象和谐波。探讨其发生的原因,首先由于我们需要一个精准的单位电流阵列140,通常在IC设计中因为晶体管的不匹配与电荷注入(charge injection)使得电流源不匹配,为了完成这高精度的匹配电流需要校准每一个电流源,其中校正开关网络会根据移位缓存器110所提供的移位时间信号 111,以及参考电流源170所提供的参考电流,来对单位电流源所提供的单位电流一个接着一个校正,在校准时与参考电流相同,不被校准时线性的减小,当校正完65个单位电流之后,再回到第一个单位电流继续校正,这样的过程周而复始,且当校正第1个至第65个电流源时,第65个电流至第1个电流分布的形式为单调递减。在校正第一个电流通常与下一个被校正的电流误差相差最大,但在超过LSB/2之前会被校准,故任意两个电流源误差不会超过LSB/2。
另外在单位电流阵列140中增加了一个备用的电流源145,连接至校正开关网络150,在校正单位电流时输出备用电流源145的备用电流。
在电流开关器160中包括多个开关,每一开关接收校正后的单位电流之任一,根据移位器130所提供的移位后的补偿译码信号131,来断开或导通校正后的单位电流,输出加总所有导通校正后的单位电流而得到高位模拟电流信号161。
在本发明中因为考虑了校正开关网络150对单位电流阵列140进行校正,所产生的误差分布为一种单调递减的形式,所以加入了分步补偿译码器120与一个移位器130,来降低短时脉冲(glitch)现象即可减小斜波误差能量。比使用传统使用温度译码(thermometer code)器有更多的优点。
依照本发明的较佳实施例简要说明补偿译码与温度译码的差异性,举一个八位译码的例子,请参照图2,图2为温度译码示意图,左边为一温度译码的排列方式,在方格里的数字指的是排列的优先级,左边为码,上方为电流校正误差的权重,INL与DNL由左到右表示,其中INL的第一格为第1码的误差值为-4,第二格为第2个码加总误差值为-4-3=-7,第三格为第3个码加总误差值-4-3-2-1=-10,故第4个为-10;而DNL第一格为相对应INL的第一格减去上一格的结果,可依序为0-4=-4、-7-(-4)=-3、9-(-7)=-2依此类推,可得到积分非线性误差(INL)分布为0~-10之间300,微分非线性误差(DNL)分布为-4~4之间310。请参照图3,图3为本发明较佳实施例的补偿译码示意图,依照下面的顺序作译码的 动作,首先第一个码放在电流误差为-2的上面320,第二个码放在电流误差为4的上面330,第三个码放在电流误差为-4的上面340,依序排列下去,这样INL可依序为-2、-2+4=2、-2+4-4=-2,落在-2~2之间,DNL则维持相同的区间(-4~+4),由此结果可知补偿译码可有效的降低INL。
但是实际的情形是电流误差会随着时间而单调递减的改变,在衰减到最大的时候就会被参考电流校准,再随着时间继续衰减下去,且每个电流源的电流都是这样的变化,只是有时间上的差异。请参照图4,图4为温度译码无移位示意图(校正误差移位但译码值不移),以一个八位温度译码信号为例,第一格350电流校正误差变化以-4、+4、+3、+2、+1、-1、-2、-3的方向改变,并不加上移位,则可以得到INL的区间为-4~+6,DNL为-4~+4。请参照图5,图5为本发明较佳实施例的补偿译码加上移位的示意图,若加上移位,也就是说原本第一个码360放在电流校正误差为-2的上面,下一时刻往右位移,第一个码的电流误差还是-2,时间改变但原本的温度译码的顺序不变,但是补偿译码加上移位却对INL有很大的改善,INL落在-2~+2之间,DNL则维持-4~+4之间。
在移位时必须注意要与校正开关网络校正单位电流的时间吻合,使得每校正任一个单位电流源,移位器移位一位,在电路上的做法即是在移位缓存器110提供一移位信号111使得移位器与校正开关网络150可同步动作。
输出端会出现谐波的原因,是因为INL为周期性的变化,此周期与电流源的个数有关,会在校准周期倒数上出现一个很大的谐波,而专利的改进就是消除此谐波误差能量。请参照图6,如输入一个5KHz的弦波信号,最大偏差量是LSB/2,左侧的图为温度译码不加移位,可发现在采样频率fS/65上出现很大的谐波400,右侧为补偿译码加移位,谐波明显都在-100以下,补偿译码加上移位的SNDR大了温度译码的SNDR有13db。
请参照图7,图7所示为本发明较佳实施例的温度译码无移位与补偿译码加上移位的比较表。可发现INL减小了原来的八倍,DNL维持不变,SNDR最大值450增加了13db。
请参照图8,图8所示为已知的温度译码无移位与本发明较佳实施例的补偿译码加上移位的非线性误差图。在左图已知的温度译码无移位INL的区间为-4~+4之间500,而右图补偿译码加上移位的INL为-0.5~+0.5之间550,使用本发明的补偿译码加上移位可将INL减小八倍。
对于剩下的10位LSB的电流来源,相较于MSB有不同的方式,自MSB部分的单位电流阵列增加一电流源,连接至校正开关网络,在二进制电流除法器200中将二进制权重的电流分割,自MSB中导出电流,虽然LSB的部分并不能保证单调性,它的精准度的需求并没有那么严谨,所以只有被使用在LSB。至于低位电流开关器190是连接至延迟电路,根据延迟后的低位数字信号102,来断开或导通低位单位电流,之后加总所有导通后的低位单位电流,而得到低位模拟电流信号191。
依照本发明的较佳实施例所述,当使用本方式设计16bit音频DAC时,其中高位数字信号为6位,解出来的补偿译码信号为26 为64位,也就是说有64个高精度的电流提供信号切换开关,而低位则提供10bit输入。移位器所提供的移位的补偿译码信号131中,有0101的数字信号,在电流开关器160切换开关时,开关接收到1(即高位的信号),则开关接至输出端,接收到0(即低位信号),开关至接地端。
依照本发明的较佳实施例所述,实际使用的是排列65个校正后的单位电流,以65个电流为一周期,第65个电流源为一个备用(spare)电流源145在开关校正时输出电流,而第64个电流源146是提供10位LSB的二进制权重的电流。上述是以65个电流为一周期为例,本发明当不限于此。
依照本发明的较佳实施例所述,其中本发明的减小谐波误差能量的方法,本领域技术人员均可由上述得知其实施方式而得知方法,在此不再赘述。
综上所述,本发明因采用减小谐波误差能量的装置与方法及数模转换器,因此使得自校准型DAC的输出结果,与自校准周期相关的谐波能量大幅降低,进而提高信号对噪声的比值。以往高精度DAC的布局布线中,提出很多开关选取算法来补偿梯度误差,本发明结合自校准技术,将布局布线对二维的误差分析折算成一维的误差分析,可降低算法的复杂性,提高补偿效果的可预见性。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,本领域技术人员在不脱离本发明的精神和范围内,以可作些许更动与润饰,因此本发明的保护范围当视后附的申请专利范围所界定者为准。
Claims (11)
1.一种减小谐波误差能量的装置,适用于一电流式自校准型数模转换器,包括:
一移位缓存器,用以提供一移位时间信号;
一分步补偿译码器,用以接收一数字信号,并对该数字信号作补偿译码而输出一补偿译码信号;
一移位器,耦接至该分步补偿译码器及该移位缓存器,根据该移位时间信号对该补偿译码信号进行移位,并输出一移位后的补偿译码信号;
一单位电流阵列,包括多个单位电流源,每一单位电流源用以提供一单位电流;
一校正开关网络,耦接至该移位缓存器及该单位电流阵列,根据该移位时间信号以及一参考电流,来对每一单位电流源所提供的单位电流逐一校正,产生一误差分布权重,并输出校正后的这些单位电流,该分步补偿译码器的该补偿译码信号根据所述误差分布权重进行调配;以及
一电流开关器,耦接至该移位器及该校正开关网络,该电流开关器包括多个开关,每一开关接收校正后的这些单位电流之任一,用以根据移位后的该补偿译码信号,来断开或导通校正后的这些单位电流,以输出加总后的所有导通校正后的这些单位电流,而得到一模拟电流信号。
2.如权利要求1所述的减小谐波误差能量的装置,还包括一参考电流源,用以提供该参考电流。
3.如权利要求1所述的减小谐波误差能量的装置,其中该移位器与该校正开关网络依据该移位时间信号而同步动作,使得每校正这些单位电流源之任一,则该移位器移位一位。
4.如权利要求3所述的减小谐波误差能量的装置,其中该单位电流与参考电流相差最低有效位/2之前会被校准,使得任意两个电流源之间的误差不会超过最低有效位/2。
5.一种减小谐波误差能量的方法,适用于一电流式自校准型数模转换器,包括下列步骤:
提供一参考电流及多个单位电流;
接收一数字信号;
对该数字信号作补偿译码而输出一补偿译码信号;
对该补偿译码信号进行移位,并输出经移位后的补偿译码信号;
根据一参考电流,来逐一校正每一单位电流,产生一误差分布权重,并输出校正后的这些单位电流,该补偿译码信号根据所述误差分布权重进行调配,其中逐一校正用于对该补偿译码信号进行移位同步;以及
根据移位后的补偿译码信号,来断开或导通校正后的这些单位电流,以输出加总后的所有导通的校正后的这些单位电流,而得一模拟电流信号。
6.如权利要求5所述的减小谐波误差能量的方法,其中该单位电流与该参考电流相差最低有效位/2之前会被校准,使得任意两个电流之间的误差不会超过最低有效位/2。
7.一种数模转换器,其为一电流式自校准型,用以接收一数字信号转换而得到一模拟电流信号,该数字信号包括一低位数字信号及一高位数字信号,该数模转换器包括:
一延迟电路,用以接收该低位数字信号,延迟后输出;
一最低有效位转换电路,耦接至该延迟电路,用以接收延迟后的该低位数字信号,转换而得到一低位模拟电流信号;以及
一最高有效位转换电路,其可减小谐波误差能量,包括:
一移位缓存器,用以提供一移位时间信号;
一分步补偿译码器,用以接收该高位数字信号,并对该高位数字信号作补偿译码而输出一补偿译码信号;
一移位器,耦接至该分步补偿译码器及该移位缓存器,根据该移位时间信号对该补偿译码信号进行移位,并输出经移位后的补偿译码信号;
一单位电流阵列,包括多个单位电流源,每一单位电流源用以提供一单位电流;
一校正开关网络,耦接至该移位缓存器及该单位电流阵列,根据该移位时间信号以及一参考电流,来对每一单位电流源所提供的单位电流逐一校正,产生一误差分布权重,并输出校正后的这些单位电流,该分步补偿译码器的该补偿译码信号根据所述误差分布权重进行调配;以及
一电流开关器,耦接至该移位器及该校正开关网络,该电流开关器包括多个开关,每一开关接收校正后的这些单位电流之任一,用以根据移位后的补偿译码信号,来断开或导通校正后的这些单位电流,以输出加总后的所有导通的校正后的这些单位电流,而得到一高位模拟电流信号,
其中,该数模转换器加总该高位模拟电流信号与该低位模拟电流信号而输出该模拟电流信号。
8.如权利要求7所述的数模转换器,其中该最低有效位转换电路,包括:
一低位电流开关器,耦接至该延迟电路,该电流开关器包括多个开关,根据延迟后的该低位数字信号,来断开或导通一低位单位电流,以输出加总后的所有导通校正后的这些低位单位电流,而得到一低位模拟电流信号;
一二进制电流除法器,耦接至电流开关器,该二进制电流除法器包括多个该低位单位电流,这些低位单位电流以二进制权重方式分配一低位输入电流,而输出这些低位单位电流至该低位电流开关器。
9.如权利要求8所述的数模转换器,其中该二进制电流除法器,耦接至该校正开关网络,引入该校正开关网络校正后的该单位电流,使得该低位输入电流为该单位电流。
10.如权利要求7所述的数模转换器,其中在单位电流阵列中增加一备用电流源,连接至校正开关网络,在校正这些单位电流之任一,输出该备用电流源。
11.如权利要求7所述的数模转换器,其中所述模数转换器为16位数模转换器,其最高有效位为6位,最低有效位为10位。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2005100553208A CN1835405B (zh) | 2005-03-15 | 2005-03-15 | 减小谐波误差能量的装置与方法及数模转换器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2005100553208A CN1835405B (zh) | 2005-03-15 | 2005-03-15 | 减小谐波误差能量的装置与方法及数模转换器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1835405A CN1835405A (zh) | 2006-09-20 |
CN1835405B true CN1835405B (zh) | 2011-11-16 |
Family
ID=37003034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2005100553208A Expired - Fee Related CN1835405B (zh) | 2005-03-15 | 2005-03-15 | 减小谐波误差能量的装置与方法及数模转换器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1835405B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8164495B2 (en) | 2009-11-12 | 2012-04-24 | Intersil Americas Inc. | Integrated non-linearity (INL) and differential non-linearity (DNL) correction techniques for digital-to-analog converters (DACS) |
US8193960B2 (en) * | 2010-02-10 | 2012-06-05 | Advantest Corporation | Output apparatus and test apparatus |
US9379728B1 (en) * | 2015-06-26 | 2016-06-28 | Stmicroelectronics International N.V. | Self-calibrated digital-to-analog converter |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5646619A (en) * | 1995-04-26 | 1997-07-08 | Lucent Technologies Inc. | Self-calibrating high speed D/A converter |
US5870044A (en) * | 1996-11-14 | 1999-02-09 | Sgs-Thomson Microelectronics S.A. | Digital analog converter with self-calibration current sources |
CN1411629A (zh) * | 2000-03-06 | 2003-04-16 | 艾利森电话股份有限公司 | 改进的电流控制数/模变换 |
-
2005
- 2005-03-15 CN CN2005100553208A patent/CN1835405B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5646619A (en) * | 1995-04-26 | 1997-07-08 | Lucent Technologies Inc. | Self-calibrating high speed D/A converter |
US5870044A (en) * | 1996-11-14 | 1999-02-09 | Sgs-Thomson Microelectronics S.A. | Digital analog converter with self-calibration current sources |
CN1411629A (zh) * | 2000-03-06 | 2003-04-16 | 艾利森电话股份有限公司 | 改进的电流控制数/模变换 |
Non-Patent Citations (2)
Title |
---|
江金光,王耀南."8bit 80MHz 采样率具有梯度误差补偿的温度计码 D/A 转换器实现".《通信学报》.2004,第25卷(第9期), |
江金光,王耀南."8bit 80MHz 采样率具有梯度误差补偿的温度计码 D/A 转换器实现".《通信学报》.2004,第25卷(第9期), * |
Also Published As
Publication number | Publication date |
---|---|
CN1835405A (zh) | 2006-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8223044B2 (en) | INL correction circuitry and method for SAR ADC | |
EP1131888B1 (en) | Method of calibrating an analog-to-digital converter, and a calibration equipment | |
US8164504B2 (en) | Successive approximation register analog-digital converter and method for operating the same | |
CN103475373B (zh) | 一种分段电容阵列结构数模转换器 | |
US8310388B2 (en) | Subrange analog-to-digital converter and method thereof | |
US7893860B2 (en) | Successive approximation register analog-digital converter and method of driving the same | |
US10862498B1 (en) | Calibration circuit and calibration method for ADC | |
US7986253B2 (en) | Method and apparatus for digital error correction for binary successive approximation ADC | |
US10581443B2 (en) | Method and apparatus for offset correction in SAR ADC with reduced capacitor array DAC | |
CN101228697B (zh) | 误差校正电路及使用其的模数转换器 | |
CN101072032B (zh) | 一种逐次逼近的模数转换电路 | |
US7786917B2 (en) | Digital-to-analog converter | |
US8581760B2 (en) | Digital to analog converter | |
US6839009B1 (en) | Analog-to-digital converter methods and structures for interleavably processing data signals and calibration signals | |
CN1835405B (zh) | 减小谐波误差能量的装置与方法及数模转换器 | |
CN116318161B (zh) | 用于图像传感器的多步式单斜模数转换电路及控制方法 | |
CN1135704C (zh) | 浮点模数转换器和对模拟输入信号进行模数转换的方法 | |
US10484001B1 (en) | Multi-bit successive-approximation register analog-to-digital converter | |
CN113810052B (zh) | 基于电容失配校准电路的逐次逼近模数转换器 | |
US7633415B2 (en) | System and method for calibrating digital-to-analog convertors | |
US20060114140A1 (en) | Two step flash analog to digital converter | |
US10938399B1 (en) | Digital corrected two-step SAR ADC | |
US20210058091A1 (en) | Method of calibrating capacitive array of successive approximation register analog-to-digital converter | |
JPS6161577B2 (zh) | ||
CN111181558A (zh) | 一种时域交织型模数转换器失配效应的数字校正方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111116 Termination date: 20160315 |
|
CF01 | Termination of patent right due to non-payment of annual fee |