CN111181558A - 一种时域交织型模数转换器失配效应的数字校正方法 - Google Patents

Abstract

一种时域交织型模数转换器失配效应的数字校正方法，属于数字集成电路技术领域。本发明为基于采用分裂式ADC结构的时域交织型模数转换器的全数字片上失配效应校准技术，解决了时域交织型模数转换器因工艺精度导致的失配效应降低ADC性能的问题。其中，所述的校正方法每次通过两个独立大通道中的两个独立子ADC对同一时刻的输入信号进行采样和转换，对若干个采样值进行估算得到失配效应参数的估计值，校正时域交织型模数转换器原始转换数据中失配效应引入的误差值，得到接近模拟输入的正确量化值并输出，以达到提升时域交织型模数转换器精度与线性度的目的。

Description

一种时域交织型模数转换器失配效应的数字校正方法

技术领域

本发明属于数字集成电路领域，涉及一种时域交织型模数转换器(TimeInterleaved Analog to Digital Converter，以下简称TI ADC)的子通道失配效应的校正方法，用于校正TI ADC中各个子通道之间的失配参数产生的影响，以提高TI ADC的性能指标。

背景技术

数字电路是专门为处理数字信号所设计的电路。相比于模拟信号而言，数字信号抗干扰能力更强、可靠性更高，而且数字电路可以做到更高的集成度，大规模的开发也更加容易。因此在信号处理等领域数字电路有着更为广泛的应用。在自然界中，绝大多数的信号为模拟信号，为了利用数字电路对信号进行分析与处理的优势，需要使用模数转换器(Analog to Digital Converter，以下简称ADC)将模拟信号转化为数字信号。不同的ADC根据电路结构可分为Σ-Δ型ADC、逐次逼近型ADC、流水线型ADC、快闪型ADC以及TI ADC等，具有不同的转换速度与转换精度，可根据实际需求选择不同型号的ADC。TI ADC由于其结构在同等工艺下可以实现更高的速度与较高的精度，被广泛的应用于各种场合。

TI ADC通常由若干个子ADC组成，每次由一个子ADC进行采样与转换，并通过数字逻辑对转换结果进行处理与顺序输出，以达到成倍于单个子ADC的转换速度。然而由于制造工艺的误差，每个子ADC的失调、转换增益和采样时间会产生差异，这些差异被称为失配(Mismatch)效应。失配效应大大限制了TI ADC的线性度，降低了TI ADC的性能。为了改善TIADC的失配效应，提高TI ADC的性能，本发明提出一种TI ADC失配效应的数字校正方法。

发明内容

本发明提出了一种TI ADC失配效应的数字校正方法，基于采用分裂式ADC(SplitADC)结构的TI ADC，每次通过两个独立大通道中的两个独立子ADC对同一时刻的输入信号进行采样和转换，对若干个采样值进行估算得到失配效应参数的估计值，校正TI ADC原始转换数据中失配效应引入的误差值，得到接近模拟输入的正确量化值，解决TI ADC因工艺精度导致的失配效应降低ADC性能的问题。

本次发明的TI ADC失配效应的数字校正方法为一种后台校正方法，校正过程中不需要中断ADC的正常工作，在输入信号未知的前提下进行失配参数的提取和误差的补偿，输出校正之后的转换结果。

本次发明的TI ADC失配效应的数字校正电路结构示意图如图1所示，整体分为以下五个模块：时钟模块、导数模块、失配估计模块、校正模块和控制信号模块。其中，根据TIADC设计子通道数量的不同，失配估计模块和校正模块采用相应数量的失配估计和校正通道，同时时钟模块和控制信号模块产生相应数量的时钟信号和控制信号。

芯片上电并复位后，TI ADC开始进入采样转换的过程。校正开始信号有效后，开始通过校正电路对转换数据进行校正，并在若干个时钟周期后输出粗校正后的转换数据。每当失配计算信号有效时，失配估计模块开始积累误差值，计算新的失配效应参数的估计值并进行更新。经过若干次迭代更新之后，失配效应参数的估计值完成收敛，TI ADC输出完全校正后的转换数据。

其特征在于，所述TI ADC的失配效应校正方法包括以下步骤：步骤一、将整个电路复位，包括导数寄存器、通道差寄存器以及每个通道的失调、增益和采样时间失配的参数寄存器和估算误差寄存器在内的寄存器值清零；步骤二、校正开始信号有效后，导数模块根据输入的转换信号计算输入信号的导数，之后更新导数寄存器的值，将导数传递给校正模块，并将导数和同时刻的转换数据同步后传递给失配估计模块；步骤三、在步骤二开始的同时，时钟模块产生对应通道的时钟信号，并同时传递给控制模块和校正模块；步骤四、控制模块根据时钟模块传递过来的时钟信号产生相应的控制信号，并传递给校正估计模块；步骤五、校正模块根据时钟信号选择当前失配参数寄存器的值，并根据当前导数寄存器的值和失配参数寄存器的值对两个转换信号进行校正，之后将两个校正信号取平均后作为校正后的结果输出，同时将两个信号取差，更新通道差寄存器的值，将通道差传递给失配估计模块；步骤六、在误差更新信号有效时，失配估计模块根据步骤二、三、四、五得到的转换信号、导数、通道控制信号和通道差，进行失配效应参数的误差估计，对每个通道的通道差值进行积累；步骤七、重复步骤二到步骤六一定次数后，失配估计模块根据积累后的通道差值进行计算，得到每个通道新的失配效应参数估计值，更新失配参数寄存器的值并传递给校正模块；步骤八、重复步骤七一定次数后，失配效应参数的估计值完成收敛，校正完成，TI ADC的输出进行了完全校正。

本发明主要用于改善TI ADC中子通道适配问题引起的性能下降情况，通过估算失配效应参数并从转换数据中去除失配效应误差，最终改善TI ADC的SFDR,SNDR等指标。

附图说明

图1为本次发明的模块示意图。

图2为失配估计模块中，每个通道的失配计算电路模块示意图。

图3为校正模块中，四级流水线的示意图。

具体实施方式

下面将结合具体实施示例和附图，详细描述本发明的实施方式和技术细节。

本次发明所提出的TI ADC失配效应校正方法适用于采用分裂式ADC(Split ADC)的TI ADC结构。图1所示为数字校正电路的电路模块结构图。

本次说明以一个14bit、4\3通道的Split TI ADC结构为例，其中，导数模块包含了四个移位寄存器和加法器，用以根据前后时刻的转换数据来计算某时刻的导数值，并与该时刻的转换数据同步输出到失配估计模块。时钟模块包含了时钟产生逻辑电路和D触发器，用来产生控制校正数据输出的通道时钟。控制模块包含了控制信号产生逻辑电路、D触发器和一个6bit的计数器，通过计数器来判断转换次数与校正周期，产生多个控制信号(包括通道标志信号和失配计算开始信号)，并传输给失配估计模块进行控制。失配估计模块包括了七个子模块，每个子模块对应一个子通道的失配参数估计电路，图2所示为每个子模块的结构示意图，通道差积累模块包括通道差积累寄存器和一个加法器，用来计算通道差的累加和；误差估计模块和失配计算模块均包含加法器和移位寄存器，前者用来计算失配估计值与真实值的误差，后者用来计算新的失配估计值。校正模块包括四级流水线，将复杂的校正计算分割为四步：步骤一、将未校正的双通道转换数据分别取平均与做差，得到未校正的输出数据和通道差数据，同时根据时钟信号选择对应通道的失配参数；步骤二、减去输出数据与通道差数据中的失调失配误差，同时将增益失配参数与未校正输出数据相乘，计算得到增益失配误差；步骤三、减去输出数据与通道差数据中的增益失配误差，同时将导数数据与采样时刻失配参数相乘，计算得到采样时刻失配引入的误差；步骤四、减去输出数据与通道差数据中的采样时刻失配误差，得到校正后的输出数据和通道差数据，图3所示为流水线的结构。

本领域的普通技术人员应当理解，可以对本发明做出修改和变型组合，但在不脱离本方案的精神的范围内，均应涵盖在本发明的权利保护范围之内。

Claims (4)

1.一种时域交织型模数转换器失配效应的数字校正方法，其特征在于通过两个独立大通道中的两个独立子ADC对同一时刻的输入信号进行采样和转换，对若干个采样值进行估算得到失配效应参数的估计值，校正TI ADC原始转换数据中失配效应引入的误差值，得到接近模拟输入的正确量化值，解决TI ADC因工艺偏差导致失配效应降低性能的问题。

2.根据权利要求1所述的一种时域交织型模数转换器失配效应的数字校正方法，其特征在于，所述的校正方法为一种后台的校正方法，校正过程中不需要中断ADC的正常工作，在输入信号未知的前提下进行失配参数的提取和误差的补偿，避免了前台校正方法需要中断ADC正常工作来进行校正的弊端以及需要理想输入信号来辅助矫正的限制。

3.根据权利要求1所述的一种时域交织型模数转换器失配效应的数字校正方法，其特征在于将输入信号进行了数字位数扩展，保证在校正中不会产生因为移位寄存器进行移位导致有效数据丢失而降低校正的准确度的问题。

4.根据权利要求1所述的一种时域交织型模数转换器失配效应的数字校正方法，其特征在于，所述的校正方式在校正阶段采用了四级流水线的方式对转换数据进行校正，将复杂的校正计算进行分割，能使计算电路更容易满足时序要求，提高了电路的工艺兼容性，同时能使校正后转换数据在若干时钟周期后依次输出，确保数据的顺序正确性。

Images