CN113965278B - 一种基于时间交织的多相数字接收系统及其数字校正方法 - Google Patents

一种基于时间交织的多相数字接收系统及其数字校正方法 Download PDF

Info

Publication number
CN113965278B
CN113965278B CN202111172296.1A CN202111172296A CN113965278B CN 113965278 B CN113965278 B CN 113965278B CN 202111172296 A CN202111172296 A CN 202111172296A CN 113965278 B CN113965278 B CN 113965278B
Authority
CN
China
Prior art keywords
correction
channel
mismatch
phase
frequency domain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111172296.1A
Other languages
English (en)
Other versions
CN113965278A (zh
Inventor
丁兆贵
王坤达
张秋实
居易
聂慧锋
翟羽佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
723 Research Institute of CSIC
Original Assignee
723 Research Institute of CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 723 Research Institute of CSIC filed Critical 723 Research Institute of CSIC
Priority to CN202111172296.1A priority Critical patent/CN113965278B/zh
Publication of CN113965278A publication Critical patent/CN113965278A/zh
Application granted granted Critical
Publication of CN113965278B publication Critical patent/CN113965278B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/20—Monitoring; Testing of receivers
    • H04B17/21—Monitoring; Testing of receivers for calibration; for correcting measurements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Complex Calculations (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种基于时间交织的多相数字接收系统及其数字校正方法，在传统时间交织采样数字接收架构基础上，分析多相架构实现思路，并采用小数延迟频域滤波的方法，不仅节省了多通道数据处理模块，且适用于频域处理，节省了失配校正所需要的资源；在此基础上，进一步分析多相架构中的子通道过采样以及频域校正原理，将小数延迟滤波的操作归并到频域变换多相架构本身固有的操作之中，借此最大限度实现模块共用，这不仅进一步降低资源损耗，且在架构上直接等价于传统的乘法因子操作，即系统节省了失配校正带来的群延迟，最大限度上实现模块共用，为设备小型化、轻量化提供了技术支撑。

Description

一种基于时间交织的多相数字接收系统及其数字校正方法
技术领域
本发明属于军用电子侦察设备的数字接收技术，特别是一种基于时间交织的多相数字接收系统及其数字校正方法。
背景技术
宽带数字接收技术以及频谱感知技术因其突出的优越性而受到越来越多的关注，例如美国EDO公司的ELINT/ESL系统ES-5060，其侦察频段为0.5～18GHz，又如泰克公司DPO7700ZSX示波器最高采样率已到达200GSPS。以上各种应用均包含了两项关键技术：频谱快速估计以及宽带高速数字采样，其中又以高速采样为主要瓶颈。由于受到现有工艺和结构的限制，单个ADC芯片，很难满足高速率以及高分辨率的要求，目前主要提高ADC性能的方式有三种：1)频域交织采样；2)时间扩展模数转换技术；3)时间交织采样。对于频域交织采样，其主要缺点是模拟分析滤波器组的非理想特性造成信息损失，故综合滤波器组要实现信号完全重构异常困难；对于时间扩展模数转换技术，实现所需的系统过于庞大，不利于集成化以及小型化；相比上述两种实现方法，时间交织采样成为高速系统最有希望的解决方案。
多通道交织采样突破单通道采样在速度上的瓶颈，但通道间存在的失配使得整个ADC精度和动态性能恶化，这些失配主要包括基准失配、增益失配、采样时间失配，其中采样时间失配由于与输入信号有关，成为研究热点以及亟待解决的关键问题。目前主流的失配校正方法主要分为两类：1)模拟域失配校正；2)数字域失配校正。模拟域校正不仅需要增加模拟器件，且环境(如电磁、温度)一旦发生改变，模拟校正很难具有良好的适应性。数字域失配校正具有良好的鲁棒性，但在实际应用中，仍然需要解决数字域失配参数计算、数字域失配校正等问题。
发明内容
本发明的目的在于提供一种鲁棒性好、硬件资源消耗少、适用于宽带信号且群延迟小的基于时间交织的多相数字接收系统及其数字校正方法。
实现本发明目的的技术解决方案为：一种基于时间交织的多相数字接收系统，包括顺次设置的M路子通道、M路一级FFT、M路通道校正模块，M为大于2的自然数，每一路子通道分别通过对应一路的一级FFT、通道校正模块接入二级FFT，二级FFT的输出接入信号检测模块；
对频域变换进行多相架构分解，通过M路一级FFT将M路子通道的信号变换到频域，完成多相架构的傅里叶变换；针对采样时间失配的校正，采用小数延迟滤波的方法，将小数延迟滤波的操作通过M路通道校正模块在频域进行；从而在数字域完成失配参数估计、失配数字校正；
所述M路通道校正模块，功能如下：
(1)校正基准失配：记录每一路傅里叶变换数据的0频点数值，即为对应直流分量，后续数据的0频点直接减去该数值，即完成基准失配的校正；
(2)增益失配及采样时间失配参数估计：以第1路为基准，提取频域变换后各通道与第1路信号的相位差，以及傅里叶变换信号峰值，对相位差计算得出的时间差，同时将该时间差与时间差理论值进行差分计算，得到待校正的采样时间失配参数；并将通道的峰值以第1路为基准进行归一化，得到待校正的增益失配参数；
(3)通道校正：通过理论计算得出理想情况下多相傅里叶变换修正项，将得到的待校正的采样时间失配参数进行复信号转变，得到exp(jωt)的形式，并将该结果与多相傅里叶变换修正项、得到待校正的增益失配参数对应相乘，完成通道校正。
一种基于时间交织的多相数字接收架构的数字校正方法，包括通道失配参数估计、通道失配数字校正，具体步骤如下：
步骤1、参数提取：通过控制整机的中频自检板或外部信号源注入给定频率信号，并将每一路子通道AD转换后的数据通过一级FFT进行傅里叶变换；
步骤2、校正基准失配：M路通道校正模块记录每一路傅里叶变换数据的0频点数值，即为对应直流分量，后续数据的0频点直接减去该数值，即完成基准失配的校正；
步骤3、增益失配及采样时间失配参数估计：以第1路为基准，计算待校正的采样时间失配参数，并将通道的峰值以第1路为基准进行归一化，得到待校正的增益失配参数；
步骤4、通道校正：通过理论计算得出理想情况下多相傅里叶变换修正项，将步骤3得到的待校正的采样时间失配参数进行复信号转变，得到exp(jωt)的形式，并将该结果与多相傅里叶变换修正项、步骤3中计算得到的待校正的增益失配参数对应相乘，完成通道校正，由M路通道校正模块输出至二级FFT；
步骤5、频域转换：二级FFT针对M路通道校正模块输出的数据，对每一时间拍得到的各通道并行数据进行傅里叶变换，完成整个多相频域变换；
步骤6、将二级FFT输出的数据输入到信号检测模块，完成对应的频域信号检测。
本发明与现有技术相比，其显著优点是：
1、数字失配校正：采用数字域校正方法，从失配参数估计到失配校正均在数字域完成，对于不同环境具有更高的鲁棒性；
2、模块共用：既不需要独立的参数计算模块，也不需要额外的参数校正模块；针对采样时间失配的校正，采用小数延迟滤波的方法，为了进一步节省资源，将小数延迟滤波在频域进行，且通过对频域变换进行多相架构分解，将小数延迟滤波的操作归并到频域变换多相架构本身固有的操作之中，借此最大限度实现模块共用，进一步节省了硬件资源，为设备小型化、轻量化提供了技术支撑；
3、适用于宽带信号：并非采用简单的相位补偿思路，而是采用小数延迟滤波操作，因此校正方法适用于宽带信号；
4、群延迟小：将小数延迟滤波的操作归并到频域变换多相架构之中，因此进行小数延迟滤波并完成频域变换，理论上与直接频域变换所需要的硬件资源以及群延迟时间完全一致，这说明小数延迟滤波不再额外占用系统群延迟时间，可见本发明的系统群延迟更小。
附图说明
图1是基于时间交织采样的传统数字接收架构示意图。
图2是基于时间交织采样的多相数字接收架构示意图。
图3是基于时间交织采样的改进数字接收架构示意图。
具体实施方式
本发明一种基于时间交织的多相数字接收系统，包括顺次设置的M路子通道、M路一级FFT、M路通道校正模块，M为大于2的自然数，每一路子通道分别通过对应一路的一级FFT、通道校正模块接入二级FFT，二级FFT的输出接入信号检测模块；
对频域变换进行多相架构分解，通过M路一级FFT将M路子通道的信号变换到频域，完成多相架构的傅里叶变换；针对采样时间失配的校正，采用小数延迟滤波的方法，将小数延迟滤波的操作通过M路通道校正模块在频域进行；从而在数字域完成失配参数估计、失配数字校正。
进一步地，所述M路子通道，通过控制整机的中频自检板或外部信号源注入给定频率信号，并将每一路子通道获取的信号进行AD转换后输入至对应的一级FFT。
进一步地，所述M路通道校正模块，功能如下：
(1)校正基准失配：记录每一路傅里叶变换数据的0频点数值，即为对应直流分量，后续数据的0频点直接减去该数值，即完成基准失配的校正；
(2)增益失配及采样时间失配参数估计：以第1路为基准，提取频域变换后各通道与第1路信号的相位差，以及傅里叶变换信号峰值，对相位差计算得出的时间差，同时将该时间差与时间差理论值进行差分计算，得到待校正的采样时间失配参数；并将通道的峰值以第1路为基准进行归一化，得到待校正的增益失配参数；
(3)通道校正：通过理论计算得出理想情况下多相傅里叶变换修正项，将得到的待校正的采样时间失配参数进行复信号转变，得到exp(jωt)的形式，并将该结果与多相傅里叶变换修正项、得到待校正的增益失配参数对应相乘，完成通道校正。
进一步地，所述二级FFT，针对M路通道校正模块输出的数据，对每一时间拍得到的各通道并行数据进行傅里叶变换，完成整个多相频域变换。
本发明一种基于时间交织的多相数字接收系统的数字校正方法，包括通道失配参数估计、通道失配数字校正，具体步骤如下：
步骤1、参数提取：通过控制整机的中频自检板或外部信号源注入给定频率信号，并将每一路子通道AD转换后的数据通过一级FFT进行傅里叶变换；
步骤2、校正基准失配：M路通道校正模块记录每一路傅里叶变换数据的0频点数值，即为对应直流分量，后续数据的0频点直接减去该数值，即完成基准失配的校正；
步骤3、增益失配及采样时间失配参数估计：以第1路为基准，计算待校正的采样时间失配参数，并将通道的峰值以第1路为基准进行归一化，得到待校正的增益失配参数；
步骤4、通道校正：通过理论计算得出理想情况下多相傅里叶变换修正项，将步骤3得到的待校正的采样时间失配参数进行复信号转变，得到exp(jωt)的形式，并将该结果与多相傅里叶变换修正项、步骤3中计算得到的待校正的增益失配参数对应相乘，完成通道校正，由M路通道校正模块输出至二级FFT；
步骤5、频域转换：二级FFT针对M路通道校正模块输出的数据，对每一时间拍得到的各通道并行数据进行傅里叶变换，完成整个多相频域变换；
步骤6、将二级FFT输出的数据输入到信号检测模块，完成对应的频域信号检测。
进一步地，步骤3所述以第1路为基准，计算待校正的采样时间失配参数，具体如下：
以第1路为基准，提取频域变换后各通道与第1路信号的相位差，以及傅里叶变换信号峰值；根据相位差计算得出时间差，同时将该时间差与时间差理论值进行差分计算，得到待校正的采样时间失配参数。
下面结合附图及具体实施例对本发明作进一步详细描述。
实施例
1、基于时间交织的传统数字接收系统，具体如图1所示。在传统接收机架构中，以一路ADC器件为例，该ADC数据由M路子ADC交织采样拼接而成，首先各路子ADC数据经过校准，然后将并串转换完成数据拼接，并将拼接后的数据经过短时傅里叶变换(Short TimeFourier Transform,STFT)映射到频域，进一步完成信号检测。
对于子ADC采样，其误差模型为
Figure GDA0004187065820000051
其中
Figure GDA0004187065820000052
为实际采样得到的信号，gm为第m路增益，Δnm为第m路时间偏置，vm为第m路电压偏置，xm(n)为理想采样信号。
在所有的参数校正架构中，首先是模型的训练阶段，即通过注入已知信号，完成系统参数估计。假设注入正弦信号，图1中的通道数据处理模块为FFT，进行FFT变换后，公式(1)中的直流分量vm经FFT变换之后的对应频域0频点的数值，完成估计后将FFT结果在0频点出减去该数值即可。下面主要论述参数Δnm以及gm的估计，对于gmxm(n-Δnm)经过FFT：
Figure GDA0004187065820000053
以第一路子ADC为基准，通过比较不同子ADC的FFT结果即可估计出Δnm、gm，从而完成参数估计操作。对于校正操作，这里采用小数延迟滤波器进行实现，以第m路信号为例，对于子ADC采样数据gmxm(n-Δnm)，经过校正的输出结果为：
ym(n)＝gmxm(n-Δnm)*hm(n)
Figure GDA0004187065820000054
式中假设子ADC采样率为fs，hm(n)为第m路小数延迟滤波器，总采样率为Mfs，Tall为总采样率对应的采样周期，*为卷积操作。
至此完成传统数字接收系统的失配参数估计、失配校正，从上面的分析可以看出校正需要额外的参数估计模块以及参数修正模块，这不仅增加了系统的群延迟，同时也带来了更多的资源消耗，因此将传统数字接收架构中的FFT进行多相架构分解。
2、基于时间交织的多相数字接收系统，具体如图2所示。为简化分析，这里仅取STFT的一个时间片，及FFT操作，假设第m路子AD在该时间片的理想数据xm(n)长度为N(M xP)，对应傅里叶变换：
Figure GDA0004187065820000061
令k＝s+tP，借助多相结构表达，得出多相傅里叶变换：
Figure GDA0004187065820000062
进一步化简可得：
Figure GDA0004187065820000063
其中s＝0,1,2,…,P-1根据推导可知，图2中的虚线框内部分，可以借助多相FFT实现，具体等价换算关系如图2所示。
根据图2中的多相架构可以看出，此时图1中的通道数据处理及参数提取模块可以利用多相架构中的第一级FFT实现，因此相比传统的数字接收架构，多相数字接收架构可以省去数据处理模块，借助多相架构中的FFT完成数据处理，提取参数后仅需要额外增加失配校正模块即可，相比图1中的接收架构，图2的多相架构节省了部分资源。为了进一步节省资源并缩减群延迟，本发明对多相数字接收架构进行了改进。
3、基于时间交织的多相数字接收架构，具体如图3所示。考虑到系统适用子通道采样过奈奎斯特域的小数延迟，在传统sinc(.)延迟基础上需要添加相位修正，对应滤波特性：
Figure GDA0004187065820000071
其中
Figure GDA0004187065820000076
为与频率有关的相位修正因子，公式(3)的校正操作可以在频域进行实现，进一步表示为：
Figure GDA0004187065820000072
根据公式(6)可知，图2中的乘法因子即为
Figure GDA0004187065820000073
因此校正与乘法因子的处理可表述为：
Figure GDA0004187065820000074
其中
Figure GDA0004187065820000075
为修正后的乘法因子，这样一来校正与乘法因子即可在一个步骤完成。
传统数字接收架构需要对各通道进行校正，针对校正后的数据进行频域变换，并在频域进行信号检测，如图1所示，按功能划分可分为三个部分：1)通道校正；2)频域变换；3)信号检测。基于时间交织的多相数字接收架构功能划分与传统数字接收架构相同，但存在明显区别：1)传统校正架构需要对数据进行频域变换，记为操作A，在频域进行数据校正，记为操作B，校正结束后进行时频变换恢复到时域信号，记为操作C，对于基于时间交织的多相数字接收架构，操作A、B、C均可省略。2)频域变换，传统校正架构对数据进行傅里叶变换，记为操作D，基于时间交织的多相数字接收架构中，将D操作通过数学分解，得到D＝A’*E*D’，其中A’为子通道的傅里叶变换，该功能加等价于传统架构的操作A，E为多相傅里叶变换的修正项，对多相数据进行幅相校正，等价于D＝A’*E*B*D’＝A’*B’*D’，E*B表示对多相傅里叶修正项进行幅相校正，记作B’，该特性表明多相傅里叶变换修正与幅相校正可以用一项操作来完成。3)信号检测部分传统架构与新架构一致。
这样处理的优势是非常明显的：传统FFT是对通道交织数据处理的，若按图1方案进行失配校正，需要在时域进行，如果选择在频域进行，则需要在失配校正后将信号还原到时域，因此无论在时域还是频域处理都将进一步增加运算量，从而带来更多的资源损耗。对于图2方案，我们设计利用小数滤波的频域处理，相比传统架构，多相架构频域处理后可直接进入后续处理，而无需变换到时域，且对于数据计算模块，直接利用多相架构中的FFT，这一系列操作进一步节省了资源损耗，而改进后的图3所示的框架，在图2基础上，进一步将失配校正与乘法因子合二为一，这不仅进一步降低资源损耗，且在架构上直接等价于传统的乘法因子操作，即系统节省了失配校正带来的群延迟，因此该架构在通道数据处理以及失配校正操作上，均与不增加失配校正处理的多相架构等价，最大限度上实现模块共用，且进一步降低系统群延迟。

Claims (5)

1.一种基于时间交织的多相数字接收系统，其特征在于，包括顺次设置的M路子通道、M路一级FFT、M路通道校正模块，M为大于2的自然数，每一路子通道分别通过对应一路的一级FFT、通道校正模块接入二级FFT，二级FFT的输出接入信号检测模块；
对频域变换进行多相架构分解，通过M路一级FFT将M路子通道的信号变换到频域，完成多相架构的傅里叶变换；针对采样时间失配的校正，采用小数延迟滤波的方法，将小数延迟滤波的操作通过M路通道校正模块在频域进行；从而在数字域完成失配参数估计、失配数字校正；
所述M路通道校正模块，功能如下：
(1)校正基准失配：记录每一路傅里叶变换数据的0频点数值，即为对应直流分量，后续数据的0频点直接减去该数值，即完成基准失配的校正；
(2)增益失配及采样时间失配参数估计：以第1路为基准，提取频域变换后各通道与第1路信号的相位差，以及傅里叶变换信号峰值，对相位差计算得出的时间差，同时将该时间差与时间差理论值进行差分计算，得到待校正的采样时间失配参数；并将通道的峰值以第1路为基准进行归一化，得到待校正的增益失配参数；
(3)通道校正：通过理论计算得出理想情况下多相傅里叶变换修正项，将得到的待校正的采样时间失配参数进行复信号转变，得到exp(jωt)的形式，并将该结果与多相傅里叶变换修正项、得到待校正的增益失配参数对应相乘，完成通道校正。
2.根据权利要求1所述的基于时间交织的多相数字接收系统，其特征在于，所述M路子通道，通过控制整机的中频自检板或外部信号源注入给定频率信号，并将每一路子通道获取的信号进行AD转换后输入至对应的一级FFT。
3.根据权利要求1所述的基于时间交织的多相数字接收系统，其特征在于，所述二级FFT，针对M路通道校正模块输出的数据，对每一时间拍得到的各通道并行数据进行傅里叶变换，完成整个多相频域变换。
4.一种如权利要求1～3任一项所述基于时间交织的多相数字接收系统的数字校正方法，其特征在于，包括通道失配参数估计、通道失配数字校正，具体步骤如下：
步骤1、参数提取：通过控制整机的中频自检板或外部信号源注入给定频率信号，并将每一路子通道AD转换后的数据通过一级FFT进行傅里叶变换；
步骤2、校正基准失配：M路通道校正模块记录每一路傅里叶变换数据的0频点数值，即为对应直流分量，后续数据的0频点直接减去该数值，即完成基准失配的校正；
步骤3、增益失配及采样时间失配参数估计：以第1路为基准，计算待校正的采样时间失配参数，并将通道的峰值以第1路为基准进行归一化，得到待校正的增益失配参数；
步骤4、通道校正：通过理论计算得出理想情况下多相傅里叶变换修正项，将步骤3得到的待校正的采样时间失配参数进行复信号转变，得到exp(jωt)的形式，并将该结果与多相傅里叶变换修正项、步骤3中计算得到的待校正的增益失配参数对应相乘，完成通道校正，由M路通道校正模块输出至二级FFT；
步骤5、频域转换：二级FFT针对M路通道校正模块输出的数据，对每一时间拍得到的各通道并行数据进行傅里叶变换，完成整个多相频域变换；
步骤6、将二级FFT输出的数据输入到信号检测模块，完成对应的频域信号检测。
5.根据权利要求4所述的数字校正方法，其特征在于，步骤3所述以第1路为基准，计算待校正的采样时间失配参数，具体如下：
以第1路为基准，提取频域变换后各通道与第1路信号的相位差，以及傅里叶变换信号峰值；根据相位差计算得出时间差，同时将该时间差与时间差理论值进行差分计算，得到待校正的采样时间失配参数。
CN202111172296.1A 2021-10-08 2021-10-08 一种基于时间交织的多相数字接收系统及其数字校正方法 Active CN113965278B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111172296.1A CN113965278B (zh) 2021-10-08 2021-10-08 一种基于时间交织的多相数字接收系统及其数字校正方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111172296.1A CN113965278B (zh) 2021-10-08 2021-10-08 一种基于时间交织的多相数字接收系统及其数字校正方法

Publications (2)

Publication Number Publication Date
CN113965278A CN113965278A (zh) 2022-01-21
CN113965278B true CN113965278B (zh) 2023-06-16

Family

ID=79463526

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111172296.1A Active CN113965278B (zh) 2021-10-08 2021-10-08 一种基于时间交织的多相数字接收系统及其数字校正方法

Country Status (1)

Country Link
CN (1) CN113965278B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103825612A (zh) * 2014-01-17 2014-05-28 电子科技大学 基于时间数字转换器的采样时钟失配后台校正方法
US9231608B1 (en) * 2015-03-19 2016-01-05 Teledyne Lecroy, Inc. Method and apparatus for correction of time interleaved ADCs
US10298249B1 (en) * 2018-07-24 2019-05-21 SiTune Corporation Time error and gain offset estimation in interleaved analog-to-digital converters
CN111181558A (zh) * 2020-01-10 2020-05-19 电子科技大学 一种时域交织型模数转换器失配效应的数字校正方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9287889B2 (en) * 2014-04-17 2016-03-15 The Board Of Regents, The University Of Texas System System and method for dynamic path-mismatch equalization in time-interleaved ADC
US20170117914A1 (en) * 2015-10-23 2017-04-27 Industry-Academic Cooperation Foundation, Chosun University Method and apparatus for providing digital background calibration for mismatches in m-channel time-interleved adcs (ti-adcs)

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103825612A (zh) * 2014-01-17 2014-05-28 电子科技大学 基于时间数字转换器的采样时钟失配后台校正方法
US9231608B1 (en) * 2015-03-19 2016-01-05 Teledyne Lecroy, Inc. Method and apparatus for correction of time interleaved ADCs
US10298249B1 (en) * 2018-07-24 2019-05-21 SiTune Corporation Time error and gain offset estimation in interleaved analog-to-digital converters
CN111181558A (zh) * 2020-01-10 2020-05-19 电子科技大学 一种时域交织型模数转换器失配效应的数字校正方法

Also Published As

Publication number Publication date
CN113965278A (zh) 2022-01-21

Similar Documents

Publication Publication Date Title
Vogel et al. Time-interleaved analog-to-digital converters: Status and future directions
Razavi Problem of timing mismatch in interleaved ADCs
Razavi Design considerations for interleaved ADCs
US20060195301A1 (en) Method and apparatus for artifact signal reduction in systems of mismatched interleaved digitizers
Liu et al. Adaptive calibration of channel mismatches in time-interleaved ADCs based on equivalent signal recombination
KR20120047790A (ko) 타임?인터리빙된 아날로그?디지털 컨버터를 위한 로버스트 이득 및 위상 캘리브레이션 방법
CN104901695A (zh) 一种用于tiadc采样时间误差的校准模块及其校准方法
Li et al. A background correlation-based timing skew estimation method for time-interleaved ADCs
CN105720983A (zh) 用于时间交织模数转换系统的误差估计方法和装置
CN108055039B (zh) 一种用于tiadc采样时间误差的全数字校准模块及其校准方法
CN109274372B (zh) 一种tiadc系统通道间采样时刻失配误差提取方法
CN108494403B (zh) 一种双通道tiadc采样保持电路失配自适应校准方法
CN104734711A (zh) 一种用于tiadc通道间增益误差的校准模块及其校准方法
CN115425974A (zh) 时域交织型模数转换器时间偏差的数字校准系统及方法
Li et al. A review on calibration methods of timing-skew in time-interleaved ADCs
CN110208601B (zh) 基于fpga的瞬时测频方法及其数字接收机
CN113965278B (zh) 一种基于时间交织的多相数字接收系统及其数字校正方法
Tertinek et al. Reconstruction of two-periodic nonuniformly sampled band-limited signals using a discrete-time differentiator and a time-varying multiplier
Liu et al. A digital adaptive calibration method of timing mismatch in TIADC based on adjacent channels Lagrange mean value difference
CN108696464B (zh) 一种iq与4通道tiadc联合失真盲估计与修正方法
Wei et al. Compensation of dynamic nonlinear mismatches in time-interleaved analog-to-digital converter
Xie et al. All-digital calibration algorithm based on channel multiplexing for TI-ADCs
Qin et al. Correction of sample-time error for time-interleaved sampling system using cubic spline interpolation
Dong et al. Channel gain mismatch and time delay calibration for modulated wideband converter‐based compressive sampling
Song et al. Digital estimation and compensation of analog errors in frequency-interleaved ADCs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant