CN108055039B - 一种用于tiadc采样时间误差的全数字校准模块及其校准方法 - Google Patents

一种用于tiadc采样时间误差的全数字校准模块及其校准方法 Download PDF

Info

Publication number
CN108055039B
CN108055039B CN201810090351.4A CN201810090351A CN108055039B CN 108055039 B CN108055039 B CN 108055039B CN 201810090351 A CN201810090351 A CN 201810090351A CN 108055039 B CN108055039 B CN 108055039B
Authority
CN
China
Prior art keywords
module
result
delay
order
digital signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810090351.4A
Other languages
English (en)
Other versions
CN108055039A (zh
Inventor
陈红梅
闫辉
邓红辉
尹勇生
孟煦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei University of Technology
Original Assignee
Hefei University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei University of Technology filed Critical Hefei University of Technology
Priority to CN201810090351.4A priority Critical patent/CN108055039B/zh
Publication of CN108055039A publication Critical patent/CN108055039A/zh
Application granted granted Critical
Publication of CN108055039B publication Critical patent/CN108055039B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration

Abstract

本发明公开了一种用于TIADC采样时间误差的全数字校准模块，TIADC是由时钟模块、数据转换模块、校准模块和数据复合模块构成，其中校准模块包括：符号判断单元、高阶时间误差补偿单元、误差提取单元；本发明能以较低的硬件消耗完成能适用于任意通道的TIADC系统校准，且该校准方案能够校准整个Nyquist采样频率以内的信号，并且进行高效的补偿，从而以较小的硬件开销快速准确地实现通道间时间误差的校准。

Description

一种用于TIADC采样时间误差的全数字校准模块及其校准 方法
技术领域
本发明涉及模拟数字转换领域，更具体地说是一种多通道时间交织模数转换器采样时间误差的全数字校准模块及其校准算法。
背景技术
随着社会信息技术的快速发展，在通信、计算机、仪表控制等领域对模数转换器(Analog-to-digital)的性能要求越来越高，因此高性能的ADC具有非常广泛的应用，并且有着重要的战略意义。受目前ADC发展水平和工艺水平的限制，单个ADC的性能很难同时满足高速率和高精度的要求，因此时间交织模数转换器(TIADC)应运而生。
TIADC(Time-Interleaved Analog-to-DigitalConverter)即时间交织模数转换器是一种并行交替型ADC，采用并行的结构能够大大的提高系统的采样速率，但是由于各通道存在时间失配、增益失配和失调失配，三种失配严重影响了TIADC的性能。目前TIADC对于采样时间误差的校准方案主要有两种：基于已知输入信号的前台校准算法和未知输入信号的后台校准算法，前台校准算法具有硬件复杂度低、校准精度高的优点，但是需要中断ADC的工作，不具有实时校准误差的能力，而后台校准算法能够实时准确地校准误差。在后台校准算法中，有基于极性、频域和相关性等时间误差检测方案，时间误差补偿方案则主要有基于Taylor、Farror和可变延迟线等方案，但是大多数校准方案均存在下述问题的一种或者几种：硬件复杂度高、输入带宽过小、不能校准多频信号、不是全数字校准、校准精度低等。文献[基于泰勒级数的TIADC通道误差自适应修正方法，王亚军]提出一种基于参考通道的校正方案，但是额外的参考ADC增加了系统的硬件消耗，文献[An8Bits4Gs/s120mWCOMSADC,HegongWei]提出的一种基于统计学的误差提取方案，该方案能够简单有效的提取时间误差，然而该方案利用可变延迟线进行时间误差的补偿，这导致校准精度不高，文献[一种TIADC时间失配误差自适应校准算法，尹勇生]提出的基于一阶Taylor级联的补偿方案，该方案校准精度较高，但是不能处理多频信号，文献[时间交织ADC全数字校准算法的研究与设计，蹇茂琛]提出的基于高阶Taylor的补偿方案，该方案校准精度较高，对Nyquist采样频率以内的信号能进行有效校准，但其中用到等波纹最佳逼近带通滤波器，这不仅消耗大量硬件资源，而且还存在判断不精确的问题。
发明内容
本发明为了克服现有技术存在的不足之处，提供一种用于TIADC采样时间误差的全数字校准模块及其校准方法，以期以较低的硬件消耗完成能适用于任意通道的TIADC系统校准，且该校准方案能够校准整个Nyquist采样频率以内的信号，并且进行高效的补偿，从而以较小的硬件开销快速准确地实现通道间时间误差的校准。
本发明为解决技术问题采用如下技术方案：
本发明一种用于TIADC采样时间误差的全数字校准模块，所述TIADC是由时钟模块、数据转换模块、校准模块和数据复合模块构成，其特点是：设置所述校准模块包括：符号判断单元、高阶时间误差补偿单元、误差提取单元；
所述数据转换模块在所述时钟模块控制下将外部输入信号x转换为m个通道的数字信号{y1,y2,…,yi,…,ym}并传递给所述校准模块；其中yi表示第i个通道的数字信号，i＝1,2,…,m；
所述符号判断单元对所述m个通道的数字信号{y1,y2,…,yi,…,ym}中任意相邻的3个通道的数字信号{yi-1,yi,yi+1}进行符号判断，得到符号值sign并传递给所述高阶时间误差补偿单元；当i＝1时，令i-1为m；当i＝m，令i+1为1；
所述高阶时间误差补偿单元根据所述符号值sign对m-1个通道的数字信号{y2,…,yi,…,ym}进行数字校准，得到m-1个校准后的数字信号
Figure GDA0002752963150000021
Figure GDA0002752963150000022
表示第i个校准后的数字信号；
所述符号判断单元根据所述第i个校准后的数字信号
Figure GDA0002752963150000023
对第1个通道的数字信号y1进行延迟处理，得到延迟后的数字信号
Figure GDA0002752963150000024
所述误差提取单元以所述延迟后的数字信号
Figure GDA0002752963150000025
作为参考通道，对所述m-1个校准后的数字信号
Figure GDA0002752963150000026
进行时间误差提取，得到m-1个时间误差量{Δt2,…,Δti,…,Δtm}并反馈给所述高阶时间误差补偿单元用于校准处理，其中Δti表示第i个校准后的数字信号
Figure GDA0002752963150000027
的时间误差量，且2≤i≤m；
所述数据复合模块将所述延迟后的数字信号
Figure GDA0002752963150000028
和所述高阶时间误差补偿单元输出的校准后的数字信号进行复合处理，得到所述TIADC的输出信号
Figure GDA0002752963150000029
本发明所述的用于TIADC采样时间误差的全数字校准模块的特点也在于，所述符号判断单元包括：3个延迟模块、1个一阶求导模块、1个加法器模块、1个乘法器模块、1个选通模块、1个指数平均器模块；
所述一阶求导模块对第i个通道的数字信号yi进行处理，并将得到的求导结果传递给所述乘法器模块；
2个延迟模块分别对2个通道的数字信号{yi-1,yi+1}进行处理，得到的结果分别输出给所述加法器模块进行处理，得到的加法结果也传递给所述乘法器模块；
由所述乘法器模块对所述求导结果和加法结果进行处理，得到的乘法结果传递给所述指数平均器模块进行处理，得到的平均结果传递给所述选通模块，由所述选通模块得到符号值sign并输出；
另一延迟模块对第1个通道的数字信号y1进行延迟处理，得到延迟后的数字信号
Figure GDA0002752963150000031
并输出。
所述高阶时间误差补偿单元是由m-1个单路补偿模块组成，任意第i个单路补偿模块包括：6个延迟模块、1个一阶求导模块、1个二阶求导模块、1个三阶求导模块、3个乘法器模块、3个加法器模块；
第i个单路补偿模块中第1个延迟模块对所述第i个通道的数字信号yi进行处理，得到的第1个延迟结果给第1个加法器模块；
第i个单路补偿模块中一阶求导模块对所述第i个通道的数字信号yi进行处理，得到的1阶求导结果传递给第1个乘法器模块；
所述第1个乘法器模块接收第i个校准后的数字信号
Figure GDA0002752963150000032
的时间误差量Δti与所述符号值sign的乘积值sign×Δti以及所述1阶求导结果并进行处理，得到的第1个乘法结果传递给所述第1个加法器模块；
由第1个加法器模块对所述第1个乘法结果和第1个延迟结果进行处理，得到1阶补偿结果
Figure GDA0002752963150000033
并分别传递给第2个延迟模块和所述二阶求导模块；
由第2个延迟模块得到的第2个延迟结果并传递给第3个延迟模块进行处理，得到的第3个延迟结果并传递给第2个加法器模块；
所述二阶求导模块对所述1阶补偿结果
Figure GDA0002752963150000034
进行处理，得到的2阶求导结果并传递给第2个乘法器模块；
所述第2个乘法器模块接收乘积值sign×Δti平方的二分之一和所述2阶求导结果并进行处理，得到的第2个乘法结果传递给所述第2个加法器模块；
由所述第2个加法器模块得到2阶补偿结果
Figure GDA0002752963150000041
并分别传递给第4个延迟模块和所述三阶求导模块；
由所述第4个延迟模块得到的第4个延迟结果并传递给第5个延迟模块进行处理，得到的第5个延迟结果并传递给第6个延迟模块，得到的第6个延迟结果并传递给第3个加法器模块；
所述三阶求导模块对所述2阶补偿结果
Figure GDA0002752963150000042
进行处理，得到的3阶求导结果并传递给第3个乘法器模块；
所述第3个乘法器模块接收所述乘积值sign×Δti立方的三分之一和所述3阶求导结果并进行处理，得到的第3个乘法结果传递给所述第3个加法器模块；
由所述第3个加法器模块得到3阶补偿结果
Figure GDA0002752963150000043
作为所述第i个校准后的数字信号
Figure GDA0002752963150000044
并输出。
本发明一种用于TIADC内采样时间误差的校准方法的特点是按如下步骤进行：
步骤1、对外部输入信号x经过数据转换处理后，得到m个通道的数字信号{y1,y2,…,yi,…,ym}，其中yi表示第i个通道的数字信号，i＝1,2,…,m；
步骤2、对所述m个通道的数字信号{y1,y2,…,yi,…,ym}中任意相邻的3个通道的数字信号{yi-1,yi,yi+1}进行符号判断，得到符号值sign；其中，当i＝1时，令i-1为m；当i＝m，令i+1为1；
步骤3、定义校准次数为k，并初始化k＝1；将m-1个通道的数字信号{y2,…,yi,…,ym}作为m-1个通道初始的数字信号
Figure GDA0002752963150000045
步骤4、根据所述符号值sign对m-1个通道的数字信号
Figure GDA0002752963150000046
进行第k次数字校准，得到m-1个通道第k次校准后的数字信号
Figure GDA0002752963150000047
Figure GDA0002752963150000048
表示第i个通道第k次校准后的数字信号；
步骤5、根据所述第i个通道第k次校准后的数字信号
Figure GDA0002752963150000049
对第1个通道的数字信号y1进行延迟处理，得到延迟后的第k次数字信号
Figure GDA0002752963150000051
步骤6、以所述延迟后的第k次数字信号
Figure GDA0002752963150000052
作为参考通道，对所述m-1个通道第k次校准后的数字信号
Figure GDA0002752963150000053
进行时间误差提取，得到m-1个通道第k次时间误差量
Figure GDA0002752963150000054
其中
Figure GDA0002752963150000055
表示第i个通道第k次校准后的数字信号
Figure GDA0002752963150000056
的时间误差量，且2≤i≤m；
步骤7、对所述延迟后的数字信号
Figure GDA00027529631500000513
和所述m-1个通道第k次校准后的数字信号
Figure GDA0002752963150000057
进行复合处理，得到所述TIADC的第k次输出信号
Figure GDA0002752963150000058
步骤8、令k+1赋值给k后，并返回步骤4。
本发明所述的用于TIADC内采样时间误差的校准方法的特点也在于，所述步骤2是按如下步骤进行：
步骤2.1、对第i个通道的数字信号yi进行一阶求导，得到求导结果；
步骤2.2、对2个通道的数字信号{yi-1,yi+1}进行分别延迟处理得到延迟结果进行加法运算，得到加法结果；
步骤2.3、对所述加法结果和求导结果进行乘法运算，得到的乘法结果进行求平均，得到平均结果；
步骤2.4、对所述平均结果提取相应的符号作为符号值sign。
所述步骤4是按如下步骤进行：
步骤4.1、对所述第i个通道的数字信号yi进行一阶求导得到的1阶求导结果；同时对所述第i个通道的数字信号yi进行延迟处理，得到第1个延迟结果；
步骤4.2、根据第i个第k次校准后的数字信号
Figure GDA0002752963150000059
的时间误差量Δti与所述符号值sign的乘积值sign×Δti对所述1阶求导结果进行乘法运算，得到第1个乘法结果；
步骤4.3、对所述第1个乘法结果和第1个延迟结果进行加法运算，得到第k次的1阶补偿结果
Figure GDA00027529631500000510
步骤4.4、对所述第k次的1阶补偿结果
Figure GDA00027529631500000511
进行两次延迟处理，得到第3个延迟结果，同时对所述第k次的1阶补偿结果
Figure GDA00027529631500000512
进行二阶求导，得到的2阶求导结果；
步骤4.5、根据乘积值sign×Δti平方的二分之一对所述2阶求导结果进行乘法运算，得到第2个乘法结果；
步骤4.6、对所述第3个延迟结果和第2个乘法结果进行加法运算，得到第k次的2阶补偿结果
Figure GDA0002752963150000061
步骤4.7、对所述第k次的2阶补偿结果
Figure GDA0002752963150000062
进行三次延迟处理，得到第6个延迟结果，同时对所述第k次的2阶补偿结果
Figure GDA0002752963150000063
进行三阶求导，得到的3阶求导结果；
步骤4.8、根据乘积值sign×Δti立方的三分之一对所述3阶求导结果进行乘法运算，得到第3个乘法结果；
步骤4.9、对所述3个乘法结果和第6个延迟结果进行加法运算，得到第k次的3阶补偿结果
Figure GDA0002752963150000064
作为所述第i个校准后的数字信号
Figure GDA0002752963150000065
与已有技术相比，本发明有益效果体现在：
1、本文提出的一种用于TIADC采样时间误差的全数字校准模块及其校准方案，采用全数字的校准系统，易于实现，适用于任意通道的场合，可实现宽带宽输入，校准精度高，且在高频输入下校准精度高；
2、本发明所提出的符号判断模块，在步骤2时提取了符号值sign，符号值sign输入到步骤4修正高阶补偿模块的误差补偿过程，以实现Nyquist频率内的准确校准，并且输入频率在Nyquist频率外时也有很好的校准效果，扩展了输入信号带宽；
3、本发明所提出的符号判断模块相对独立，可以应用于任意通道数的场合，该算法具有很强的移植性。
4、本发明改进了传统的误差校准模块，改进后的误差校准模块无需额外的参考通道，不仅能够校准系统Nyquist之内的输入信号，还对系统Nyquist之外的输入信号也有很好的校准效果，在保证校准精度的前提下，降低了系统的硬件复杂度。
附图说明
图1a是现有技术中多通道时间交织模数转换器的原理框图；
图1b是现有技术中多通道时间交织模数转换器采样时钟图；
图2是本发明在M通道应用场合的校准原理框图；
图3是本发明校准算法中符号判断模块原理框架图；
图4是本发明校准算法中单路补偿模块原理框架图；
图5a是本发明校准算法中一阶求导模块原理框架图；
图5b是本发明校准算法中二阶求导模块原理框架图；
图5c是本发明校准算法中三阶求导模块原理框架图；
图6是本发明校准算法中的误差估计模块框架图；
图7a是本发明中指数平均器模块的原理框架图；
图7b是本发明中LMS迭代模块的原理框架图；
图8是本发明中数据复合模块的原理框架图；
图9a是本发明在4通道应用场合，符号判断模块中i取1时的校准原理框图；
图9b是本发明在4通道应用场合的校准采样时钟图；
图10a是输入信号的归一化频率为0.05时，图9a中未经过校准的TIADC输出信号的频谱；
图10b是输入信号的归一化频率为0.05时，图9a中校准后的TIADC输出信号的频谱。
图11a是输入信号的归一化频率为0.48时，图9a中未经过校准的TIADC输出信号的频谱；
图11b是输入信号的归一化频率为0.48时，图9a中校准后的TIADC输出信号的频谱。
具体实施方式
本实施例中，一种用于TIADC采样时间误差的全数字校准模块，如图2所示；TIADC是由时钟模块、数据转换模块、校准模块和数据复合模块构成，其中，设置校准模块包括：符号判断单元、高阶时间误差补偿单元、误差提取单元；
如图1a所示，时钟模块由一个系统时钟和一个多相时钟发生器组成，系统时钟clks进入多相时钟发生器分频成各子通道的采样时钟clk1,clk2…clki…clkm；数据转换模块由m个采样保持电路和m个子通道ADC构成的m个通道；m个采样保持电路分别由m个采样时钟clk1,clk2…clki…clkm进行控制；
如图1b所示，每个子通道的控制时钟是由时钟模块中的多相时钟发生器获得的，各相邻子通道间控制时钟相差一个固定的相位差，这个相位差就是系统的采样时钟，而单个子通道ADC的采样时钟周期是系统采用时钟周期的m倍；
数据转换模块在时钟模块控制下将外部输入信号x转换为m个通道的数字信号{y1,y2,…,yi,…,ym}并传递给校准模块；其中yi表示第i个通道的数字信号，i＝1,2,…,m；
符号判断单元对m个通道的数字信号{y1,y2,…,yi,…,ym}中任意相邻的3个通道的数字信号{yi-1,yi,yi+1}进行符号判断，得到符号值sign并传递给高阶时间误差补偿单元；当i＝1时，令i-1为m；当i＝m，令i+1为1；
高阶时间误差补偿单元根据符号值sign对m-1个通道的数字信号{y2,…,yi,…,ym}进行数字校准，得到m-1个校准后的数字信号
Figure GDA0002752963150000081
Figure GDA0002752963150000082
表示第i个校准后的数字信号；
符号判断单元根据第i个校准后的数字信号
Figure GDA0002752963150000083
对第1个通道的数字信号y1进行延迟处理，得到延迟后的数字信号
Figure GDA0002752963150000084
误差提取单元以延迟后的数字信号
Figure GDA0002752963150000085
作为参考通道，对m-1个校准后的数字信号
Figure GDA0002752963150000086
进行时间误差提取，得到m-1个时间误差量{Δt2,…,Δti,…,Δtm}并反馈给高阶时间误差补偿单元用于校准处理，其中Δti表示第i个校准后的数字信号
Figure GDA0002752963150000087
的时间误差量，且2≤i≤m；
数据复合模块将延迟后的数字信号
Figure GDA0002752963150000088
和高阶时间误差补偿单元输出的校准后的数字信号进行复合处理，得到TIADC的输出信号
Figure GDA0002752963150000089
如图3所示；其中符号判断单元包括：3个延迟模块、1个一阶求导模块、1个加法器模块、1个乘法器模块、1个选通模块、1个指数平均器模块；
一阶求导模块对第i个通道的数字信号yi进行处理，并将得到的求导结果传递给乘法器模块；
2个延迟模块分别对2个通道的数字信号{yi-1,yi+1}进行处理，得到的结果分别输出给加法器模块进行处理，加法器的输出作为求导的判断参考，加法结果也传递给乘法器模块；
由乘法器模块对求导结果和加法结果进行做乘，若二者符号一致，乘法器的结果应为正，若二者符号不一致，乘法器的结果应为负；得到的乘法结果传递给指数平均器模块进行求平均，以消除离散的误差量；得到的平均结果传递给选通模块，由选通模块判断：求平均的结果为正，即输出1，反之，输出为-1，作为符号值sign并输出；
另需要延迟模块对第1个通道的数字信号y1进行延迟处理，与通过高阶时间误差补偿模块后的其他路信号时序对齐，延迟后的数字信号
Figure GDA0002752963150000091
并输出。
如图4所示；高阶时间误差补偿单元是由m-1个单路补偿模块组成，任意第i个单路补偿模块包括：6个延迟模块、1个一阶求导模块、1个二阶求导模块、1个三阶求导模块、3个乘法器模块、3个加法器模块；
第i个单路补偿模块中第1个延迟模块对第i个通道的数字信号yi进行处理，得到的第1个延迟结果给第1个加法器模块；
第i个单路补偿模块中一阶求导模块对第i个通道的数字信号yi进行处理，得到的1阶求导结果yi′传递给第1个乘法器模块；
第1个乘法器模块接收第i个校准后的数字信号
Figure GDA0002752963150000099
的时间误差量Δti与符号值sign的乘积值sign×Δti以及1阶求导结果并进行处理，得到的第1个乘法结果sign×ri×yi′传递给第1个加法器模块；
由第1个加法器模块对第1个乘法结果和第1个延迟结果进行处理，得到1阶补偿结果
Figure GDA0002752963150000092
并分别传递给第2个延迟模块和二阶求导模块；
由第2个延迟模块得到的第2个延迟结果并传递给第3个延迟模块进行处理，得到的第3个延迟结果并传递给第2个加法器模块；
二阶求导模块对1阶补偿结果
Figure GDA0002752963150000093
进行处理，得到的2阶求导结果
Figure GDA0002752963150000094
并传递给第2个乘法器模块；
第2个乘法器模块接收乘积值sign×Δti平方的二分之一和2阶求导结果并进行处理，得到的第2个乘法结果
Figure GDA0002752963150000095
传递给第2个加法器模块；
由第2个加法器模块得到2阶补偿结果
Figure GDA0002752963150000096
并分别传递给第4个延迟模块和三阶求导模块；
由第4个延迟模块得到的第4个延迟结果并传递给第5个延迟模块进行处理，得到的第5个延迟结果并传递给第6个延迟模块，得到的第6个延迟结果并传递给第3个加法器模块；
三阶求导模块对2阶补偿结果
Figure GDA0002752963150000097
进行处理，得到的3阶求导结果
Figure GDA0002752963150000098
并传递给第3个乘法器模块；
第3个乘法器模块接收乘积值sign×Δti立方的三分之一和3阶求导结果并进行处理，得到的第3个乘法结果
Figure GDA0002752963150000101
传递给第3个加法器模块；
由第3个加法器模块得到3阶补偿结果
Figure GDA0002752963150000102
作为第i个校准后的数字信号
Figure GDA0002752963150000103
并输出；高阶时间误差补偿单元利用对带有时间误差量的信号yi做泰勒展开的原理，消除了由时间误差带来的信号偏移；
如图5a所示；一阶求导模块采用三点公式求导，将进入的信号求一阶导数并输出结果；
如图5b所示；二阶求导模块同样采用三点公式求导将进入的信号求一阶导数后再对一阶导数进行求导得到二阶导数，并输出结果；
如图5c所示；三阶求导模块同样采用三点公式求导将进入的信号求一阶导数后再对一阶导数进行求导得到二阶导数，在对二阶导数求导得到三阶导数，并输出结果；
如图6所示；误差提取模块由m-1个误差估计模块组成，其中第i-1个误差估计模块(1≤i-1≤m-1)对由经过高阶误差补偿模块中第i-1个单路补偿模块(1≤i-1≤m-1)校准后的信号进行误差估计，第i-1个误差估计模块(1≤i-1≤m-1)接受来自来ADC(i-1)、ADC(i)、ADC(i+1)经过高阶时间误差补偿模块后的输出
Figure GDA0002752963150000104
分别进入相应的延迟模块，
Figure GDA0002752963150000105
与
Figure GDA0002752963150000106
作乘法运算，
Figure GDA0002752963150000107
作乘法运算；两个乘法器模块的输出共同进入加法器模块，做差运算得到的信号进入对应的指数平均期模块，指数平均器的输出eerror≈cos(Δti+1-Δti+1)-cos(Δti+1-Δti+1)，经过LMS迭代后得到第i路信号(2≤i≤m)的误差参数Δti；
如图7a所示；数据进入指数平均模块后先乘
Figure GDA0002752963150000108
后，与延迟模块保存的结果乘
Figure GDA0002752963150000109
共同输入到加法器中进行加法运算，相加后的结果再进入延迟模块保存，输出结果为延迟模块储存的值，该值近似为输入信号的平均值；
如图7b所示；信号进入LMS迭代模块后先乘
Figure GDA00027529631500001010
后累加，输出结果为累加后的值，该值逼近准确的时间误差参数Δti；
如图8所示；数据符合模块是将多路(m路)ADC的结果符合为一路信号，并保留所有通道ADC的信息并进行时序排列，counter控制使能端s，依次输出数字1～m控制多路选择器的开关断开，当数字为1时，选择第1路开启，其他路关闭，当数字为2时，选择第2路开启，其他路关闭……开关依次导通，将多路m路ADC的结果符合为一路信号；
如图9a所示；将本发明应用在4通道，采样速率1G的TIADC为例，构成4通道的TIADC，图9a为4通道TIADC的时钟关系；
如图9b所示为整个TIADC系统和校准模块的结构。采样速率Fs＝1GHz，各个子通道的采样速率为Fsub＝Fs/4＝250MHz，符号判断模块中i取1，校准算法框图如图9b所示，具体是按如下步骤进行：
步骤1、对外部输入信号x经过数据转换处理后，得到m个通道的数字信号{y1,y2,y3,y4}；
步骤2、对步骤1中m个通道的数字信号{y1,y2,y3}进行符号判断；
步骤3、对步骤2中的第1个通道的数字信号y1进行一阶求导，得到求导结果；另2个通道的数字信号{y4,y2}进行分别延迟处理得到延迟结果进行加法运算，得到加法结果；
步骤4、对步骤3中加法结果和求导结果进行乘法运算，得到的乘法结果进行求平均，得到平均结果；
步骤5、对步骤4中平均结果提取相应的符号作为符号值sign。
步骤6、定义校准次数为k，并初始化k＝1；将所述3个通道的数字信号{y2,y3,y4}作为3个通道初始的数字信号
Figure GDA0002752963150000111
步骤7、对m-1个通道的数字信号
Figure GDA0002752963150000112
进行第k次数字校准，其中分别对第i个通道的数字信号yi进行一阶求导得到的1阶求导结果，其中i＝1,2,3；同时对所述第i个通道的数字信号yi进行延迟处理，得到第1个延迟结果；
步骤8、根据第i个第k次校准后的数字信号
Figure GDA0002752963150000113
的时间误差量Δti与步骤5中符号值sign的乘积值sign×Δti对所述1阶求导结果进行乘法运算，得到第1个乘法结果；
步骤9、对步骤8中第1个乘法结果和步骤7中第1个延迟结果进行加法运算，得到第k次的1阶补偿结果
Figure GDA0002752963150000114
步骤10、对步骤9中第k次的1阶补偿结果
Figure GDA0002752963150000115
进行两次延迟处理，得到第3个延迟结果，同时对所述第k次的1阶补偿结果
Figure GDA0002752963150000121
进行二阶求导，得到的2阶求导结果；
步骤11、根据乘积值sign×Δti平方的二分之一对所述2阶求导结果进行乘法运算，得到第2个乘法结果；
步骤12、对步骤11中第2个乘法结果和步骤10中第3个延迟结果进行加法运算，得到第k次的2阶补偿结果
Figure GDA0002752963150000122
步骤13、对步骤12中第k次的2阶补偿结果
Figure GDA0002752963150000123
进行三次延迟处理，得到第6个延迟结果，同时对所述第k次的2阶补偿结果
Figure GDA0002752963150000124
进行三阶求导，得到的3阶求导结果；
步骤14、根据乘积值sign×Δti立方的三分之一对所述3阶求导结果进行乘法运算，得到第3个乘法结果；
步骤15、对步骤14中3个乘法结果和步骤13中第6个延迟结果进行加法运算，得到第k次的3阶补偿结果
Figure GDA0002752963150000125
作为所述第i个校准后的数字信号
Figure GDA0002752963150000126
共得到3个通道第k次校准后的数字信号
Figure GDA0002752963150000127
步骤16、根据步骤15中第i个通道第k次校准后的数字信号
Figure GDA0002752963150000128
对第1个通道的数字信号y1进行延迟处理，得到延迟后的第k次数字信号
Figure GDA0002752963150000129
步骤17、以步骤16中延迟后的第k次数字信号
Figure GDA00027529631500001210
作为参考通道，对所述m-1个通道第k次校准后的数字信号
Figure GDA00027529631500001211
进行时间误差提取，得到3个通道第k次时间误差量
Figure GDA00027529631500001212
步骤18、对步骤17中延迟后的数字信号
Figure GDA00027529631500001213
和3个通道第k次校准后的数字信号
Figure GDA00027529631500001214
进行复合处理，得到所述TIADC的第k次输出信号
Figure GDA00027529631500001215
步骤19、令k+1赋值给k后，并返回步骤7。
图10a是所实施例输入信号归一化频率为0.05的系统未经过校准的输出频谱图，可以看出，有时间失配造成的杂散频谱存在。
图10b是所实施例输入信号归一化频率为0.05的系统经过校准后的输出频谱图，可以看出，时间失配造成的杂散频谱已被消除，系统性能得到了明显的提高。
图11a是所实施例输入信号归一化频率为0.48的系统未经过校准的输出频谱图，可以看出，有时间失配造成的杂散频谱存在。
图11b是所实施例输入信号归一化频率为0.48的系统经过校准后的输出频谱图，可以看出，时间失配造成的杂散频谱明显变短，系统性能得到了提高。
图10b和图11b是所实施例系统分别在低频和高频输入时校准后的输出频谱图，可以看出该系统对低频和高频信号的时间误差都有着很好的校准效果，具有较广的使用性。

Claims (6)

1.一种用于TIADC采样时间误差的全数字校准模块，所述TIADC是由时钟模块、数据转换模块、校准模块和数据复合模块构成，其特征是：设置所述校准模块包括：符号判断单元、高阶时间误差补偿单元、误差提取单元；
所述数据转换模块在所述时钟模块控制下将外部输入信号x转换为m个通道的数字信号{y1,y2,…,yi,…,ym}并传递给所述校准模块；其中yi表示第i个通道的数字信号，i＝1,2,…,m；
所述符号判断单元对所述m个通道的数字信号{y1,y2,…,yi,…,ym}中任意相邻的3个通道的数字信号{yi-1,yi,yi+1}进行符号判断，得到符号值sign并传递给所述高阶时间误差补偿单元；当i＝1时，令i-1为m；当i＝m，令i+1为1；
所述高阶时间误差补偿单元根据所述符号值sign对m-1个通道的数字信号{y2,…,yi,…,ym}进行数字校准，得到m-1个校准后的数字信号
Figure FDA0002773859430000011
Figure FDA0002773859430000012
表示第i个校准后的数字信号；
所述符号判断单元根据所述第i个校准后的数字信号
Figure FDA0002773859430000013
对第1个通道的数字信号y1进行延迟处理，得到延迟后的数字信号
Figure FDA0002773859430000014
所述误差提取单元以所述延迟后的数字信号
Figure FDA0002773859430000015
作为参考通道，对所述m-1个校准后的数字信号
Figure FDA0002773859430000016
进行时间误差提取，得到m-1个时间误差量{Δt2,…,Δti,…,Δtm}并反馈给所述高阶时间误差补偿单元用于校准处理，其中Δti表示第i个校准后的数字信号
Figure FDA0002773859430000017
的时间误差量，且2≤i≤m；
所述数据复合模块将所述延迟后的数字信号
Figure FDA0002773859430000018
和所述高阶时间误差补偿单元输出的校准后的数字信号进行复合处理，得到所述TIADC的输出信号
Figure FDA0002773859430000019
2.根据权利要求1所述的用于TIADC采样时间误差的全数字校准模块，其特征是，所述符号判断单元包括：3个延迟模块、1个一阶求导模块、1个加法器模块、1个乘法器模块、1个选通模块、1个指数平均器模块；
所述一阶求导模块对第i个通道的数字信号yi进行处理，并将得到的求导结果传递给所述乘法器模块；
2个延迟模块分别对2个通道的数字信号{yi-1,yi+1}进行处理，得到的结果分别输出给所述加法器模块进行处理，得到的加法结果也传递给所述乘法器模块；
由所述乘法器模块对所述求导结果和加法结果进行处理，得到的乘法结果传递给所述指数平均器模块进行处理，得到的平均结果传递给所述选通模块，由所述选通模块得到符号值sign并输出；
另一延迟模块对第1个通道的数字信号y1进行延迟处理，得到延迟后的数字信号
Figure FDA0002773859430000021
并输出。
3.根据权利要求1所述的用于TIADC采样时间误差的全数字校准模块，其特征是，所述高阶时间误差补偿单元是由m-1个单路补偿模块组成，任意第i个单路补偿模块包括：6个延迟模块、1个一阶求导模块、1个二阶求导模块、1个三阶求导模块、3个乘法器模块、3个加法器模块；
第i个单路补偿模块中第1个延迟模块对所述第i个通道的数字信号yi进行处理，得到的第1个延迟结果给第1个加法器模块；
第i个单路补偿模块中一阶求导模块对所述第i个通道的数字信号yi进行处理，得到的1阶求导结果传递给第1个乘法器模块；
所述第1个乘法器模块接收第i个校准后的数字信号
Figure FDA0002773859430000022
的时间误差量Δti与所述符号值sign的乘积值sign×Δti以及所述1阶求导结果并进行处理，得到的第1个乘法结果传递给所述第1个加法器模块；
由第1个加法器模块对所述第1个乘法结果和第1个延迟结果进行处理，得到1阶补偿结果
Figure FDA0002773859430000025
并分别传递给第2个延迟模块和所述二阶求导模块；
由第2个延迟模块得到的第2个延迟结果并传递给第3个延迟模块进行处理，得到的第3个延迟结果并传递给第2个加法器模块；
所述二阶求导模块对所述1阶补偿结果
Figure FDA0002773859430000023
进行处理，得到的2阶求导结果并传递给第2个乘法器模块；
所述第2个乘法器模块接收乘积值sign×Δti平方的二分之一和所述2阶求导结果并进行处理，得到的第2个乘法结果传递给所述第2个加法器模块；
由所述第2个加法器模块得到2阶补偿结果
Figure FDA0002773859430000024
并分别传递给第4个延迟模块和所述三阶求导模块；
由所述第4个延迟模块得到的第4个延迟结果并传递给第5个延迟模块进行处理，得到的第5个延迟结果并传递给第6个延迟模块，得到的第6个延迟结果并传递给第3个加法器模块；
所述三阶求导模块对所述2阶补偿结果
Figure FDA00027738594300000310
进行处理，得到的3阶求导结果并传递给第3个乘法器模块；
所述第3个乘法器模块接收所述乘积值sign×Δti立方的三分之一和所述3阶求导结果并进行处理，得到的第3个乘法结果传递给所述第3个加法器模块；
由所述第3个加法器模块得到3阶补偿结果
Figure FDA00027738594300000311
作为所述第i个校准后的数字信号
Figure FDA00027738594300000312
并输出。
4.一种用于TIADC内采样时间误差的校准方法，其特征是按如下步骤进行：
步骤1、对外部输入信号x经过数据转换处理后，得到m个通道的数字信号{y1,y2,…,yi,…,ym}，其中yi表示第i个通道的数字信号，i＝1,2,…,m；
步骤2、对所述m个通道的数字信号{y1,y2,…,yi,…,ym}中任意相邻的3个通道的数字信号{yi-1,yi,yi+1}进行符号判断，得到符号值sign；其中，当i＝1时，令i-1为m；当i＝m，令i+1为1；
步骤3、定义校准次数为k，并初始化k＝1；将m-1个通道的数字信号{y2,…,yi,…,ym}作为m-1个通道初始的数字信号
Figure FDA0002773859430000031
步骤4、根据所述符号值sign对m-1个通道的数字信号
Figure FDA0002773859430000032
进行第k次数字校准，得到m-1个通道第k次校准后的数字信号
Figure FDA0002773859430000033
Figure FDA0002773859430000034
表示第i个通道第k次校准后的数字信号；
步骤5、根据所述第i个通道第k次校准后的数字信号
Figure FDA00027738594300000313
对第1个通道的数字信号y1进行延迟处理，得到延迟后的第k次数字信号
Figure FDA0002773859430000035
步骤6、以所述延迟后的第k次数字信号
Figure FDA0002773859430000036
作为参考通道，对所述m-1个通道第k次校准后的数字信号
Figure FDA0002773859430000037
进行时间误差提取，得到m-1个通道第k次时间误差量
Figure FDA0002773859430000038
其中
Figure FDA0002773859430000039
表示第i个通道第k次校准后的数字信号
Figure FDA00027738594300000314
的时间误差量，且2≤i≤m；
步骤7、对所述延迟后的数字信号
Figure FDA0002773859430000041
和所述m-1个通道第k次校准后的数字信号
Figure FDA0002773859430000042
进行复合处理，得到所述TIADC的第k次输出信号
Figure FDA0002773859430000043
步骤8、令k+1赋值给k后，并返回步骤4。
5.根据权利要求4所述的用于TIADC内采样时间误差的校准方法，其特征是，所述步骤2是按如下步骤进行：
步骤2.1、对第i个通道的数字信号yi进行一阶求导，得到求导结果；
步骤2.2、对2个通道的数字信号{yi-1,yi+1}进行分别延迟处理得到延迟结果进行加法运算，得到加法结果；
步骤2.3、对所述加法结果和求导结果进行乘法运算，得到的乘法结果进行求平均，得到平均结果；
步骤2.4、对所述平均结果提取相应的符号作为符号值sign。
6.根据权利要求4所述的用于TIADC内采样时间误差的校准方法，其特征是，所述步骤4是按如下步骤进行：
步骤4.1、对所述第i个通道的数字信号yi进行一阶求导得到的1阶求导结果；同时对所述第i个通道的数字信号yi进行延迟处理，得到第1个延迟结果；
步骤4.2、根据第i个第k次校准后的数字信号
Figure FDA0002773859430000044
的时间误差量Δti与所述符号值sign的乘积值sign×Δti对所述1阶求导结果进行乘法运算，得到第1个乘法结果；
步骤4.3、对所述第1个乘法结果和第1个延迟结果进行加法运算，得到第k次的1阶补偿结果
Figure FDA0002773859430000045
步骤4.4、对所述第k次的1阶补偿结果
Figure FDA0002773859430000046
进行两次延迟处理，得到第3个延迟结果，同时对所述第k次的1阶补偿结果
Figure FDA0002773859430000047
进行二阶求导，得到的2阶求导结果；
步骤4.5、根据乘积值sign×Δti平方的二分之一对所述2阶求导结果进行乘法运算，得到第2个乘法结果；
步骤4.6、对所述第3个延迟结果和第2个乘法结果进行加法运算，得到第k次的2阶补偿结果
Figure FDA0002773859430000048
步骤4.7、对所述第k次的2阶补偿结果
Figure FDA0002773859430000049
进行三次延迟处理，得到第6个延迟结果，同时对所述第k次的2阶补偿结果
Figure FDA0002773859430000051
进行三阶求导，得到的3阶求导结果；
步骤4.8、根据乘积值sign×Δti立方的三分之一对所述3阶求导结果进行乘法运算，得到第3个乘法结果；
步骤4.9、对所述3个乘法结果和第6个延迟结果进行加法运算，得到第k次的3阶补偿结果
Figure FDA0002773859430000052
作为第i个校准后的数字信号
Figure FDA0002773859430000053
CN201810090351.4A 2018-01-30 2018-01-30 一种用于tiadc采样时间误差的全数字校准模块及其校准方法 Active CN108055039B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810090351.4A CN108055039B (zh) 2018-01-30 2018-01-30 一种用于tiadc采样时间误差的全数字校准模块及其校准方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810090351.4A CN108055039B (zh) 2018-01-30 2018-01-30 一种用于tiadc采样时间误差的全数字校准模块及其校准方法

Publications (2)

Publication Number Publication Date
CN108055039A CN108055039A (zh) 2018-05-18
CN108055039B true CN108055039B (zh) 2021-01-15

Family

ID=62125192

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810090351.4A Active CN108055039B (zh) 2018-01-30 2018-01-30 一种用于tiadc采样时间误差的全数字校准模块及其校准方法

Country Status (1)

Country Link
CN (1) CN108055039B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109361390B (zh) * 2018-09-18 2022-06-21 东南大学 用于时间交织adc通道间采样时间误差校正模块及方法
CN111865308B (zh) * 2020-08-15 2024-02-23 重庆百瑞互联电子技术有限公司 一种带参考通道的tiadc互校准方法、系统、存储介质及设备
CN114448441B (zh) * 2021-03-05 2022-11-08 中兴通讯股份有限公司 一种时钟校准方法、装置和设备
CN113346902B (zh) * 2021-06-16 2023-04-07 合肥工业大学 基于tiadc复合输出的全数字校准结构及其校准方法
CN117491744B (zh) * 2024-01-02 2024-03-29 石家庄博铭仪器有限公司 一种宽范围任意频点的时频参数综合测方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106301367A (zh) * 2015-06-26 2017-01-04 意法半导体国际有限公司 自校准数模转换器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7839323B2 (en) * 2008-12-29 2010-11-23 Intersil Americas, Inc. Error estimation and correction in a two-channel time-interleaved analog-to-digital converter
EP2457328B1 (en) * 2009-07-24 2014-03-26 Technion Research and Development Foundation, Ltd. Ultra-high-speed photonic-enabled adc based on multi-phase interferometry
CN102006073B (zh) * 2010-12-24 2012-08-01 复旦大学 一种快速收敛多通道时间交织模数转换器及其校准系统
CN102291141B (zh) * 2011-04-22 2014-03-12 合肥工业大学 无冗余通道的时间交叉adc劈分校准结构及其自适应校准方法
CN203057112U (zh) * 2012-11-22 2013-07-10 北京工业大学 一种针对时间交替模数转换系统时间误差的实时校正装置
CN104901695B (zh) * 2015-06-29 2017-09-29 合肥工业大学 一种用于tiadc采样时间误差的校准模块及其校准方法
GB2543786A (en) * 2015-10-27 2017-05-03 Univ Dublin Analog assisted multichannel digital post-correction for time-interleaved analog-to-digital converters
CN106992784B (zh) * 2017-04-06 2020-03-31 电子科技大学 基于校正方向判定的时间交织adc用采样时间失配校正方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106301367A (zh) * 2015-06-26 2017-01-04 意法半导体国际有限公司 自校准数模转换器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
All-digital background calibration technique for timing mismatch of time-interleaved ADCs;陈红梅等;《Integration,the VLSI journal》;20161117;第71卷;第45-51页 *
适用于TIADC的高精度时间失配误差校准算法;陈红梅等;《微电子学》;20170620;第47卷(第3期);第406-411页 *

Also Published As

Publication number Publication date
CN108055039A (zh) 2018-05-18

Similar Documents

Publication Publication Date Title
CN108055039B (zh) 一种用于tiadc采样时间误差的全数字校准模块及其校准方法
EP2961072B1 (en) Multi-channel time-interleaved analog-to-digital converter
US8519875B2 (en) System and method for background calibration of time interleaved analog to digital converters
CN104901695B (zh) 一种用于tiadc采样时间误差的校准模块及其校准方法
US20170117914A1 (en) Method and apparatus for providing digital background calibration for mismatches in m-channel time-interleved adcs (ti-adcs)
SE525470C2 (sv) Metod och anordning för att uppskatta tidsfel i ett system med tidssammanflätade A/D omvandlare
US9685970B1 (en) Analog-to-digital converting system and converting method
CN106209103B (zh) 基于频谱分析的tiadc增益和时间误差的校正方法
WO2017113305A1 (zh) 一种校正装置和方法
Chen et al. All-digital background calibration technique for timing mismatch of time-interleaved ADCs
CN112751564A (zh) 采样时钟相位失配误差估计方法及装置
Gao et al. An adaptive calibration technique of timing skew mismatch in time-interleaved analog-to-digital converters
CN108183710B (zh) 基于fpga的时间交织模数转换器的校正方法及系统
Maymon et al. Quantization and compensation in sampled interleaved multichannel systems
Leuciuc Sampling time calibration method for multi-channel interleaved ADCs
Ta et al. Fully digital background calibration technique for channel mismatches in TIADCs
Cao et al. An efficient background timing skew calibration technique for time-interleaving analog-to-digital converters
Yin et al. A digital background calibration algorithm of time-interleaved ADC
CN110912556A (zh) 一种基于差值均衡的tiadc系统采样时刻失配误差估计方法
CN113346902B (zh) 基于tiadc复合输出的全数字校准结构及其校准方法
CN110034759A (zh) 前馈式全数字tiadc系统的采样时间误差校准模块及其方法
Abbaszadeh et al. An efficient postprocessor architecture for channel mismatch correction of time interleaved ADCs
De Teyou et al. Adaptive and digital blind calibration of transfer function mismatch in time-interleaved ADCs
Song et al. Digital estimation and compensation of analog errors in frequency-interleaved ADCs
Hongmei et al. An efficient digital calibration technique for timing mismatch in time-interleaved ADCs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Chen Hongmei

Inventor after: Yan Hui

Inventor after: Deng Honghui

Inventor after: Yin Yongsheng

Inventor after: Meng Xiu

Inventor before: Deng Honghui

Inventor before: Yan Hui

Inventor before: Chen Hongmei

Inventor before: Yin Yongsheng

Inventor before: Meng Xiu

GR01 Patent grant
GR01 Patent grant