CN106992784B - 基于校正方向判定的时间交织adc用采样时间失配校正方法 - Google Patents
基于校正方向判定的时间交织adc用采样时间失配校正方法 Download PDFInfo
- Publication number
- CN106992784B CN106992784B CN201710221707.9A CN201710221707A CN106992784B CN 106992784 B CN106992784 B CN 106992784B CN 201710221707 A CN201710221707 A CN 201710221707A CN 106992784 B CN106992784 B CN 106992784B
- Authority
- CN
- China
- Prior art keywords
- correction
- time
- sampling time
- channel
- interleaved adc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Error Detection And Correction (AREA)
Abstract
基于校正方向判定的时间交织ADC用采样时间失配校正方法,属于模数转换器设计领域。该方法在校正初始阶段指定一个校正方向,然后按照当前的校正方向用采样时间失配的最大校正范围Dmax来校正采样时间失配,再根据重新计算后的时间交织ADC各通道采样时间失配表征量Bi′与未校正前的Bi的符号来判断当前校正方向是否正确,从而得出正确的初始校正方向进行采样时间失配校正,之后的每个校正周期通过比较当前周期与上一周期中Bi的符号继续调整校正方向,校正过程中采用固定步长调节采样时间失配反馈值。本发明能够自动判断校正方向,而不会限制输入信号的频率范围,并且具有复杂度低,硬件开销小和易于实现的优点。
Description
技术领域
本发明涉及模数转换器设计领域,特别是涉及一种基于校正方向判定的用于校正时间交织ADC采样时间失配的校正方法。
背景技术
模数转换器(ADC)广泛应用于电子通信和仪器仪表领域,它能够将模拟信号转换成数字信号,便于我们在数字域利用数字信号处理技术对信号进行各种处理。随着技术的发展,对ADC的速度要求越来越高,由此一种将多个ADC并行起来分时工作从而提高ADC整体速度的架构应运而生,采用这种架构的ADC也被称为时间交织ADC。
时间交织ADC的工作原理图如图1所示,图中所示的时间交织ADC包含M个子通道ADC,每个子通道ADC都在各自的时钟控制下交错工作着,单通道的工作频率为fs/M,而整个ADC的工作频率为fs。所以,采用时间交织架构,系统的工作速度相对于单通道而言提高了M倍。
理论上,子通道数越多,时间交织ADC的工作速度越快。但是,随着通道数的增多,时间交织ADC的动态性能会受到一些因素的制约,如:失调失配、增益失配、采样时间失配、带宽失配。
解决以上失配问题主要分为检测和校正两个方面,检测即采用某种算法表征出失配量,校正即利用表征出的失配量对失配进行修正,最后使失配趋于零。为了解决时间交织ADC中已有的采样时间失配问题,专利CN103312329A中提出了一种基于相邻通道间量化值作差的算法来检测通道间的采样时间失配量,然后将失配量处理后反馈回时钟单元补偿采样时钟失配。该校正方法的采样时间失配校正环路如图2所示,图中以四通道的时间交织ADC为例,子通道ADC的输出数据yi(i=1,2,3,4)经过数据处理单元得到各通道采样时间失配表征量Bi,Bi经过反馈单元得到各通道采样时间失配的反馈值Ci(Ci为反馈到时钟单元中用以调节相应通道时钟延迟的采样时间失配反馈值),Ci被反馈到时钟单元实现采样时间失配的负反馈调节。
然而上述算法在失配检测阶段还存在一定缺陷。在上述算法中,需要通过Bi的符号判断采样时间失配的方向从而确定校正的方向,但实际上Bi的符号与输入信号频率fin所处的频率区域和采样时间失配量ΔT的正负都有关。如图3所示,即在第一和第三奈奎斯特区,Bi和ΔT成正相关(奇数奈奎斯特区均为正相关,此处为了简要说明,仅以第一和第三奈奎斯特区为例),而在第二和第四奈奎斯特区,Bi和ΔT成负相关(偶数奈奎斯特区均为负相关,此处为了简要说明,仅以第二和第四奈奎斯特区为例)。所以,在不明确具体输入信号频率的情况下,上述算法并不能正确的对采样时间失配进行校正,也即该算法在应用时,必须要明确输入信号所处的奈奎斯特区。这样实际上就限制了该校正算法的应用范围,只能应用在奇数奈奎斯特区或者只能应用在偶数奈奎斯特区,而不能同时应用在全部奈奎斯特区。
发明内容
针对现有技术中需要确定具体输入信号频率才能对采样时间失配进行校正的不足之处,本发明提出一个在失配检测阶段自动判断采样时间失配校正方向的校正方法,去除传统算法的应用范围限制。
本发明解决上述技术问题的所采用的技术方案是:
基于校正方向判定的时间交织ADC用采样时间失配校正方法,包括如下步骤:
步骤一:时间交织ADC采样输入信号,并将其转换为数字信号;
步骤二:处理步骤一中得到的数字信号获得时间交织ADC各通道采样时间失配表征量Bi,其中i为1至M的任意正整数,M表示时间交织ADC的通道总数;
步骤三:在校正初始阶段,令时间交织ADC第i通道的初始采样时间失配反馈值C0i′=C0i+siDmax,其中C0i=0,Dmax为采样时间失配反馈值的最大调节范围,si表示第i通道的校正方向;
令si=1或-1,得到第i通道的初始采样时间失配反馈值C0i′,将该通道的初始采样时间失配反馈值C0i′反馈回时间交织ADC的时钟单元进行校正,此时除该第i通道的其余通道的采样时间失配反馈值C0j′=0(j∈[1,M],j≠i),重新计算得到时间交织ADC第i通道采样时间失配表征量Bi′;
步骤四:若步骤三重新计算得到的Bi′相对于步骤二得到的Bi的符号不变,说明校正方向错误,校正失败,则对该第i通道的校正方向si取反;若步骤三重新计算得到的Bi′相对于步骤b得到的Bi改变符号,说明校正方向正确,校正成功,则保持该第i通道的校正方向si的值不变;
步骤五:重复执行步骤三和步骤四,得到M个通道的初始校正方向s1、s2…sM;
步骤六:开始时间交织ADC采样时间失配校正,每一个校正周期重复步骤一和步骤二得到该第n个校正周期中时间交织ADC各通道的采样时间失配表征量Bi(n);
第一个校正周期时,该校正周期的M个通道的校正方向s1(1)、s2(1)…sM(1)采用步骤五得到的M个通道的初始校正方向s1、s2…sM进行校正,从第二个校正周期开始,比较该第n个校正周期与第n-1个校正周期的第i通道的采样时间失配表征量Bi(n)和Bi(n-1)的符号,若Bi(n)和Bi(n-1)的符号相同则该第n个校正周期第i通道的校正方向si(n)的符号不变,若Bi(n)和Bi(n-1)的符号相反则该第n个校正周期第i通道的校正方向si(n)的符号取反,得到经过调整后的该第n个校正周期的M个通道的校正方向s1(n)、s2(n)…sM(n);
步骤七:每个校正周期中,采用固定步长Td调节第n个校正周期中对应时间交织ADC第i个通道的采样时间失配反馈值Ci(n),即Ci(n)=Ci(n-1)+si(n)Td,其中Ci(0)=0,将采样时间失配反馈值Ci(n)反馈回时钟单元,调节对应第n个校正周期中时间交织ADC中第i个通道的时钟相位,逐步进行校正,从而校正采样时间失配。
具体的,所述步骤二中得到时间交织ADC各通道采样时间失配表征量Bi的具体步骤为:
a.对采集到的时间交织ADC中相邻通道的数字信号求差,假设采集的为输入频率为fin的正弦信号x(t),产生各通道数字输出为:Y=[y1[k],y2[k],…,yM[k]],(k=1,2,…,P),其中M为时间交织ADC的通道总数,P表示单通道采样点数,则对相邻通道ADC数字输出求差为:
具体的,所述采样时间失配反馈值的最大调节范围Dmax为时钟单元能够调节的最大时间延迟,时钟单元的最大调节范围Dmax大于所要校正的时间交织ADC的采样时间失配值。
具体的,所述固定步长Td为时钟单元能够调节的最小时间延迟。
本发明的有益效果为:能够自动判断校正方向,而不会限制输入信号的频率范围,并且具有复杂度低,硬件开销小和易于实现的优点。
附图说明
图1为时间交织ADC的工作原理图;
图2为四通道时间交织ADC采样时间失配校正环路;
图3为未进行方向判定时Bi与fin和ΔT的关系图;
图4为实施例流程图;
图5为进行方向判定后的Bi与fin和ΔT的关系图。
具体实施方式
下面以双通道时间交织ADC为例,根据附图和实施例对本发明的具体实施方式进行详细阐述。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
应当理解的是,虽然本实施例中采取了基于相邻通道间量化值作差的方法来求取采样时间失配表征量Bi,但是求取Bi的做法不应当被本实施例所限制,仍然可以采用别的方法来求取采样时间失配表征量Bi。
实施例的流程图如图4所示,详细步骤如下:
1、双通道时间交织ADC对输入频率为fin的正弦信号x(t)进行量化,两个通道的量化值分别为y1[k]和y2[k](k=1,2,…N),其中N表示单通道的采样点数。
4、将所有的Ai与作差,得到采样时间失配表征量Bi,即Bi与输入信号频率fin和采样时间失配量ΔT的关系如图3所示。从图中可以看出,Bi的符号与fin所处的频率区域和采样时间失配量ΔT的正负都有关,并且图中存在两种规律,即:(1)当0<fin<fs/2时,Bi随着ΔT的增大而增大;(2)当fs/2<fin<fs时,Bi随着ΔT的增大而减小。所以,Bi能用于表征采样时间失配的大小和方向,在0<fin<fs/2和fs/2<fin<fs中,Bi与ΔT的关系呈现两种完全相反的趋势,那么在校正时,也应当采取相对应的校正方向,并且同种失配情况下,两个区域的校正方向也是相反的。
5、在校正的初始时刻,根据Bi的符号,并不能确定该采取何种校正方向s,此时可以任意采取一种校正方向,再根据校正后Bi的正负来判断正确的校正反向,具体的做法是:
在首次校正时,令C0i′=C0i+siDmax,si=1(或者-1),表示初始校正方向。根据C0i和si计算得到C0i′,将C0i′反馈回时钟单元进行校正,重新计算Bi的值,如果Bi的符号与初始时相反,则说明校正方向正确,校正成功,保持si=1(或者-1)不变;如果Bi的符号与初始时相同,则说明校正方向错误,校正失败,对si的值取反,即si=-1(或者1),得到2个通道的初始校正方向s1、s2。
校正后,Bi与fin和ΔT的关系如图5所示,对比图3,可以发现Bi与fin和ΔT的关系变得统一了,说明方向判定确实是效果显著的。
6、初始的校正方向s1、s2确定之后,开始时间交织ADC采样时间失配校正,每一个校正周期得到该第n个校正周期中时间交织ADC各通道的采样时间失配表征量Bi(n);第一个校正周期时,该校正周期的M个通道的校正方向s1(1)、s2(1)采用得到的初始校正方向s1、s2进行校正,从第二个校正周期开始,比较该第n个校正周期与第n-1个校正周期的第i通道的采样时间失配表征量Bi(n)和Bi(n-1)的符号,若Bi(n)和Bi(n-1)的符号相同则该第n个校正周期第i通道的校正方向si(n)的符号不变,若Bi(n)和Bi(n-1)的符号相反则该第n个校正周期第i通道的校正方向si(n)的符号取反,得到经过调整后的该第n个校正周期的M个通道的校正方向s1(n)、s2(n);
每个校正周期中,采用固定步长Td调节第n个校正周期中对应时间交织ADC第i个通道的采样时间失配反馈值Ci(n),即Ci(n)=Ci(n-1)+si(n)Td,其中Ci(0)=0,将采样时间失配反馈值Ci(n)反馈回时钟单元,调节对应第n个校正周期中时间交织ADC中第i个通道的时钟相位,逐步进行校正,从而校正采样时间失配。
Claims (4)
1.基于校正方向判定的时间交织ADC用采样时间失配校正方法,其特征在于,包括如下步骤:
步骤一:时间交织ADC采样输入信号,并将其转换为数字信号;
步骤二:处理步骤一中得到的数字信号获得时间交织ADC各通道采样时间失配表征量Bi,其中i为1至M的任意正整数,M表示时间交织ADC的通道总数;
步骤三:在校正初始阶段,令时间交织ADC第i通道的初始采样时间失配反馈值C0i′=C0i+siDmax,其中C0i=0,Dmax为采样时间失配反馈值的最大调节范围,si表示第i通道的校正方向;
令si=1或-1,得到第i通道的初始采样时间失配反馈值C0i′,将该通道的初始采样时间失配反馈值C0i′反馈回时间交织ADC的时钟单元进行校正,此时除该第i通道的其余通道的采样时间失配反馈值C0j′=0(j∈[1,M],j≠i),重新计算得到时间交织ADC第i通道采样时间失配表征量Bi′;
步骤四:若步骤三重新计算得到的Bi′相对于步骤二得到的Bi的符号不变,说明校正方向错误,校正失败,则对该第i通道的校正方向si取反;若步骤三重新计算得到的Bi′相对于步骤b得到的Bi改变符号,说明校正方向正确,校正成功,则保持该第i通道的校正方向si的值不变;
步骤五:重复执行步骤三和步骤四,得到M个通道的初始校正方向s1、s2…sM;
步骤六:开始时间交织ADC采样时间失配校正,每一个校正周期重复步骤一和步骤二得到该第n个校正周期中时间交织ADC各通道的采样时间失配表征量Bi(n);
第一个校正周期时,该校正周期的M个通道的校正方向s1(1)、s2(1)…sM(1)采用步骤五得到的M个通道的初始校正方向s1、s2…sM进行校正,从第二个校正周期开始,比较该第n个校正周期与第n-1个校正周期的第i通道的采样时间失配表征量Bi(n)和Bi(n-1)的符号,若Bi(n)和Bi(n-1)的符号相同则该第n个校正周期第i通道的校正方向si(n)的符号不变,若Bi(n)和Bi(n-1)的符号相反则该第n个校正周期第i通道的校正方向si(n)的符号取反,得到经过调整后的该第n个校正周期的M个通道的校正方向s1(n)、s2(n)…sM(n);
步骤七:每个校正周期中,采用固定步长Td调节第n个校正周期中对应时间交织ADC第i个通道的采样时间失配反馈值Ci(n),即Ci(n)=Ci(n-1)+si(n)Td,其中Ci(0)=0,将采样时间失配反馈值Ci(n)反馈回时钟单元,调节对应第n个校正周期中时间交织ADC中第i个通道的时钟相位,逐步进行校正,从而校正采样时间失配。
2.根据权利要求1所述的基于校正方向判定的时间交织ADC用采样时间失配校正方法,其特征在于,所述步骤二中得到时间交织ADC各通道采样时间失配表征量Bi的具体步骤为:
a.对采集到的时间交织ADC中相邻通道的数字信号求差,假设采集的为输入频率为fin的正弦信号x(t),产生各通道数字输出为:Y=[y1[k],y2[k],…,yM[k]],(k=1,2,…,P),其中M为时间交织ADC的通道总数,P表示单通道采样点数,则对相邻通道ADC数字输出求差为:
3.根据权利要求1所述的基于校正方向判定的时间交织ADC用采样时间失配校正方法,其特征在于,所述采样时间失配反馈值的最大调节范围Dmax为时钟单元能够调节的最大时间延迟,时钟单元的最大调节范围Dmax大于所要校正的时间交织ADC的采样时间失配值。
4.根据权利要求3所述的基于校正方向判定的时间交织ADC用采样时间失配校正方法,其特征在于,所述固定步长Td为时钟单元能够调节的最小时间延迟。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710221707.9A CN106992784B (zh) | 2017-04-06 | 2017-04-06 | 基于校正方向判定的时间交织adc用采样时间失配校正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710221707.9A CN106992784B (zh) | 2017-04-06 | 2017-04-06 | 基于校正方向判定的时间交织adc用采样时间失配校正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106992784A CN106992784A (zh) | 2017-07-28 |
CN106992784B true CN106992784B (zh) | 2020-03-31 |
Family
ID=59415421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710221707.9A Active CN106992784B (zh) | 2017-04-06 | 2017-04-06 | 基于校正方向判定的时间交织adc用采样时间失配校正方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106992784B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108055039B (zh) * | 2018-01-30 | 2021-01-15 | 合肥工业大学 | 一种用于tiadc采样时间误差的全数字校准模块及其校准方法 |
CN109379080A (zh) * | 2018-09-21 | 2019-02-22 | 电子科技大学 | 用于时间交替采样的时间误差自适应消除方法 |
CN110311678B (zh) * | 2019-07-18 | 2021-06-08 | 电子科技大学 | 一种适用于时间交织模数转换器的时间失配校正电路 |
CN115459770B (zh) * | 2022-09-19 | 2024-04-16 | 中国电子科技集团公司第十四研究所 | 一种多通道时间交织adc采样时间失配的校正方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5835031B2 (ja) * | 2012-03-13 | 2015-12-24 | 株式会社ソシオネクスト | アナログデジタル変換器(adc),その補正回路およびその補正方法 |
CN103684456A (zh) * | 2013-12-04 | 2014-03-26 | 电子科技大学 | 采样时间失配的校正方法 |
US9178525B2 (en) * | 2014-03-12 | 2015-11-03 | Texas Instruments Incorporated | Mismatch corrector |
CN105262487B (zh) * | 2015-10-22 | 2018-06-29 | 合肥工业大学 | 一种用于tiadc系统时钟失配误差的校准模块及其校准方法 |
CN106330185B (zh) * | 2016-08-25 | 2019-04-05 | 电子科技大学 | 一种基于极值函数的采样时间失配校正方法 |
-
2017
- 2017-04-06 CN CN201710221707.9A patent/CN106992784B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN106992784A (zh) | 2017-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106992784B (zh) | 基于校正方向判定的时间交织adc用采样时间失配校正方法 | |
EP2961072B1 (en) | Multi-channel time-interleaved analog-to-digital converter | |
US7250885B1 (en) | System and method for using timing skew estimation with a non-sequential time-interleaved analog-to-digital converter | |
US10291245B2 (en) | Device and method for correcting error estimation of analog-to-digital converter | |
US8519875B2 (en) | System and method for background calibration of time interleaved analog to digital converters | |
CN101783683B (zh) | 双通道时间交错型模数转换器系统及其误差估计与校正的方法 | |
US9287889B2 (en) | System and method for dynamic path-mismatch equalization in time-interleaved ADC | |
US7301486B2 (en) | Time-interleaved analog-to-digital converter having timing calibration | |
US8159377B2 (en) | System, method, and circuitry for blind timing mismatch estimation of interleaved analog-to-digital converters | |
US10218372B1 (en) | Method to detect blocker signals in interleaved analog-to-digital converters | |
US9331708B2 (en) | Estimation of imperfections of a time-interleaved analog-to-digital converter | |
CN105262487B (zh) | 一种用于tiadc系统时钟失配误差的校准模块及其校准方法 | |
TW201501474A (zh) | 估算時間交錯類比數位轉換器中第一、第二類比數位轉換器之間之取樣延遲誤差的方法與裝置 | |
SE525470C2 (sv) | Metod och anordning för att uppskatta tidsfel i ett system med tidssammanflätade A/D omvandlare | |
US8830094B1 (en) | Time skew extraction of interleaved analog-to-digital converters | |
CN109361390B (zh) | 用于时间交织adc通道间采样时间误差校正模块及方法 | |
JP2008011189A (ja) | タイム・インターリーブa/d変換装置 | |
WO2008002214A1 (en) | Time- interleaved analog-to-digital converter system | |
CN108432140A (zh) | 一种校正装置和方法 | |
CN111917413A (zh) | 一种ti-adc通道间时序偏差校准方法 | |
Han et al. | An All-Digital Background Calibration Technique for M-Channel Downsampling Time-Interleaved ADCs Based on Interpolation | |
CN214125272U (zh) | 交错模数转换器系统 | |
CN106992783B (zh) | 基于二分查找的时间交织adc用采样时间失配校正方法 | |
CN115913231A (zh) | 一种tiadc的采样时间误差数字估计方法 | |
Huiqing et al. | Adaptive digital calibration of timing mismatch for TIADCs using correlation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |