JP5835031B2 - アナログデジタル変換器（ａｄｃ），その補正回路およびその補正方法 - Google Patents

アナログデジタル変換器（ａｄｃ），その補正回路およびその補正方法 Download PDF

Info

Publication number
JP5835031B2
JP5835031B2 JP2012055489A JP2012055489A JP5835031B2 JP 5835031 B2 JP5835031 B2 JP 5835031B2 JP 2012055489 A JP2012055489 A JP 2012055489A JP 2012055489 A JP2012055489 A JP 2012055489A JP 5835031 B2 JP5835031 B2 JP 5835031B2
Authority
JP
Japan
Prior art keywords
coefficient
adc
adaptive filter
skew error
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012055489A
Other languages
English (en)
Other versions
JP2013191956A (ja
Inventor
剛 野崎
剛 野崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Priority to JP2012055489A priority Critical patent/JP5835031B2/ja
Priority to KR1020130025053A priority patent/KR101461784B1/ko
Priority to US13/790,815 priority patent/US8836551B2/en
Priority to CN201310078554.9A priority patent/CN103312328B/zh
Publication of JP2013191956A publication Critical patent/JP2013191956A/ja
Application granted granted Critical
Publication of JP5835031B2 publication Critical patent/JP5835031B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0836—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of phase error, e.g. jitter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing

Description

本発明は，ADC，その補正回路およびその補正方法に関する。
アナログデジタル変換器（ADC：Analog Digital Converter）は，アナログ入力信号をデジタル出力信号に変換する回路である。アナログデジタル変換のサンプリング周波数を高くするために，複数のADC（ADCチャネル）を設け，その複数のADCが時分割で順々にアナログ入力信号をデジタル出力信号に変換するタイムインタリーブADCが提案されている。タイムインタリーブADCは，以下の特許文献１，２に記載されている。
タイムインタリーブADCは，高速動作が可能であるが，各ADCの特性が異なっていたり，各ADCが動作するタイミングの関係がずれていたりするとS/N比が低下することがある。ADCチャネル間の誤差を補正する方法として，フォアグランドキャリブレーションとバックグランドキャリブレーションとが提案されている。前者は，ADCの通常動作時間以外に補正用の時間を必要とする。一方，後者は，ADCの通常動作中に補正をするので，経時変化や温度変化などにより発生する誤差もバックグランドで補正することができる。バックグランドキャリブレーション回路については，非特許文献１に記載されている。
上記のバックグランドキャリブレーション回路によれば，タイムインタリーブ（時分割）で動作する複数のADCチャネルのうち少なくとも一つに適応フィルタを設け，複数のADCチャネルの出力を加算した加算出力に基づいて適応フィルタの係数を演算している。加算出力のスプリアス信号成分を抑制するように適応フィルタの係数を制御することで，タイムインタリーブのサンプリングタイミングのずれ（スキュー）に起因して発生する誤差（スキュー誤差）であるスプリアス信号成分（誤差信号成分，イメージ信号成分）を抑制する。
特開２００５−３４８１５６号公報 特開２００８−１１１８９号公報
しかしながら，上記の適応フィルタの係数としてデルタ関数に代えてsinc関数を利用する場合，適応フィルタのタップの精度で位相シフト制御を行う場合は所望の位相シフト制御が可能であるが，タップの精度より小さい精度で位相シフト制御を行う場合は適応フィルタの特性が周波数依存性を持つ。したがって，アナログ入力信号が高周波になると，周波数依存性に起因して，所望の位相シフト制御が困難または不可能になる。
そこで，本発明の目的は，高周波のアナログ入力信号に対してもスキュー誤差を補正するバックグランドキャリブレーションを行うADCとその補正回路を提供することにある。
実施の形態の第１の側面によれば，アナログ入力信号をサンプリング周波数でサンプリングしてデジタル出力信号に変換するアナログデジタル変換器（以下ADC）であって，
前記アナログ入力信号をタイムインタリーブで前記デジタル出力信号に変換する複数のADCチャネルと，
前記複数のADCチャネルがそれぞれ出力するチャネルデジタル信号を合成して前記デジタル出力信号を生成するチャネル合成器と，
前記複数のADCチャネルの少なくとも一つの出力と前記チャネル合成器との間に設けられた適応フィルタと，
前記デジタル出力信号に含まれるスキュー誤差を検出し，前記スキュー誤差に応じて前記適応フィルタの係数を生成し前記適応フィルタに設定する補正回路とを有し，
前記補正回路は，第１のステップで，前記スキュー誤差に応じて前記適応フィルタが前記チャネルデジタル信号の位相を進めるかまたは遅延させるかのいずれか一方方向に位相シフトするように前記係数を設定し，第２のステップで，前記スキュー誤差に応じて前記一方方向と逆方向に位相シフトするように前記係数を設定し，前記スキュー誤差が所望レベルに抑制される係数を前記適応フィルタに設定する。
上記のADCは，入力周波数にかかわらずスキュー誤差を抑制することができる。
タイムインタリーブ型のADCを示す図である。 ２分周したサンプリングクロックΦA,ΦBの一例を示す図である。 スキュー誤差を示す図である。 タイムインタリーブ型のADCの例を示す図である。 スキュー誤差検出回路１０を説明する図である。 適応フィルタ７の回路図である。 適応フィルタの動作を示す図である。 sinc関数の波形を示す図である。 sinc関数によるフィルタ係数を使用した場合の適応フィルタの動作を示す図である。 sinc関数h(n)の位相シフト量（遅延量）FDが非整数の例の波形を示す図である。 伝達関数Ｈの周波数特性を示す図である。 微分値Ｈ’の特性を示す図である。 群遅延Ｄ（ω）の周波数特性を示す図である。 群遅延特性Ｄ（ω）と周波数特性Ｈ（ω）の具体的な波形例を示す図である。 sinc関数による係数が設定される適応フィルタの群遅延Ｄ（ω）の周波数特性とスキュー補正制御を示す図である。 入力信号が高周波の場合のスキュー補正制御の問題点を示す図である。 本実施の形態における第１のスキュー補正方法を説明する図である。 本実施の形態における第２のスキュー補正方法を説明する図である。 第１の実施の形態におけるタイムインタリーブADCの構成図である。 図１９のタイムインタリーブADCのスキュー補正回路２０の動作を示すフローチャート図である。 第２の実施の形態におけるタイムインタリーブADCの構成図である。 図２１のタイムインタリーブADCのスキュー補正回路２０の動作を示すフローチャート図である。
図１は，タイムインタリーブ型のADCを示す図である。タイムインタリーブ型のADCは，アナログ入力信号A_INをタイムインタリーブでデジタル出力信号に変換する複数（図１の例では２個）のADCチャネル100,200と，複数のADCチャネル100,200がそれぞれ出力するチャネルデジタル信号D1,D2を合成してデジタル出力信号D_OUTを生成するチャネル合成器1とを有する。チャネル合成器１は，例えば加算器である。
アナログ入力信号A_INは，スイッチSW1,SW2を介してそれぞれのADCチャネル100,200に入力される。スイッチSW1,SW2は，サンプリング周波数fsのサンプリングクロックSCLKに同期して，タイムインタリーブでオンとオフを繰り返す。図１の例では２個のADCチャネルを有するので，スイッチSW1，SW2は，サンプリング周波数fsのサンプリングクロックSCLKを２分周（N個のチャネルならN分周）した周波数fs/2のサンプリングクロックΦA,ΦBの立ち上がりエッジ（または立ち下がりエッジ）に同期してオンし，それぞれのサンプリングクロックΦA,ΦBがHレベル（またはLレベル）の間のアナログ入力信号A_INをそれぞれ対応するADCチャネル100,200に入力する。
ADCチャネル100,200はそれぞれADC回路を有し，入力したアナログ入力信号A_INをデジタル信号D1,D2に変換する。ADCチャネルが有するADC回路は，サンプリング周波数fsのサンプリングクロックSCLKを２分周した周波数fs/2の周期，つまり，サンプリング周波数fsの２倍の周期2/fsでAD変換を行う。したがって，ADCチャネルのADC回路はサンプリング周期の２倍の周期でAD変換を行えばよい。
図２は，２分周したサンプリングクロックΦA,ΦBの一例を示す図である。理想的には，サンプリングクロックΦAのオン・デューティ比は５０％であるが，図２に示されるようにHレベルの期間が1/fs＋Δt/2，Lレベルの期間が1/fs-Δt/2となると，サンプリングクロックΦAと位相が反転しているサンプリングクロックΦBの立ち上がりエッジは，理想的なタイミング1/fsよりも-Δt/2だけタイミングが早まっている。このようなADCのサンプリングタイミングのずれ（スキュー）に起因して，AD変換されたチャネルデジタル出力信号D1,D2にはスキュー誤差が発生する。
図３は，スキュー誤差を示す図である。図３の（１）にはアナログ入力信号finが示され，（２）には，周期1/fsのサンプリングタイミングと，ADCチャネル100,200がAD変換するデジタル出力信号D1,D1とが示されている。一例として，アナログ入力信号A_INは正弦波または余弦波のいずれかである。図２に示したように，両チャネルのサンプリングタイミングにスキューΔｔが存在していると，一方のADCチャネルのサンプリングタイミングのちょうど中間のタイミングからずれたタイミングで他方のADCチャネルがサンプリングする。その結果，図３（２）に示したように，周期1/fsのサンプリングタイミングで両方のADCチャネルのデジタル出力信号D1，D2をみると，デジタル出力信号D1,D2は，スキューΔｔに対応する位相差を有する。
図３（２）の例では，ADCチャネル100側のデジタル出力信号D1のほうがADCチャネル200側のデジタル出力信号D2よりも位相が遅れている例である。
その結果，デジタル出力信号D1,D2を合成器１で合成すると，合成デジタル出力信号D_OUTは，元のアナログ入力信号A_INに図３（３）で示すようなスキュー誤差dtを有する。このスキュー誤差dtは，デジタル出力信号D1,D2の差D2-D1であり，上記のスキューΔｔが大きくなるほど，このスキュー誤差dtの振幅が大きくなる。サンプリングクロックのスキューΔｔがゼロの場合は，図３（２）のデジタル出力信号D1,D2の位相は一致し，図３（３）に示すスキュー誤差dtは全てのサンプリングタイミングでゼロになる。
このように，２つのデジタル出力D1,D2の波形の差がサンプルクロックのスキューにより発生する誤差，スキュー誤差であり，２つのADCチャネルの出力を合成したデジタル出力信号D_OUTに含まれる。デジタル出力D1をサンプリングしてAD変換した値は，図３（３）の横軸上の白丸のとおりスキュー誤差はゼロであるが，デジタル出力D2をサンプリングしてAD変換した値は，図３（３）の黒丸のとおりデジタル出力D2,D1の差D2-D1に対応する誤差を有する。つまり，合成されたデジタル出力信号D_OUTには，アナログ入力信号成分（デジタル出力D1の値）に加えて，サンプリングクロックΦBでのデジタル出力D1,D2の差分であるスキュー誤差によるイメージ信号成分（スプリアス成分）が含まれている。
図３（３）に示されるとおり，このスキュー誤差は，サンプリングクロックΦB（周波数fs/2）の周期2/fs毎に発生し，アナログ入力信号（D1の波形）の周期1/finの包絡線の値に対応する値を有し，アナログ入力信号とは位相がπ/2ずれている。したがって，このスキュー誤差に起因するイメージ信号成分は，サンプリング周波数fsの２分の１の高周波fs/2と，アナログ入力信号（D1の波形）の周波数finの低周波とを有する波形であり，その周波数はfs/2-finである。
図４は，タイムインタリーブ型のADCの例を示す図である。この例は，スキュー誤差であるイメージ信号成分をバックグランドでキャリブレーションするADCである。この例も，2個のADCチャネル100,200を有する例である。
図４のタイムインタリーブ型のADCは，図１と同様に，２個のADCチャネル100,200と，それらのデジタル出力D1,D2を合成する加算器１とを有する。さらに，ADCは，第２チャネルのADC200のデジタル出力D2の位相を進めるか遅延させかの位相シフトをする適応フィルタ７を有する。そして，図４のADCは，補正回路２０を有し，補正回路２０は，加算器１により合成されたデジタル出力信号D_OUTからスキュー誤差を検出し，デジタル出力D2のスキューに対応して位相シフトして，合成デジタル出力信号D_OUTのスキュー誤差を抑制またはなくすように適応フィルタ７の係数S６を生成する。この補正回路２０は，合成デジタル出力信号D_OUTからスキュー誤差を検出するスキュー誤差検出回路１０と，そのスキュー誤差の平均値dt(n)を生成するアキュムレータ５と，スキュー誤差の平均値dt(n)に基づいて適応フィルタ７の係数S６を生成する係数演算器６とを有する。
すなわち，図３に示されるとおり，スキュー誤差dtはサンプリング周期1/fsの２倍の周期2/fsで発生し，且つ，スキューΔｔの大きさに比例する振幅で変動する。そこで，補正回路２０は，スキューΔｔに対応する値としてスキュー誤差の平均値dt(n)（スキュー誤差推定量とも称する。）を求めて，そのスキュー誤差の平均値dt(n)を抑制するような係数S６を適応フィルタ７に設定する。つまり，適応フィルタ７に対して，図３（２）に示したスキューΔtに対応する位相シフトを行う係数S6を設定する。
より具体的には，補正回路２０は，スキュー誤差検出回路１０とアキュムレータ５とによりデジタル出力信号D_OUTからスキュー誤差推定量dt(n)を演算で求め，係数演算器６によりその推定量に基づいてフィルタ係数S６を算出する。ここで，nはサンプリング回数である。適応フィルタ７はそのフィルタ係数S６に応じて第２のADCチャネル200のデジタル出力D2を位相シフトした信号のデジタル値に補正する。そして，その結果得られたデジタル出力信号D_OUTから再度スキュー誤差推定量dt(n)を演算し，フィルタ係数S６を算出する。このような処理をスキュー誤差推定量dt(n)がゼロに漸近するまで繰り返すことで，スキュー誤差が校正される。
図５は，スキュー誤差検出回路１０を説明する図である。図５（１）には，横軸を正規化した周波数，縦軸をパワーに対応させて，アナログ入力信号成分（周波数fin）とスキュー誤差によるイメージ成分（周波数fs/2-fin）とが示されている。
スキュー誤差検出回路１０は，合成デジタル出力信号D_OUT(またはy(n)）にサンプリングタイミングｎ毎に符号が＋１，−１，＋１，−１と反転する信号（−１）nを乗算する周波数シフト回路２を有する。この信号（−１）nは，サンプル周期1/fsの２倍の周期2/fsで変化する信号であり，その周波数はfs/2である。
したがって，周波数シフト回路２は，乗算回路からなる一種のミキサ回路である。したがって，その出力yd1(n)は，図５（２）に示されるように，周波数fs/2-finのイメージ成分は，信号（−１）nの周波数fs/2との差である周波数finにシフトされ，周波数finの入力信号は，信号（−１）nの周波数fs/2との差である周波数fs/2-finにシフトされる。
さらに，図３（３）に示したとおり，入力信号finとイメージ成分の信号（スキュー誤差信号）とは，位相がπ／２ずれている。そこで，スキュー誤差検出回路１０は，周波数シフト回路２の出力の位相を−π／２シフトする位相シフト回路３を有する。この位相シフト回路３による−π／２シフトにより，図５（１）に示される合成デジタル出力信号y(n)の入力信号成分とイメージ成分とは，位相が一致または反転した信号になり，図５（２）に示される位相シフト回路３の出力信号yd1(n)のイメージ成分と入力信号成分も，同様である。
つまり，図３（２）（３）で説明したとおり，ADCチャネルCh2側がCh1側に対して位相が遅れているか進んでいるかに依存して，スキュー誤差dtを-π／２シフトした信号は，入力信号D2と位相が逆相または同相になる。
そこで，スキュー誤差検出回路１０内の乗算器４は，合成デジタル出力信号y(n)と位相シフト回路３の出力信号yd1(n)とを乗算し，合成デジタル出力信号y(n)の入力信号成分と位相シフト回路３の出力信号yd1(n)のイメージ成分との乗算値と，合成デジタル出力信号y(n)のイメージ成分と位相シフト回路３の出力信号yd1(n)の入力信号成分との乗算値とを加算した値を出力する。その結果，乗算器４は，イメージ成分の振幅に比例した値を出力する。しかも，乗算器４の出力のスキュー誤差dtは，ADCチャネルCh2側がCh1側に対して位相が遅れているか進んでいるかに依存して極性が逆になる。乗算された信号の周波数は一致しているので，この出力には周波数成分は含まれていない。
ただし，乗算器４の出力dtはスキュー誤差に対応した値を有するが，スキュー誤差は，図３（３）に示したように変動している。そこで，補正回路２０内のアキュムレータ５が，乗算器４の出力を積分して平均化し，そのＡＣ成分を除去する。したがって，アキュムレータ５が出力するスキュー誤差の平均値dt(n)は，サンプリングタイミング毎に更新される平均値であり，スキューΔｔの大きさに対応する値である。そして，スキュー誤差の平均値dt(n)は，スキューの方向も極性で示している。
最後に，係数演算回路６は，サンプリングクロックSCLK（fs）に同期して，スキューの大きさに対応するスキュー誤差の平均値dt(n)に基づいて，スキュー誤差を抑制するように適応フィルタ７の位相シフト量を設定する係数S６を演算し，係数S6を適応フィルタ７に設定する。このフィードバック制御をサンプリングクロック（またはそれを分周したクロック）に同期して繰り返すことで，スキュー誤差の平均値dt(n)がゼロに近づくように抑制される。
なお，乗算器４には，ステップサイズStep Sizeが係数として与えられている。このステップサイズは，フィードバック制御の速度を制御するための係数であり，ステップサイズが大きければフィードバック制御がより速く収束するがオーバシュートやアンダーシュートも大きくなり，ステップサイズが小さければオーバシュートやアンダーシュートは小さくなるものの収束が遅くなる。
図６は，適応フィルタ７の回路図である。適応フィルタ７は，ｎビットの入力デジタル信号ｘ（ｔ）を係数S6によって所望の波形に補正した出力デジタル信号ｙ（ｔ）を出力する。本実施の形態では，適応フィルタ７は，係数S6によって入力デジタル信号ｘ（ｔ）の位相を，所望のシフト量シフトした出力デジタル信号ｙ（ｔ）を出力する。
適応フィルタ７は，入力デジタル信号ｘ（ｔ）を１クロック遅延する遅延フリップフロップDFFをビット数分だけ有する遅延回路１１を複数有する。さらに，適応フィルタ７は，各遅延回路１１の入力ノードと出力ノードをタップとし，そのタップのデジタル値と，係数演算回路６が出力する各タップに設定する係数S6とをそれぞれ乗算する複数の乗算器１２と，これらの乗算器１２の出力を加算する加算器１３とを有する。加算器１３のデジタル出力が出力デジタル信号ｙ（ｔ）である。図６の適応フィルタ７は，タップ数が多いほど高い次数のフィルタになる。
図７は，適応フィルタの動作を示す図である。図７には，入力デジタル信号ｘ（ｔ）と，係数S6として使用されるデルタ関数δ（ｔ）と，出力デジタル信号ｙ（ｔ）とが示されている。横軸は時間軸であるとともに，図６に示した適応フィルタ内のタップ位置にも対応する。
適応フィルタ７は，入力デジタル信号ｘ（ｔ）を全て通過させる全通過型フィルタである。そのため，適応フィルタ７は，以下の式（１）のように，入力デジタル信号ｘ（ｔ）とディラックのデルタ関数δ（ｔ）の畳み込み演算を実行する。
Figure 0005835031
 ここで，Tは定数，Nはタップ数である。
図７（１）と式（１）に示されるとおり，入力デジタル信号ｘ（ｔ）は，時間Tのサンプリング間隔で変化するデジタル値であり，デルタ関数δ（ｔ）は時間ｔ＝０（中央のタップ）では所定の大きさを有し，それ以外では０の大きさを有する。したがって，適応フィルタの複数の乗算器１２は，中央のタップ（ｔ＝０）の入力デジタル信号ｘ（ｔ）を時間ｔ＝０のデルタ関数δ（ｔ）の値と乗算し，他のタップ（ｔ＝０以外）の入力デジタル信号ｘ（ｔ）を時間t＝０以外の値０と乗算し，それらの加算値を出力する。そして，適応フィルタ７は，サンプリングクロックに同期して，サンプリング間隔で遅延シフトされる入力デジタル信号ｘ（ｔ）の中央タップの入力デジタル値を，順次出力する。つまり，図７（１）に示されるように，出力デジタル信号ｙ（ｔ）は，各サンプリングタイミングを中心とするサンプリング周期毎に順次異なるデジタル値を有する。
次に，係数Ｓ６による位相シフトについて説明する。図７（２）に示すように，係数演算回路６が，デルタ関数δ（ｔ）を時間軸上で右側にシフトさせて（つまりタップ位置を右側にシフト），例えば時間２Ｔでゼロ以外の所定の値になり，時間２Ｔ以外では０になるようにする。このような係数に設定されると，図７（２）の適応フィルタが出力する時間nTでの出力デジタル信号ｙ（ｔ）は，入力デジタル信号ｘ（ｔ）の時間(n+2)Tでのデジタル値となる。つまり，図７（２）の出力デジタル信号ｙ（ｔ）は，入力デジタル信号ｘ（ｔ）の位相を２タップだけ左にシフトした，つまり位相を遅らせた信号になる。適応フィルタ内の複数のタップには時間の経過とともに入力デジタル信号ｘ（ｔ）がシフトしていくので，タップ位置を左にシフトすることは，２クロック過去の信号を出力することを意味し，入力デジタル信号の位相を遅延させることになる。逆に，デルタ関数δ（ｔ）を左側にシフトさせれば，位相を進めることができる。
このように，デルタ関数δ（ｔ）の位相をシフトして適応フィルタに係数を設定することで，適応フィルタは入力デジタル信号の位相をいずれかの方向にシフトして出力することができる。以上が，図４の補正回路２０と適応フィルタ７についての説明である。
［適応フィルタで改善すべき点］
次に，係数Ｓ６がディラックのデルタ関数ではなく，sinc関数の場合について説明する。図４の補正回路２０の係数演算回路６は，回路構成上の理由から，ディラックのデルタ関数のような理想的な係数ではなく，sinc関数による係数で実現される。しかし，sinc関数によるフィルタ係数を利用した場合に，以下のような改善すべき点がある。
図８は，sinc関数の波形を示す図である。そして，sinc関数h(n)は，以下の式（２）で表される。
Figure 0005835031
 ここで，FDは，適応フィルタ７の複数のタップに対応する横軸方向の位相シフト量（または遅延量）である。図８から明らかなとおり，横軸nが位相シフト量FD（図８ではFD=3）と等しければ（n=FD=3），sinc関数h(n)の出力は１になり，横軸nが位相シフト量FD（FD=3）以外であれば，sinc関数h(n)の出力は０になる。適応フィルタ７は，このようなsinc関数h(n)によるフィルタ係数を利用することで，デルタ関数δ（ｔ）によるフィルタ係数と同様に全通過型のフィルタになる。
図９は，sinc関数によるフィルタ係数を使用した場合の適応フィルタの動作を示す図である。sinc関数h3によるフィルタ係数を使用した場合は，タップmTでの入力デジタル信号ｘ（ｔ）が出力される。そして，sinc関数h5によるフィルタ係数を使用した場合は，タップ(m+2)Tでの入力デジタル信号ｘ（ｔ）が出力され，位相がシフトする（遅れる）。
上記のようにsinc関数による係数を設定するようにしても，位相シフト量（遅延量）FDが整数の場合は，デルタ関数による係数と同様の位相シフト制御を行うことができる。ただし，タイムインタリーブADCにおけるADCチャネル間のスキュー量は，サンプルクロックの周期よりも短い時間であり，位相シフト量（遅延量）FDを非整数（小数点以下）の精度で設定することが必要になる。
図１０は，sinc関数h(n)の位相シフト量（遅延量）FDが非整数の例の波形を示す図である。この例では，位相シフト量FDはFD=3.2と非整数である。そのため，適応フィルタ内の各タップの乗算器に入力される係数は，ｎ＝３で１に近い大きな値をとるが，ｎ＝−２〜２，４〜８ではゼロにはならない。ただし，ｎ＝３の大きな値とｎ＝４の比較的大きな値とにより，位相シフト量がｎ＝３．２に制御される。また，ｎ＝３，４以外の比較的小さい値により，適応フィルタ内の対応する乗算器は比較的小さな乗算値を出力する。したがって，位相シフト量FDが非整数の場合は，適応フィルタ７の出力デジタル信号ｙ（ｔ）は入力デジタル信号ｘ（ｔ）とは異なる値になる。
以下の式（３）は図８のような一つのタップのみ係数が１で他のタップの係数が０の場合の適応フィルタ７の伝達関数Ｈｄである。つまり，理想的な伝達関数Ｈｄである。
Figure 0005835031
 つまり，この伝達特性Ｈｄでは，入力デジタル信号ｘ（ｔ）の位相がＦＤだけシフトされた出力デジタル信号ｙ（ｔ）が生成される。
次に，sinc関数の係数を利用した適応フィルタの伝達特性Ｈは，以下の式（４）のとおりである。つまり，sinc関数h(n)を採用したことで理想的な伝達関数Ｈｄに誤差が加えられる。
Figure 0005835031
 その結果，式（４）と（３）の差分が誤差Eになり，次の式（５）のとおりである。
Figure 0005835031
 この誤差Eは，ナイキスト角周波数ωｓ，つまりω＝πの場合は，次の式（６）のとおりである。
Figure 0005835031
 図１１は，伝達関数Ｈの周波数特性を示す図である。式（５）（６）に示された誤差は，入力デジタル信号ｘ（ｔ）が低周波の場合は，ほとんど無視できる程度であり，伝達関数Ｈは理想値１になる。しかし，高周波になると誤差が大きくなり，伝達関数Ｈは位相シフト量ＦＤが正の場合は高い周波数帯で低下し，負の場合は上昇する（破線）。なお，図１１のａは，任意の値である。
sinc関数による係数を設定した場合に適応フィルタの伝達関数Ｈが，図１１のような周波数特性になる理由は，概ね以下のとおりである。つまり，図１０のようなsinc関数によるフィルタ係数は，中央のピーク値以外は振幅が小さく，且つ正と負になっている。したがって，アナログ入力信号finが低周波の場合は，適応フィルタ内の複数のタップでの振幅はなだらかに変化し，図１０の係数との畳み込み演算では，真ん中のタップ以外のタップの乗算値の累積値は，正の係数と負の係数とで概ね相殺されて，理想値に近い値が出力される。これが，図１１の低周波領域で伝達関数はＨ＝１になっている理由である。伝達関数H=1とは，適応フィルタが入力信号をそのまま通過させて出力することを意味する。
一方，アナログ入力信号が高周波になると，適応フィルタ内の複数のタップでの入力信号の振幅は大きく変動し，フィルタ係数の正と負の値による相殺効果が弱められ，誤差が大きくなる。その結果，高周波領域では伝達関数Ｈは理想値１から下降または上昇する。伝達関数が理想値１から下降または上昇することは，適応フィルタの出力信号が入力信号と等しくなく誤差を有していることを意味する。
このような周波数特性は，適応フィルタのタップ数が多い場合は，上記の相殺効果が強められ，より高い周波数までＨ＝１となるが，逆にタップ数が少ない場合は，相殺効果は弱くなり，低い周波数でも伝達関数がＨ＝１から下降または上昇する特性になる。
次に，適応フィルタの群遅延量（位相シフト量）について説明する。以下の式（７）は適応フィルタ７の周波数応答である。すなわち，適応フィルタ７の周波数特性は，振幅特性Ｇ（ω）と位相特性θ（ω）とを有する。また，この式（７）は，前述の式（４）の伝達関数Ｈに対応する。
Figure 0005835031
 一方，上記の式（７）から，適応フィルタ７の群遅延特性（位相シフト量）Ｄ（ω）は，位相特性θ（ω）を角周波数ωで微分したものであり，以下の式（８）のとおりである。
Figure 0005835031
 そこで，式（７）の対数をとると以下の式（９）が導かれる。
Figure 0005835031
 ここでｌｎは対数を表す。
式（９）を角周波数ωで微分すると，以下の式（１０）を得る。
Figure 0005835031
 そこで，式（８）に式（１０）を代入すると，適応フィルタ７の群遅延Ｄ（ω）は，以下の式（１１）のとおりになる。
Figure 0005835031
 式１１から，群遅延Ｄ（ω）は，式（７）つまり式（４）の伝達関数Ｈの微分値Ｈ’に対応する特性を有する。この微分値Ｈ’は，図１１の特性を角周波数ωで微分したものである。
図１２は，微分値Ｈ’の特性を示す図である。図１１の伝達関数Ｈのグラフの傾きがＨ’になる。したがって，図１２の微分値Ｈ’は，低周波数領域では０，高周波数領域でＨが下降するところでマイナスになり，一方上昇するところでプラスになる。
図１３は，群遅延Ｄ（ω）の周波数特性を示す図である。式（１１）は，Ｈ’にＦＤが加えられているので，図１３の特性図は，ＦＤが正の場合は縦軸の正の方向にシフトした実線の特性になり，ＦＤが負の場合は縦軸の負の方向にシフトした破線の特性になる。そして，正の位相シフト量ＦＤの絶対値を大きくすると特性は正の方向に移動し，負の位相シフト量ＦＤの絶対値を大きくすると特性は負の方向に移動する。また，群遅延が下降または上昇する周波数f4は，適応フィルタが高次元（タップ数が多い）ほど高くなり，一方，低次元（タップ数が少ない）ほど低くなる。
図１４は，群遅延特性Ｄ（ω）と周波数特性Ｈ（ω）の具体的な波形例を示す図である。図１４に示されるとおり，適応フィルタ７の伝達関数の周波数特性Ｈ（ω）は，高周波領域で僅かに低下している。Ｈ（ω）の拡大図でその低下が見て取れる。それに伴い，Ｈ（ω）の微分値に対応する群遅延特性Ｄ（ω）は，高周波領域でマイナス側に低下している。このように，具体的な波形例は，図１３の群遅延の周波数特性と一致する。
このように，適応フィルタにsinc関数による係数を設定して，位相をシフトしようとすると，入力信号が低周波の場合は，遅延量ＦＤに対応した方向に位相シフトさせることができるが，高周波では必ずしもそのようにはならない。入力信号が高周波では遅延量FDに対して位相シフトの方向が低周波とは逆になるのである。しかも，図１３の特性は，周波数f4より高い領域での実線の低下（または破線の上昇）の傾きは，遅延量FDを大きくするとより急峻になることが確認された。
図１３で説明したように，sinc関数による係数を利用した適応フィルタの場合は，その群遅延量Ｄ（ω）は，特異な周波数特性を有する。このような周波数特性に起因して，図４に示した補正回路２０によるスキュー誤差抑制のフィードバック制御を工夫する必要がある。以下，その点について説明する。
図１５は，sinc関数による係数が設定される適応フィルタの群遅延Ｄ（ω）の周波数特性とスキュー補正制御を示す図である。仮に，適応フィルタへの入力信号の周波数がfinであるとする。この周波数finは，サンプリング周波数fs/2に対して十分に低周波である。
図１５（Ａ）では，ADCチャネル２００側のデジタル信号D2に含まれているスキューを抑制するために適応フィルタで必要な位相シフト量（遅延量）がSK1の場合である。適応フィルタで位相シフト量をSK1にするためには，sinc関数の位相シフト量もSK1にする必要がある。そこで，この場合は，図４の係数演算回路６が， sinc関数の位相シフト量FDを矢印のスキュー補正方向SCD1にΔｔ１，Δｔ２と制御しながら係数を演算し，その係数を適応フィルタに設定することで，スキュー誤差の平均値dt(n)を抑制させ，やがて，目標の位相シフト量SK1と一致させることができる。
一方，図１５（Ｂ）では，ADCチャネル２００側のデジタル信号D2に含まれているスキューを抑制するために必要な位相シフト量（遅延量）がSK2とSK1とは符号が逆転している場合である。この場合も，図４の係数演算回路６が，sinc関数の位相シフト量FDを矢印のスキュー補正方向SCD2に−Δｔ１，−Δｔ２と制御しながら係数を演算し，その係数を適応フィルタに設定することで，スキュー誤差の平均値dt(n)を抑制させ，やがて，目標の位相シフト量SK2と一致させることができる。
図１６は，入力信号が高周波の場合のスキュー補正制御の問題点を示す図である。この例では，入力信号の周波数finがサンプリング周波数fs/2に近い高周波であり，適応フィルタの群遅延が設定した遅延量FDに対して逆の極性になるゼロクロス点の周波数f1よりも高い例である。
図１６（Ａ）では，スキュー補正に必要な位相シフト量（遅延量）がSK3である。この場合，図１５（Ａ）と同様に，係数演算回路６が，sinc関数の位相シフト量FDをスキュー補正方向SCD3にΔｔ１，Δｔ２と制御しながら係数を演算して適応フィルタに設定しても，入力信号の周波数finがゼロクロス点の周波数f1よりも高いため，適応フィルタの遅延量は逆極性の方向に変化する。したがって，位相シフト量FDをスキュー補正方向SDC3にいくら増加させても，適応フィルタの遅延量をスキュー補正に必要な遅延量SK3にすることはできない。
そこで，図１６（Ｂ）のように，適応フィルタのタップ数を増加させて次数を上げれば，矢印の方向（高周波方向）に周波数特性をシフトさせることができる。そして，図１５のように適応フィルタの係数制御を行えばよい。しかしながら，適応フィルタのタップ数を増やすと，回路規模が大きくなり，消費電力，チップ面積が増大するので，好ましい方法ではない。
［本実施の形態におけるスキュー補正方法］
図１７は，本実施の形態における第１のスキュー補正方法を説明する図である。この例では，図１６と同様に，スキュー補正に必要な位相シフト量（遅延量）がSK4であり，入力信号の周波数finはゼロクロス点の周波数f1より高い。つまり，f1<fin<fs/2の場合である。
第１のスキュー補正方法では，図１７中のステップ１（Step 1）のように，位相シフト量（遅延量）SK4が得られるように，係数演算回路６が，sinc関数の位相シフト量FDをスキュー補正方向SCD4-1にΔｔ１，Δｔ２と制御しながら係数を演算し，その係数を適応フィルタに設定する。しかし，図１７の例では，入力信号の周波数finがゼロクロス点周波数f1より高いので，位相シフト方向は逆方向になり，したがって，スキュー誤差dt(t)は逆に大きくなる。その理由は，図１６（Ａ）に示されるように，群遅延の周波数特性は，ゼロクロス点の周波数f1より高い周波数帯域では，位相シフト量FDを正方向に増大させるほど，適応フィルタの位相シフトは，負方向に増大するからである。
そこで，位相シフト量FDが許容される最大値に達しても，スキュー誤差の平均値dt(t)が抑制されない場合は，ステップ２（Step 2）のように，係数演算回路６が，sinc関数の位相シフト量FDの極性を反転させ，スキュー補正方向SCD4-2にFD=−Δｔ３からFDの絶対値を増大させるように係数を演算して制御する。位相シフト量FDが負の場合は，適応フィルタの位相シフトは，周波数fin（＞f1）では，正の方向になり，位相シフト量FDの絶対値を増大させると，正方向に位相シフト量（遅延量）が増大する。つまり，f1より高い周波数では周波数特性の傾きが急峻になる。そのため，図１７のステップ２に示されるように，適応フィルタに必要な位相シフトSK4を持たせることができ，スキュー誤差dt(t)は抑制される。
図１７では，スキュー補正に必要な位相シフト量（遅延量）が正の方向のSK4であるが，負の位相シフト量である場合も同様の制御が可能である。つまり，係数演算回路６は，最初に，位相シフト量FDを負の値から徐々にFDの絶対値を増大するように制御し，最大値に達したら，極性を反転して正の値から徐々にFDの絶対値を増大すればよい。
図１８は，本実施の形態における第２のスキュー補正方法を説明する図である。この例では，図１７と異なり，入力信号の周波数finがゼロクロス点の周波数f1より低く，群遅延が低下し始める周波数f2（群遅延が負極性の場合は増加し始める周波数）より高い。つまり，f2<fin<f1の場合である。このように，入力信号の周波数finがゼロクロス点の周波数f1より低い場合は，図１７の第１のスキュー補正方法ではスキューを抑制することはできない。
図１８の第２のスキュー補正方法によれば，ステップ１，ステップ２の補正制御は図１７と同じである。すなわち，ステップ１で，係数演算回路６は，位相シフト量FDを正の値から徐々にFDの絶対値を増大するように制御し，それが最大値に達したら，ステップ２で，極性を反転して負の値から徐々にFDの絶対値を増大する。しかし，周波数finがf2<fin<f1であるので，適応フィルタの周波数finに対する群遅延をSK5に整合させることができない。
そこで，ステップ２で位相シフト量FDの絶対値が最大値に達したら，ステップ３で，適応フィルタのタップ数を減らしてフィルタ次数を減らす。タップ数を減らすためには，適応フィルタの両端側の乗算器１２に設定する係数をゼロにして，その乗算器１２の出力が加算器１３に加算されないようにすればよい。フィルタの次数が低下すると，群遅延の周波数特性は，群遅延量が低下（または上昇）する周波数が低くなる。そこで，入力信号の周波数finがゼロクロス点の周波数f2より高くなるまで，フィルタの次数を低下させる。その上で，ステップ２と同様に，負の値から徐々に位相シフト量FDの絶対値を徐々に増大させる。その結果，入力信号の周波数finでは群遅延量が正の方向に増大し，必要な遅延量SK5の群遅延量を周波数finに対して与えることができる。
［第１の実施の形態におけるタイムインタリーブADC］
図１９は，第１の実施の形態におけるタイムインタリーブADCの構成図である。図４と異なる構成は，スキュー誤差検出回路１０とアキュムレータ５との間に，スキュー誤差dtの極性を反転する極性反転回路１２を設けたことと，スキュー誤差の平均値dt(n)が最大値MAXに達したか否かを判定するコンパレータ１７と，図１７で説明したステップStep1,2，図１８で説明したステップStep1,2,3を制御する状態制御回路１８と，適応フィルタ７の次数を決定するフィルタ次数決定回路１９とを設けたことである。
極性反転回路１０は，極性反転のためにスキュー誤差dtに(-1)を乗算する乗算器１４と，スキュー誤差検出回路１０の出力を極性反転せずに出力するか，極性反転して出力するかを制御信号S18-1に基づいて選択するマルチプレクサ１３とを有する。また，アキュムレータ５は，極性反転回路１２の出力を１クロック遅延する遅延FF回路１５と，極性反転回路１２の出力である現在のスキュー誤差dtに遅延回路１５の出力を加算する加算器１６とを有する。したがって，アキュムレータ５の出力は，スキュー誤差検出回路１０でステップサイズStep Sizeにより所定比率で縮小されたスキュー誤差dtを累積したスキュー誤差の平均値dt(n)になる。また，状態制御回路１８は，ケース制御信号S18-1により極性反転回路１２の極性反転の有無を制御し，リセット制御信号S18-2によりアキュムレータ５の累積値をリセットする。
図２０は，図１９のタイムインタリーブADCのスキュー補正回路２０の動作を示すフローチャート図である。このスキュー補正によれば，スキュー補正回路２０は，図１８の３つのステップを順番に行う。以下，図２０のフローチャートに沿って，図２０のスキュー補正回路２０の動作を説明する。
［ステップ１ Step 1］
まず，ステップ１では，状態制御回路１８は，case制御信号S18-1を０に設定して極性反転回路１２を非反転にし，リセット制御信号S18-2をリセット状態にしてアキュムレータ５内の遅延FF回路１５をリセットし累積値をリセットする。そして，スキュー誤差の平均値dt(n)の大きさと極性に応じて，係数演算回路６は，必要な位相シフト量（遅延量）FDを計算し，sinc関数により係数S6を計算し，適応フィルタ７の各タップの乗算器１２（図６参照）に係数S6を設定する（Ｓ５０）。その結果，得られるスキュー誤差の平均値dt(n)がゼロになれば（または所望の小さいレベルまで抑制されれば），スキュー補正制御は終了する（Ｓ５１のＹＥＳ）。しかし，スキュー誤差の平均値dt(n)がゼロにならなければ（Ｓ５１のＮＯ），その絶対値が適応フィルタの許容最大値MAXに達しない間は（Ｓ５２のＮＯ），工程Ｓ５０を繰り返す。これによりスキュー誤差の平均値dt(n)はゼロに漸近する。スキュー誤差の平均値dt(n)の絶対値が最大値MAXに達しているか否かは，コンパレータ１７が判定し，その結果が状態制御回路１８に伝えられる。
上記のステップ１でのスキュー補正制御は，図１７，図１８で説明した通りである。スキュー誤差の平均値dt(n)の極性に応じて，係数演算回路６は，必要な位相シフト量（遅延量）FDの極性を決定し，また，スキュー誤差の平均値dt(n)の大きさに応じて，係数演算回路６は，必要な位相シフト量（遅延量）FDの大きさを決定する。この位相シフト量（遅延量）FDが，図１７，１８の縦軸の群遅延量に対応する。
［ステップ２ Step 2］
コンパレータ１７が，ステップ１で，スキュー誤差の平均値dt(n)が最大値MAXに達したことを検出したら（Ｓ５２のＹＥＳ），状態制御回路１８は，case制御信号S18-1を１に設定し，リセット制御信号S18-2をリセット状態にして，ステップ２の制御に入る。これにより，スキューエラー検出回路１０が出力するスキュー誤差dtの極性が反転され，累積値もリセットされる。
そして，スキュー誤差の平均値dt(n)の大きさと極性に応じて，係数演算回路６は，必要な位相シフト量（遅延量）FDを計算し，sinc関数により係数S6を計算し，適応フィルタ７の各タップの乗算器１２に設定する（Ｓ５４）。この工程Ｓ５４が，スキュー誤差の平均値dt(n)がゼロにならないで（Ｓ５５のＮＯ），その絶対値が最大値MAXに達しない（Ｓ５６のＮＯ）間は，繰り返される。
このステップ２では，極性反転回路１２の極性反転により，係数演算回路６は，適応フィルタに必要な位相シフト量SK4を極性反転した架空の位相シフト量-SK4に応じて係数S6を設定する。したがって，補正回路２０は，位相シフト量FDを負側でその絶対値を徐々に大きくして，スキュー誤差の平均値dt(n)を抑制するように補正制御する。
図１７の例の場合は，このステップ２で適応フィルタに必要な位相シフト量SK4に対応する係数S6が設定されて，スキュー誤差の平均値が適切に抑制され，スキュー補正制御は終了する。しかし，図１８の例の場合は，このステップ２ではスキュー誤差の平均値dt(n)は適切に抑制されず，スキュー誤差の平均値dt(n)が最大値MAXに達する（Ｓ５６のＹＥＳ）。
［ステップ３ Step 3］
ステップ２で，コンパレータ１７がスキュー誤差の平均値dt(n)が最大値MAXに達したことを検出したら（Ｓ５６のＹＥＳ），状態制御回路１８は，リセット制御信号S18-2をリセット状態にし，case制御信号S18-1は１のまま，フィルタ次数を下げるようにフィルタ次数決定回路１９を制御する（Ｓ５８）。これにより，スキュー補正はステップ３に入る。このフィルタ次数を下げる制御に応答して，係数演算回路６は，適応フィルタ７の両側の乗算器１２への係数をゼロにする。
そして，ステップ２と同様に，スキュー誤差の平均値dt(n)の大きさと極性に応じて，係数演算回路６は，必要な位相シフト量（遅延量）FDを計算し，sinc関数により係数S6を計算し，適応フィルタ７の各タップの乗算器１２に設定する（Ｓ５９）。この工程Ｓ５９が，スキュー誤差の平均値dt(n)がゼロにならないで（Ｓ６０のＮＯ），その絶対値が最大値MAXに達しない（Ｓ６１のＮＯ）間は，繰り返される。
スキュー誤差の平均値dt(n)の絶対値が最大値MAXに達すると（Ｓ６１のＹＥＳ），コンパレータ１７の検出信号に応答して，状態制御回路１８は，再度リセット制御信号S18-2をリセット状態にし，適応フィルタの次数を減らす制御を行い（Ｓ５８），同様にステップ２の制御を繰り返す。そして，やがて，スキュー誤差の平均値dt(n)が適切に抑制されたら，スキュー補正を終了する。
以上のスキュー補正制御により，入力信号の周波数finがゼロクロス点の周波数f1より大きくても，さらに，周波数f1とf2の間の場合でも，スキュー補正回路２０は，適応フィルタの係数を適切に設定し，次数を適切なレベルに制御して，スキュー補正を行う。
［第２の実施の形態におけるタイムインタリーブADC］
図２１は，第２の実施の形態におけるタイムインタリーブADCの構成図である。図１９と異なる構成は，バンドパスフィルタ２１と振幅判定回路２２とを有しcase制御信号を極性反転回路１２のマルチプレクサ１３に供給するcase制御信号生成回路３０と，スキュー誤差の平均値dt(n)をcase制御信号が１の場合にコンパレータ１７に入力するアンドゲート２３とが追加されていることである。
そして，case制御信号生成回路３０が，ケース１のスキュー補正制御をするか，スキュー誤差dtの極性を反転してケース２，３のスキュー補正制御をするかを，合成デジタル出力信号y(n)の周波数に基づいて判定する。すなわち，case制御信号生成回路３０が，合成デジタル出力信号y(n)に含まれている入力信号の周波数finが，図１７や図１８のように，f2<finであるか否かを判定する。
そのために，バンドパスフィルタ２１が周波数f2よりも低い周波数を通過させるローパスフィルタであれば，そのフィルタ２１の出力の振幅が基準値よりも高い場合は，fin<f2と判定されて，case制御信号は０に設定され，極性反転回路１２は極性反転しない。この場合は，スキュー補正制御はステップ１だけを実行する。一方，フィルタ２１の出力振幅が基準値よりも低い場合は，f2<finと判定されて，極性反転回路１２は極性反転する。この場合は，スキュー補正制御はステップ２，３を実行する。ステップ２からステップ３への切り替わりをコンパレータ１７が判定するので，アンドゲート２３は，case制御信号が１の場合のみスキュー誤差の平均値dt(n)をコンパレータ１７に入力する。
なお，case制御信号生成回路３０は，ADCチャネル１００または２００の出力を入力しても良い。
図２２は，図２１のタイムインタリーブADCのスキュー補正回路２０の動作を示すフローチャート図である。このスキュー補正によれば，スキュー補正回路２０は，case制御信号生成回路３０のcase制御信号に応じて（Ｓ６２），ステップ１の制御（Ｓ５０〜Ｓ５２）を行うか，ステップ２，３の制御（Ｓ５４〜Ｓ６１）を行う。したがって，第１の実施の形態の図２０の動作フローチャートのように，ステップ１，２，３を順番に行わず，ステップ１を行うか，ステップ２，３を行うかになり，第１の実施の形態よりもスキュー補正工程を短くすることができる。
第２の実施の形態においても，ステップ１，２，３のスキュー補正制御は，第１の実施の形態と同じである。
以上説明したとおり，本実施の形態におけるタイムインタリーブADCによれば，入力信号の周波数finが高周波であっても，適切にスキュー補正制御を行うことができる。
上記の実施の形態をまとめると以下のとおりである。
（付記１）
アナログ入力信号をサンプリング周波数でサンプリングしてデジタル出力信号に変換するアナログデジタル変換器（以下ADC）であって，
前記アナログ入力信号をタイムインタリーブで前記デジタル出力信号に変換する複数のADCチャネルと，
前記複数のADCチャネルがそれぞれ出力するチャネルデジタル信号を合成して前記デジタル出力信号を生成するチャネル合成器と，
前記複数のADCチャネルの少なくとも一つの出力と前記チャネル合成器との間に設けられた適応フィルタと，
前記デジタル出力信号に含まれるスキュー誤差を検出し，前記スキュー誤差に応じて前記適応フィルタの係数を生成し前記適応フィルタに設定する補正回路とを有し，
前記補正回路は，第１のステップで，前記スキュー誤差に応じて前記適応フィルタが前記チャネルデジタル信号の位相を進めるかまたは遅延させるかのいずれか一方方向に位相シフトするように前記係数を設定し，第２のステップで，前記スキュー誤差に応じて前記一方方向と逆方向に位相シフトするように前記係数を設定し，前記スキュー誤差が所望レベルに抑制される係数を前記適応フィルタに設定するADC。
（付記２）
付記１において，
前記補正回路は，前記第１のステップで前記係数に対応する位相シフト量が上限値に達したら，前記第２のステップで前記係数を設定するADC。
（付記３）
付記２において，
前記補正回路は，さらに，前記第２のステップで前記係数に対応する位相シフト量が上限値に達したら，前記適応フィルタの次数を減じた後に前記第２のステップによる前記係数の設定を行う第３のステップを，前記スキュー誤差が所望レベルに抑制されるまで行うADC。
（付記４）
付記１において，
前記補正回路は，前記チャネルデジタル信号またはデジタル出力信号の周波数が基準周波数より低い場合は，前記第１のステップによる前記係数の設定を行い，高い場合は前記第２のステップによる前記係数の設定を行うADC。
（付記５）
付記４において，
前記補正回路は，さらに，前記第２のステップで前記係数に対応する位相シフト量が上限値に達したら，前記適応フィルタの次数を減じた後に前記第２のステップによる前記係数の設定を行う第３のステップを，前記スキュー誤差が所望レベルに抑制されるまで行うADC。
（付記６）
付記１乃至５のいずれかにおいて，
前記適応フィルタは，前記チャネルデジタル信号をクロックに同期して順次ラッチする複数の遅延ラッチ回路と，前記複数の遅延ラッチ回路の入力または出力の信号と係数とをそれぞれ乗算する複数の乗算器と，前記乗算器の出力を加算する加算器とを有し，
前記補正回路は，前記複数の乗算器に入力する複数の係数をsinc関数に基づいて生成する係数演算回路を有するADC。
（付記７）
付記６において，
前記係数演算回路は，前記位相シフト量に対応して前記sinc関数の位相をシフトして前記複数の係数を生成するADC。
（付記８）
付記６において，
前記係数演算回路は，前記複数の係数の一部をゼロに設定することで前記適応フィルタの次数を減じるADC。
（付記９）
付記６において，
前記補正回路は，前記デジタル出力信号に含まれるスキュー誤差を検出するスキュー誤差検出回路を有し，
前記係数演算回路は，前記スキュー誤差の極性に応じて前記位相シフトの方向を決定し，前記スキュー誤差の大きさに応じて前記位相シフトの量を決定するADC。
（付記１０）
付記９において，
前記補正回路は，さらに，前記スキュー誤差を監視して前記複数のステップ間の遷移を制御する状態制御回路を有するADC。
（付記１１）
アナログ入力信号をサンプリング周波数でサンプリングしてデジタル出力信号に変換するアナログデジタル変換器（以下ADC）であって，
前記アナログ入力信号をタイムインタリーブで前記デジタル出力信号に変換する複数のADCチャネルと，
前記複数のADCチャネルがそれぞれ出力するチャネルデジタル信号を合成して前記デジタル出力信号を生成するチャネル合成器と，
前記複数のADCチャネルの少なくとも一つの出力と前記チャネル合成器との間に設けられた適応フィルタとを有するADCの補正回路において，
前記デジタル出力信号に含まれるスキュー誤差を検出するスキュー誤差検出回路と，
前記スキュー誤差に応じて前記適応フィルタの係数を生成し前記適応フィルタに設定する係数演算回路とを有し，
前記係数演算回路は，第１のステップで，前記スキュー誤差に応じて前記適応フィルタが前記チャネルデジタル信号の位相を進めるかまたは遅延させるかのいずれか一方方向に位相シフトするように前記係数を設定し，第２のステップで，前記スキュー誤差に応じて前記一方方向と逆方向に位相シフトするように前記係数を設定して，前記スキュー誤差が所望レベルに抑制される係数を前記適応フィルタに設定するADCの補正回路。
（付記１２）
付記１１において，
前記係数演算回路は，前記第１のステップで前記係数に対応する位相シフト量が上限値に達したら，前記第２のステップで前記係数を設定するADCの補正回路。
（付記１３）
付記１２において，
前記係数演算回路は，さらに，前記第２のステップで前記係数に対応する位相シフト量が上限値に達したら，前記適応フィルタの次数を減じた後に前記第２のステップによる前記係数の設定を行う第３のステップを，前記スキュー誤差が所望レベルに抑制されるまで行うADCの補正回路。
（付記１４）
付記１１において，
前記係数演算回路は，前記チャネルデジタル信号またはデジタル出力信号の周波数が基準周波数より低い場合は，前記第１のステップによる前記係数の設定を行い，高い場合は前記第２のステップによる前記係数の設定を行うADCの補正回路。
（付記１５）
付記１４において，
前記係数演算回路は，さらに，前記第２のステップで前記係数に対応する位相シフト量が上限値に達したら，前記適応フィルタの次数を減じた後に前記第２のステップによる前記係数の設定を行う第３のステップを，前記スキュー誤差が所望レベルに抑制されるまで行うADCの補正回路。
（付記１６）
付記１１乃至１５のいずれかにおいて，
前記適応フィルタは，前記チャネルデジタル信号をクロックに同期して順次ラッチする複数の遅延ラッチ回路と，前記複数の遅延ラッチ回路の入力または出力の信号と係数とをそれぞれ乗算する複数の乗算器と，前記乗算器の出力を加算する加算器とを有し，
前記補正回路は，前記複数の乗算器に入力する複数の係数をsinc関数に基づいて生成する係数演算回路を有するADCの補正回路。
（付記１７）
アナログ入力信号をサンプリング周波数でサンプリングしてデジタル出力信号に変換するアナログデジタル変換器（以下ADC）であって，
前記アナログ入力信号をタイムインタリーブで前記デジタル出力信号に変換する複数のADCチャネルと，
前記複数のADCチャネルがそれぞれ出力するチャネルデジタル信号を合成して前記デジタル出力信号を生成するチャネル合成器と，
前記複数のADCチャネルの少なくとも一つの出力と前記チャネル合成器との間に設けられた適応フィルタとを有するADCの補正方法において，
前記デジタル出力信号に含まれるスキュー誤差を検出し，
第１のステップで，前記スキュー誤差に応じて前記適応フィルタが前記チャネルデジタル信号の位相を進めるかまたは遅延させるかのいずれか一方方向に位相シフトするように前記係数を前記適応フィルタに設定し，
第２のステップで，前記スキュー誤差に応じて前記一方方向と逆方向に位相シフトするように前記係数を前記適応フィルタに設定し，
前記スキュー誤差が所望レベルに抑制される係数を前記適応フィルタに設定するADCの補正方法。
（付記１８）
付記１７において，
前記第１のステップで前記係数に対応する位相シフト量が上限値に達したら，前記第２のステップで前記係数を設定するADCの補正方法。
（付記１９）
付記１８において，
さらに，前記第２のステップで前記係数に対応する位相シフト量が上限値に達したら，前記適応フィルタの次数を減じた後に前記第２のステップによる前記係数の設定を行う第３のステップを，前記スキュー誤差が所望レベルに抑制されるまで行うADCの補正方法。
１００，２００：ADCチャネル
１：合成器
５：アキュムレータ
６：係数演算回路
７：適応フィルタ
１０：スキュー誤差検出回路

Claims (10)

  1. アナログ入力信号をサンプリング周波数でサンプリングしてデジタル出力信号に変換するアナログデジタル変換器（以下ADC）であって，
    前記アナログ入力信号をタイムインタリーブで前記デジタル出力信号に変換する複数のADCチャネルと，
    前記複数のADCチャネルがそれぞれ出力するチャネルデジタル信号を合成して前記デジタル出力信号を生成するチャネル合成器と，
    前記複数のADCチャネルの少なくとも一つの出力と前記チャネル合成器との間に設けられた適応フィルタと，
    前記デジタル出力信号に含まれるスキュー誤差を検出し，前記スキュー誤差に応じて前記適応フィルタの係数を生成し前記適応フィルタに設定する補正回路とを有し，
    前記補正回路は，第１のステップで，前記スキュー誤差に応じて前記適応フィルタが前記チャネルデジタル信号の位相を進めるかまたは遅延させるかのいずれか一方方向に位相シフトするように前記係数を設定し，第２のステップで，前記スキュー誤差に応じて前記一方方向と逆方向に位相シフトするように前記係数を設定し，前記スキュー誤差が所望レベルに抑制される係数を前記適応フィルタに設定するADC。
  2. 請求項１において，
    前記補正回路は，前記第１のステップで前記係数に対応する位相シフト量が上限値に達したら，前記第２のステップで前記係数を設定するADC。
  3. 請求項２において，
    前記補正回路は，さらに，前記第２のステップで前記係数に対応する位相シフト量が上限値に達したら，前記適応フィルタの次数を減じた後に前記第２のステップによる前記係数の設定を行う第３のステップを，前記スキュー誤差が所望レベルに抑制されるまで行うADC。
  4. 請求項１において，
    前記補正回路は，前記チャネルデジタル信号またはデジタル出力信号の周波数が基準周波数より低い場合は，前記第１のステップによる前記係数の設定を行い，高い場合は前記第２のステップによる前記係数の設定を行うADC。
  5. 請求項４において，
    前記補正回路は，さらに，前記第２のステップで前記係数に対応する位相シフト量が上限値に達したら，前記適応フィルタの次数を減じた後に前記第２のステップによる前記係数の設定を行う第３のステップを，前記スキュー誤差が所望レベルに抑制されるまで行うADC。
  6. 請求項１乃至５のいずれかにおいて，
    前記適応フィルタは，前記チャネルデジタル信号をクロックに同期して順次ラッチする複数の遅延ラッチ回路と，前記複数の遅延ラッチ回路の入力または出力の信号と係数とをそれぞれ乗算する複数の乗算器と，前記乗算器の出力を加算する加算器とを有し，
    前記補正回路は，前記複数の乗算器に入力する複数の係数をsinc関数に基づいて生成する係数演算回路を有するADC。
  7. 請求項６において，
    前記係数演算回路は，前記位相シフト量に対応して前記sinc関数の位相をシフトして前記複数の係数を生成するADC。
  8. アナログ入力信号をサンプリング周波数でサンプリングしてデジタル出力信号に変換するアナログデジタル変換器（以下ADC）であって，
    前記アナログ入力信号をタイムインタリーブで前記デジタル出力信号に変換する複数のADCチャネルと，
    前記複数のADCチャネルがそれぞれ出力するチャネルデジタル信号を合成して前記デジタル出力信号を生成するチャネル合成器と，
    前記複数のADCチャネルの少なくとも一つの出力と前記チャネル合成器との間に設けられた適応フィルタとを有するADCの補正回路において，
    前記デジタル出力信号に含まれるスキュー誤差を検出するスキュー誤差検出回路と，
    前記スキュー誤差に応じて前記適応フィルタの係数を生成し前記適応フィルタに設定する係数演算回路とを有し，
    前記係数演算回路は，第１のステップで，前記スキュー誤差に応じて前記適応フィルタが前記チャネルデジタル信号の位相を進めるかまたは遅延させるかのいずれか一方方向に位相シフトするように前記係数を設定し，第２のステップで，前記スキュー誤差に応じて前記一方方向と逆方向に位相シフトするように前記係数を設定して，前記スキュー誤差が所望レベルに抑制される係数を前記適応フィルタに設定するADCの補正回路。
  9. 請求項８において，
    前記適応フィルタは，前記チャネルデジタル信号をクロックに同期して順次ラッチする複数の遅延ラッチ回路と，前記複数の遅延ラッチ回路の入力または出力の信号と係数とをそれぞれ乗算する複数の乗算器と，前記乗算器の出力を加算する加算器とを有し，
    前記補正回路は，前記複数の乗算器に入力する複数の係数をsinc関数に基づいて生成する係数演算回路を有するADCの補正回路。
  10. アナログ入力信号をサンプリング周波数でサンプリングしてデジタル出力信号に変換するアナログデジタル変換器（以下ADC）であって，
    前記アナログ入力信号をタイムインタリーブで前記デジタル出力信号に変換する複数のADCチャネルと，
    前記複数のADCチャネルがそれぞれ出力するチャネルデジタル信号を合成して前記デジタル出力信号を生成するチャネル合成器と，
    前記複数のADCチャネルの少なくとも一つの出力と前記チャネル合成器との間に設けられた適応フィルタとを有するADCの補正方法において，
    前記デジタル出力信号に含まれるスキュー誤差を検出し，
    第１のステップで，前記スキュー誤差に応じて前記適応フィルタが前記チャネルデジタル信号の位相を進めるかまたは遅延させるかのいずれか一方方向に位相シフトするように前記係数を前記適応フィルタに設定し，
    第２のステップで，前記スキュー誤差に応じて前記一方方向と逆方向に位相シフトするように前記係数を前記適応フィルタに設定し，
    前記スキュー誤差が所望レベルに抑制される係数を前記適応フィルタに設定するADCの補正方法。
JP2012055489A 2012-03-13 2012-03-13 アナログデジタル変換器（ａｄｃ），その補正回路およびその補正方法 Expired - Fee Related JP5835031B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012055489A JP5835031B2 (ja) 2012-03-13 2012-03-13 アナログデジタル変換器（ａｄｃ），その補正回路およびその補正方法
KR1020130025053A KR101461784B1 (ko) 2012-03-13 2013-03-08 아날로그 디지털 변환기（ａｄｃ）, 그 보정 회로 및 그 보정 방법
US13/790,815 US8836551B2 (en) 2012-03-13 2013-03-08 Analog digital converter (ADC) and correction circuit and correction method therefor
CN201310078554.9A CN103312328B (zh) 2012-03-13 2013-03-12 模数转换器(adc)和校正电路及其校正方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012055489A JP5835031B2 (ja) 2012-03-13 2012-03-13 アナログデジタル変換器（ａｄｃ），その補正回路およびその補正方法

Publications (2)

Publication Number Publication Date
JP2013191956A JP2013191956A (ja) 2013-09-26
JP5835031B2 true JP5835031B2 (ja) 2015-12-24

Family

ID=49137177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012055489A Expired - Fee Related JP5835031B2 (ja) 2012-03-13 2012-03-13 アナログデジタル変換器（ａｄｃ），その補正回路およびその補正方法

Country Status (4)

Country Link
US (1) US8836551B2 (ja)
JP (1) JP5835031B2 (ja)
KR (1) KR101461784B1 (ja)
CN (1) CN103312328B (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831843B1 (en) 2013-09-05 2017-11-28 Cirrus Logic, Inc. Opportunistic playback state changes for audio devices
EP2882106A1 (en) 2013-12-06 2015-06-10 Nxp B.V. Sigma-delta modulator
KR102188059B1 (ko) * 2013-12-23 2020-12-07 삼성전자 주식회사 Ldo 레귤레이터, 전원 관리 시스템 및 ldo 전압 제어 방법
JP6230417B2 (ja) 2013-12-27 2017-11-15 ルネサスエレクトロニクス株式会社 Ａ／ｄ変換回路および半導体集積回路
CN105814798B (zh) * 2013-12-30 2019-07-16 西门子公司 结合单元和用于操作结合单元的方法
US10284217B1 (en) 2014-03-05 2019-05-07 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system
US9774342B1 (en) 2014-03-05 2017-09-26 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system
US9306588B2 (en) 2014-04-14 2016-04-05 Cirrus Logic, Inc. Switchable secondary playback path
CN104038226B (zh) 2014-06-25 2018-06-05 华为技术有限公司 多通道时间交织模数转换器
US10785568B2 (en) 2014-06-26 2020-09-22 Cirrus Logic, Inc. Reducing audio artifacts in a system for enhancing dynamic range of audio signal path
US9106249B1 (en) * 2014-09-04 2015-08-11 Semtech Corporation Calibration of a time-interleaved analog-to-digital converter
US9596537B2 (en) 2014-09-11 2017-03-14 Cirrus Logic, Inc. Systems and methods for reduction of audio artifacts in an audio system with dynamic range enhancement
JP6481307B2 (ja) 2014-09-24 2019-03-13 株式会社ソシオネクスト アナログデジタル変換器、半導体集積回路、及びアナログデジタル変換方法
US9503027B2 (en) 2014-10-27 2016-11-22 Cirrus Logic, Inc. Systems and methods for dynamic range enhancement using an open-loop modulator in parallel with a closed-loop modulator
JP6429072B2 (ja) * 2014-11-13 2018-11-28 セイコーエプソン株式会社 搬送装置及び記録装置
KR101603144B1 (ko) * 2015-04-22 2016-03-14 국방과학연구소 아날로그 디지털 컨버터의 포화를 방지하기 위한 디지털 수신기
US9959856B2 (en) 2015-06-15 2018-05-01 Cirrus Logic, Inc. Systems and methods for reducing artifacts and improving performance of a multi-path analog-to-digital converter
US9838072B1 (en) * 2015-06-24 2017-12-05 Marvell International Ltd. Systems and methods to mitigate electro-magnetic interference in single twisted-pair-based communication systems
DE102015110275A1 (de) 2015-06-25 2016-12-29 Intel IP Corporation Vorrichtungen und Verfahren zum Verschieben eines digitalen Signals um eine Verschiebungszeit zum Bereitstellen eines verschobenen Signals
US9866228B2 (en) * 2015-09-30 2018-01-09 Multiphy Ltd. Background calibration of interleave timing errors in time-interleaved analog to digital converters
US9955254B2 (en) 2015-11-25 2018-04-24 Cirrus Logic, Inc. Systems and methods for preventing distortion due to supply-based modulation index changes in an audio playback system
US9543975B1 (en) 2015-12-29 2017-01-10 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system with low-pass filter between paths
US9880802B2 (en) 2016-01-21 2018-01-30 Cirrus Logic, Inc. Systems and methods for reducing audio artifacts from switching between paths of a multi-path signal processing system
US10254160B2 (en) * 2016-05-16 2019-04-09 Apple Inc. Color ambient light sensor circuitry for electronic devices
KR102474441B1 (ko) * 2016-06-09 2022-12-06 주식회사 엘엑스세미콘 디스플레이 구동 장치 및 이를 포함하는 디스플레이 장치
US9998826B2 (en) 2016-06-28 2018-06-12 Cirrus Logic, Inc. Optimization of performance and power in audio system
US10545561B2 (en) 2016-08-10 2020-01-28 Cirrus Logic, Inc. Multi-path digitation based on input signal fidelity and output requirements
US10263630B2 (en) 2016-08-11 2019-04-16 Cirrus Logic, Inc. Multi-path analog front end with adaptive path
US9813814B1 (en) 2016-08-23 2017-11-07 Cirrus Logic, Inc. Enhancing dynamic range based on spectral content of signal
CN106375252B (zh) * 2016-09-05 2019-05-03 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种iq与tiadc频率联合失真的修正方法及系统
US9780800B1 (en) * 2016-09-19 2017-10-03 Cirrus Logic, Inc. Matching paths in a multiple path analog-to-digital converter
US9762255B1 (en) 2016-09-19 2017-09-12 Cirrus Logic, Inc. Reconfiguring paths in a multiple path analog-to-digital converter
US9929703B1 (en) 2016-09-27 2018-03-27 Cirrus Logic, Inc. Amplifier with configurable final output stage
US9967665B2 (en) 2016-10-05 2018-05-08 Cirrus Logic, Inc. Adaptation of dynamic range enhancement based on noise floor of signal
CN108322217B (zh) * 2017-01-17 2021-03-09 瑞昱半导体股份有限公司 用于时间交错式模拟数字转换器的校正电路与校正方法
CN106992784B (zh) * 2017-04-06 2020-03-31 电子科技大学 基于校正方向判定的时间交织adc用采样时间失配校正方法
US10321230B2 (en) 2017-04-07 2019-06-11 Cirrus Logic, Inc. Switching in an audio system with multiple playback paths
CN108696464B (zh) * 2017-04-10 2022-05-17 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种iq与4通道tiadc联合失真盲估计与修正方法
US10008992B1 (en) 2017-04-14 2018-06-26 Cirrus Logic, Inc. Switching in amplifier with configurable final output stage
US9917557B1 (en) 2017-04-17 2018-03-13 Cirrus Logic, Inc. Calibration for amplifier with configurable final output stage
KR102503212B1 (ko) * 2017-11-27 2023-02-24 삼성전자 주식회사 반송파 집성을 지원하는 rf 집적 회로 및 이를 포함하는 무선 통신 장치
US10608655B1 (en) * 2018-12-06 2020-03-31 Analog Devices, Inc. Inter-stage gain calibration in double conversion analog-to-digital converter
CN111478702B (zh) * 2019-01-23 2023-06-23 创意电子股份有限公司 模拟数字转换器装置与时脉偏斜校正方法
US10693485B1 (en) * 2019-03-22 2020-06-23 Avago Technologies International Sales Pte. Limited Adaptive background ADC calibration
CN112448719B (zh) * 2019-08-30 2024-03-12 创意电子股份有限公司 模拟数字转换器装置与时脉偏斜校正方法
US11476857B2 (en) * 2019-10-25 2022-10-18 Texas Instruments Incorporated Interleaving errors sources and their correction for RF DACs
CN113114241B (zh) * 2021-03-10 2022-04-19 电子科技大学 一种时间交替架构采集系统中频响失配误差的校正方法
KR20220142213A (ko) 2021-04-14 2022-10-21 삼성전자주식회사 아날로그-디지털 변환 회로 및 이를 포함하는 수신기
US20240014825A1 (en) * 2022-07-11 2024-01-11 Applied Materials, Inc. Algorithm for accurately converting a wide range of photo signals into an electrical current
KR102639920B1 (ko) 2022-08-31 2024-02-23 (주)넥스윌 샘플 시간 불일치 보정 처리 장치, 이 장치를 적용한 시간 인터리브드 아날로그 디지털 변환기 및 아날로그 디지털 변환 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621862B1 (en) * 2000-01-04 2003-09-16 Alcatel Internetworking (Pe), Inc. Equalization for multichannel receiving node
US6924755B1 (en) * 2002-12-02 2005-08-02 Analog Devices, Inc. Multi-channel analog to digital converter which facilitates calibration of the analog to digital converter and respective input channels to the analog to digital converter, and a method for calibrating the analog to digital converter
JP4544915B2 (ja) 2004-06-03 2010-09-15 ルネサスエレクトロニクス株式会社 受信装置及びアナログ・ディジタル変換装置
US7053804B1 (en) * 2004-11-18 2006-05-30 Analog Devices, Inc. Phase-error reduction methods and controllers for time-interleaved analog-to-digital systems
US7292170B2 (en) * 2005-06-13 2007-11-06 Texas Instruments Incorporated System and method for improved time-interleaved analog-to-digital converter arrays
FR2896109B1 (fr) * 2006-01-06 2008-06-20 Thales Sa Dispositif de conversion analogique numerique a entrelacement temporel et a egalisation auto adaptative.
JP2008011189A (ja) 2006-06-29 2008-01-17 Nec Electronics Corp タイム・インターリーブａ／ｄ変換装置
JP5189837B2 (ja) * 2007-12-27 2013-04-24 株式会社日立製作所 アナログデジタル変換器並びにそれを用いた通信装置及び無線送受信器
JP4505027B2 (ja) * 2008-05-08 2010-07-14 株式会社半導体理工学研究センター サンプルホールド回路及びａ／ｄ変換装置
US8558725B2 (en) * 2010-10-27 2013-10-15 Intersil Americas Inc. Robust gain and phase calibration method for a time-interleaved analog-to-digital converter
CN102006073B (zh) * 2010-12-24 2012-08-01 复旦大学 一种快速收敛多通道时间交织模数转换器及其校准系统
JP5742556B2 (ja) * 2011-07-29 2015-07-01 富士通セミコンダクター株式会社 Ａｄｃ

Also Published As

Publication number Publication date
KR101461784B1 (ko) 2014-11-13
CN103312328B (zh) 2017-06-30
KR20130105401A (ko) 2013-09-25
CN103312328A (zh) 2013-09-18
US8836551B2 (en) 2014-09-16
US20130241753A1 (en) 2013-09-19
JP2013191956A (ja) 2013-09-26

Similar Documents

Publication Publication Date Title
JP5835031B2 (ja) アナログデジタル変換器（ａｄｃ），その補正回路およびその補正方法
JP5742556B2 (ja) Ａｄｃ
JP5095007B2 (ja) アナログデジタル変換器および半導体集積回路装置
US7999707B2 (en) Apparatus for compensating for error of time-to-digital converter
US10291245B2 (en) Device and method for correcting error estimation of analog-to-digital converter
JP5142342B2 (ja) Ａｄ変換回路
JP2022163176A (ja) 高線形性位相補間器
KR20100080391A (ko) 2채널의 타임 인터리빙 아날로그 디지털 변환기 및 그의 오차 측정 및 정정 방법
JP4451486B2 (ja) アナログ／デジタル変換装置およびデジタル／アナログ変換装置
TWI704773B (zh) 類比數位轉換器裝置以及時脈偏斜校正方法
US7576666B2 (en) Jitter correction
Salib et al. A low-complexity correlation-based time skew estimation technique for time-interleaved SAR ADCs
JPWO2011039859A1 (ja) アナログデジタル変換器およびそれを用いた半導体集積回路装置
JP4846843B2 (ja) Ｄａ変換器及びｄａ変換方法
JP5579099B2 (ja) クロック生成装置及びＤＬＬ（ＤｉｇｉｔａｌＬｏｃｋｅｄＬｏｏｐ）回路及びクロック生成方法
JP6787105B2 (ja) デジタルフィルター、レシプロカルカウント値生成回路および物理量センサー
Zelinskaya et al. CORRECTION ALGORITHM OF DEPLOYED FUNCTION OF A SIGMA-DELTA ANALOG-TO-DIGITAL CONVERTER IN ALTERNATING WEIGHTING FUNCTION IMPLEMENTATION
JP5638354B2 (ja) 周波数シンセサイザおよび周波数シンセサイザ用の位相振幅変換方法
US20110109353A1 (en) Digital pll circuit and method of controlling the same
JP5897970B2 (ja) アナログデジタル変換回路
JP2007309897A (ja) ディジタルフィルタ、電子式電力量計

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141201

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151019

R150 Certificate of patent or registration of utility model

Ref document number: 5835031

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees