JP4505027B2 - サンプルホールド回路及びa/d変換装置 - Google Patents
サンプルホールド回路及びa/d変換装置 Download PDFInfo
- Publication number
- JP4505027B2 JP4505027B2 JP2008121938A JP2008121938A JP4505027B2 JP 4505027 B2 JP4505027 B2 JP 4505027B2 JP 2008121938 A JP2008121938 A JP 2008121938A JP 2008121938 A JP2008121938 A JP 2008121938A JP 4505027 B2 JP4505027 B2 JP 4505027B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sample
- circuit
- calibration
- hold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
- H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
Description
サンプリングクロック信号に基づいて上記サンプリングクロック信号と同一の周波数及び所定の勾配を有するように発生されたランプ較正信号を、上記サンプリングキャパシタの容量よりも小さい容量を有する較正用キャパシタを介して上記サンプルホールド増幅器に入力することにより、上記入力信号と上記ランプ較正信号を加算する加算回路を備えたことを特徴とする。
上記サンプルホールド回路である、少なくとも2個の第1及び第2のサンプルホールド回路と、
上記各サンプルホールド回路からの出力信号をそれぞれA/D変換する少なくとも2個の第1及び第2のA/D変換手段と、
上記各A/D変換手段からの出力信号を互いに異なる時間で出力することにより、上記入力信号からA/D変換されたA/D変換信号を出力するスイッチ手段とを備えたタイムインターリーブA/D変換装置であって、
上記各A/D変換手段からの出力信号の差信号を演算する演算手段を備え、
上記ランプ較正信号は上記サンプルホールド回路によりサンプリングされたときに、上記各サンプルホールド回路間のクロックスキュー量に対応する直流値としてサンプリングされ、上記差信号は上記クロックスキュー量を表し、上記クロックスキュー量を測定できることを特徴とする。
上記第1のサンプルホールド回路を所定の第1のサンプリングクロック信号により動作させ、
上記第2のサンプルホールド回路を第2のサンプリングクロック信号により動作させ、
上記A/D変換装置は、
上記差信号に基づいて上記第2のサンプリングクロック信号の位相を、上記クロックスキュー量が最小となるように調整する遅延手段を含む較正ループ回路をさらに備えたことを特徴とする。
上記較正ループ回路は、
上記差信号を低域通過ろ波する低域通過フィルタと、
上記低域通過フィルタからの出力信号を増幅して上記遅延手段に出力する増幅手段とをさらに含むことを特徴とする。
2−1〜2−M…A/D変換器、
3…スイッチ、
4,4A…加算器、
5,5A…低域通過フィルタ、
6,6A…アキュムレータ、
7,7A…D/A変換器、
8a,8b…スイッチ、
9…ランプ較正信号発生回路、
10、10−1〜10−3…オペアンプ、
11…タイミング信号発生回路、
12−1〜12−3…加算器、
13−1〜13−3…電圧制御型遅延回路、
21〜34…スイッチ、
Cs…サンプリングキャパシタ、
Ccal…較正用キャパシタ、
T1,T2,T7,T8,T11,T12…入力端子、
T3,T4,T13,T14…出力端子。
Claims (4)
- サンプリングキャパシタ及びサンプルホールド増幅器を備え、スイッチトキャパシタを用いて入力信号をサンプルホールドするサンプルホールド回路において、
サンプリングクロック信号に基づいて上記サンプリングクロック信号と同一の周波数及び所定の勾配を有するように発生されたランプ較正信号を、上記サンプリングキャパシタの容量よりも小さい容量を有する較正用キャパシタを介して上記サンプルホールド増幅器に入力することにより、上記入力信号と上記ランプ較正信号を加算する加算回路を備えたことを特徴とするサンプルホールド回路。 - 請求項1記載のサンプルホールド回路である、少なくとも2個の第1及び第2のサンプルホールド回路と、
上記各サンプルホールド回路からの出力信号をそれぞれA/D変換する少なくとも2個の第1及び第2のA/D変換手段と、
上記各A/D変換手段からの出力信号を互いに異なる時間で出力することにより、上記入力信号からA/D変換されたA/D変換信号を出力するスイッチ手段とを備えたタイムインターリーブA/D変換装置であって、
上記各A/D変換手段からの出力信号の差信号を演算する演算手段を備え、
上記ランプ較正信号は上記サンプルホールド回路によりサンプリングされたときに、上記各サンプルホールド回路間のクロックスキュー量に対応する直流値としてサンプリングされ、上記差信号は上記クロックスキュー量を表し、上記クロックスキュー量を測定できることを特徴とするA/D変換装置。 - 上記第1のサンプルホールド回路を所定の第1のサンプリングクロック信号により動作させ、
上記第2のサンプルホールド回路を第2のサンプリングクロック信号により動作させ、
上記A/D変換装置は、
上記差信号に基づいて上記第2のサンプリングクロック信号の位相を、上記クロックスキュー量が最小となるように調整する遅延手段を含む較正ループ回路をさらに備えたことを特徴とする請求項2記載のA/D変換装置。 - 上記較正ループ回路は、
上記差信号を低域通過ろ波する低域通過フィルタと、
上記低域通過フィルタからの出力信号を増幅して上記遅延手段に出力する増幅手段とをさらに含むことを特徴とする請求項3記載のA/D変換装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008121938A JP4505027B2 (ja) | 2008-05-08 | 2008-05-08 | サンプルホールド回路及びa/d変換装置 |
US12/436,289 US7834786B2 (en) | 2008-05-08 | 2009-05-06 | Sample hold circuit for use in time-interleaved A/D converter apparatus including paralleled low-speed pipeline A/D converters |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008121938A JP4505027B2 (ja) | 2008-05-08 | 2008-05-08 | サンプルホールド回路及びa/d変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009272915A JP2009272915A (ja) | 2009-11-19 |
JP4505027B2 true JP4505027B2 (ja) | 2010-07-14 |
Family
ID=41266405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008121938A Expired - Fee Related JP4505027B2 (ja) | 2008-05-08 | 2008-05-08 | サンプルホールド回路及びa/d変換装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7834786B2 (ja) |
JP (1) | JP4505027B2 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2483891A2 (en) * | 2009-09-28 | 2012-08-08 | Arctic Silicon Devices As | Input configuration for analog to digital converter |
US7916050B1 (en) * | 2009-10-15 | 2011-03-29 | Texas Instruments Incorporated | Time-interleaved-dual channel ADC with mismatch compensation |
US8134401B2 (en) * | 2009-10-15 | 2012-03-13 | Texas Instruments Incorported | Systems and methods of low offset switched capacitor comparators |
US8451160B1 (en) * | 2010-05-17 | 2013-05-28 | Marvell International Ltd. | Low power high speed pipeline ADC |
US8344794B2 (en) * | 2010-06-22 | 2013-01-01 | O2Micro Inc. | Signal monitoring systems |
US8279102B2 (en) * | 2010-10-05 | 2012-10-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and apparatus for analog to digital conversion |
US8525556B2 (en) * | 2011-01-28 | 2013-09-03 | Crest Semiconductors, Inc. | Time-interleaved sample-and-hold |
US8664979B2 (en) * | 2011-04-27 | 2014-03-04 | Nxp B.V. | Track and hold circuit using a bootstrapping circuit |
FR2982100A1 (fr) * | 2011-11-02 | 2013-05-03 | St Microelectronics Grenoble 2 | Etalonnage d'un adc entrelace |
JP5835031B2 (ja) * | 2012-03-13 | 2015-12-24 | 株式会社ソシオネクスト | アナログデジタル変換器(adc),その補正回路およびその補正方法 |
US8872680B2 (en) * | 2012-05-18 | 2014-10-28 | Analog Devices, Inc. | Calibrating timing, gain and bandwidth mismatch in interleaved ADCs using injection of random pulses |
US8947289B2 (en) * | 2012-08-09 | 2015-02-03 | Greenvity Communications, Inc. | Method of producing low-power switched-capacitor amplifier, circuit and a pipeline analog-to-digital converter including the same |
JP5836493B2 (ja) * | 2012-09-07 | 2015-12-24 | 株式会社日立製作所 | インターリーブa/d変換器 |
US8791850B2 (en) | 2012-10-12 | 2014-07-29 | Infineon Technologies Ag | Analog-to-digital conversion with multiple kernels |
CN103178852B (zh) * | 2013-03-20 | 2016-05-11 | 中国电子科技集团公司第二十四研究所 | 一种高速采样前端电路 |
US9264059B2 (en) * | 2014-05-08 | 2016-02-16 | SiTune Corporation | Calibration of time-interleaved analog-to-digital converter |
US9306591B2 (en) | 2014-05-08 | 2016-04-05 | SiTune Corporation | Calibration of high speed asynchronous convertor |
CN106130553A (zh) * | 2015-05-07 | 2016-11-16 | 松下知识产权经营株式会社 | 时间交错型ad 转换器 |
US10033398B1 (en) | 2017-07-10 | 2018-07-24 | IQ-Analog Corporation | Multi-zone digital-to-analog converter (DAC) |
US9979582B1 (en) | 2017-07-10 | 2018-05-22 | IQ-Analog Corp. | Multi-zone analog-to-digital converter (ADC) |
US11545989B2 (en) | 2017-12-22 | 2023-01-03 | Telefonaktiebolaget Lm Ericsson (Publ) | Time-interleaved analog-to-digital converter |
US10175278B1 (en) * | 2018-04-23 | 2019-01-08 | Linear Technology Holding Llc | Detecting value of output capacitor in switching regulator |
TWI693799B (zh) * | 2019-01-23 | 2020-05-11 | 創意電子股份有限公司 | 類比數位轉換器裝置與時脈偏斜校正方法 |
CN113574803A (zh) * | 2019-03-29 | 2021-10-29 | 苹果公司 | 校准时间交错模数转换器 |
JP7395294B2 (ja) * | 2019-09-12 | 2023-12-11 | 株式会社東芝 | 半導体集積回路、ad変換器、デルタシグマ型ad変換器、インクリメンタルデルタシグマ型ad変換器及びスイッチトキャパシタ |
TWI745945B (zh) * | 2020-04-29 | 2021-11-11 | 創意電子股份有限公司 | 類比數位轉換系統、時脈偏斜校準方法與相關的電腦程式產品 |
JP2022146460A (ja) * | 2021-03-22 | 2022-10-05 | キオクシア株式会社 | 半導体回路、受信装置及びメモリシステム |
US20230403021A1 (en) * | 2022-05-31 | 2023-12-14 | Xilinx, Inc. | Switched capacitor circuitry for mitigating pole-zero doublet errors in an analog circuit |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003158434A (ja) * | 2001-11-21 | 2003-05-30 | Handotai Rikougaku Kenkyu Center:Kk | 擬似差動増幅回路及び擬似差動増幅回路を使用したa/d変換器 |
JP2003158432A (ja) * | 2001-11-21 | 2003-05-30 | Handotai Rikougaku Kenkyu Center:Kk | サンプルホールド回路 |
JP2004139268A (ja) * | 2002-10-16 | 2004-05-13 | Handotai Rikougaku Kenkyu Center:Kk | クロック信号発生回路 |
JP2006313162A (ja) * | 2005-05-03 | 2006-11-16 | Agilent Technol Inc | 時間インターリーブされたデータコンバータのタイミングを較正するためのシステム及び方法 |
US7227479B1 (en) * | 2005-12-22 | 2007-06-05 | Lucent Technologies Inc. | Digital background calibration for time-interlaced analog-to-digital converters |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0288215B1 (en) * | 1987-04-24 | 1993-03-10 | Simmonds Precision Products Inc. | Determination of electrical capacitance and resistance |
US5705988A (en) * | 1996-07-08 | 1998-01-06 | Detection Systems, Inc. | Photoelectric smoke detector with count based A/D and D/A converter |
US6304206B1 (en) * | 1997-09-04 | 2001-10-16 | Sanyo Electric Co., Ltd. | Voltage comparator, operational amplifier and analog-to-digital conversion circuit employing the same |
US6396429B2 (en) * | 2000-01-07 | 2002-05-28 | Analog Devices, Inc. | Front-end sampling for analog-to-digital conversion |
US6380806B1 (en) * | 2000-09-01 | 2002-04-30 | Advanced Micro Devices, Inc. | Differential telescopic operational amplifier having switched capacitor common mode feedback circuit portion |
US6489904B1 (en) * | 2001-07-27 | 2002-12-03 | Fairchild Semiconductor Corporation | Pipeline analog-to-digital converter with on-chip digital calibration |
-
2008
- 2008-05-08 JP JP2008121938A patent/JP4505027B2/ja not_active Expired - Fee Related
-
2009
- 2009-05-06 US US12/436,289 patent/US7834786B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003158434A (ja) * | 2001-11-21 | 2003-05-30 | Handotai Rikougaku Kenkyu Center:Kk | 擬似差動増幅回路及び擬似差動増幅回路を使用したa/d変換器 |
JP2003158432A (ja) * | 2001-11-21 | 2003-05-30 | Handotai Rikougaku Kenkyu Center:Kk | サンプルホールド回路 |
JP2004139268A (ja) * | 2002-10-16 | 2004-05-13 | Handotai Rikougaku Kenkyu Center:Kk | クロック信号発生回路 |
JP2006313162A (ja) * | 2005-05-03 | 2006-11-16 | Agilent Technol Inc | 時間インターリーブされたデータコンバータのタイミングを較正するためのシステム及び方法 |
US7227479B1 (en) * | 2005-12-22 | 2007-06-05 | Lucent Technologies Inc. | Digital background calibration for time-interlaced analog-to-digital converters |
Also Published As
Publication number | Publication date |
---|---|
JP2009272915A (ja) | 2009-11-19 |
US7834786B2 (en) | 2010-11-16 |
US20090278716A1 (en) | 2009-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4505027B2 (ja) | サンプルホールド回路及びa/d変換装置 | |
US9654132B2 (en) | Hybrid charge-sharing charge-redistribution DAC for successive approximation analog-to-digital converters | |
US9019140B2 (en) | System and method for analog to digital (A/D) conversion | |
US8519875B2 (en) | System and method for background calibration of time interleaved analog to digital converters | |
JP5754550B2 (ja) | Δς変調器及びδς型a/d変換器 | |
JP5095007B2 (ja) | アナログデジタル変換器および半導体集積回路装置 | |
US8253470B2 (en) | Offset calibration for amplifiers | |
US7439889B2 (en) | AD converter | |
US8659457B2 (en) | Self-compensating digital-to-analog converter and methods of calibration and operation thereof | |
US20190123760A1 (en) | Sar adcs with dedicated reference capacitor for each bit capacitor | |
US8174423B2 (en) | Pipelined analog-to-digital converter and sub-converter stage | |
US10505562B2 (en) | Circuit and method for generating reference signals for hybrid analog-to-digital convertors | |
US9525837B1 (en) | Dual sample-and-hold circuit with resistive gain | |
WO2009119270A1 (en) | Solid-state imaging apparatus and imaging system | |
US8344920B1 (en) | Methods and apparatus for calibrating pipeline analog-to-digital converters | |
US9531977B2 (en) | Semiconductor integrated circuit and image sensor | |
US10056916B2 (en) | Analog/digital conversion with analog filtering | |
WO2021077068A1 (en) | Analog-to-digital converter | |
US20100176977A1 (en) | Area-Efficient Analog-to-Digital Converter | |
US20040075599A1 (en) | A/D converter calibration test sequence insertion | |
Sun et al. | An ASIC chip with pipeline ADCs for CCD sensor imaging system | |
CN112104370B (zh) | 高精度模数转换器转换速度提升电路 | |
US20100073206A1 (en) | Analog-to-digital conversion circuits and method for calibrating thereof | |
US20140252207A1 (en) | Analog-to-digital converter and solid-state imaging device | |
CN113875159A (zh) | 用于具有电容增益输入级的Delta-Sigma ADC的比率增益误差校准方案 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100420 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100423 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |