TWI745945B - 類比數位轉換系統、時脈偏斜校準方法與相關的電腦程式產品 - Google Patents

類比數位轉換系統、時脈偏斜校準方法與相關的電腦程式產品 Download PDF

Info

Publication number
TWI745945B
TWI745945B TW109114383A TW109114383A TWI745945B TW I745945 B TWI745945 B TW I745945B TW 109114383 A TW109114383 A TW 109114383A TW 109114383 A TW109114383 A TW 109114383A TW I745945 B TWI745945 B TW I745945B
Authority
TW
Taiwan
Prior art keywords
analog
digital conversion
level
digital
codes
Prior art date
Application number
TW109114383A
Other languages
English (en)
Other versions
TW202141933A (zh
Inventor
萬少華
汪鼎豪
陳昱竹
Original Assignee
創意電子股份有限公司
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 創意電子股份有限公司, 台灣積體電路製造股份有限公司 filed Critical 創意電子股份有限公司
Priority to TW109114383A priority Critical patent/TWI745945B/zh
Priority to JP2020127143A priority patent/JP7028920B2/ja
Priority to US17/037,574 priority patent/US11043956B1/en
Publication of TW202141933A publication Critical patent/TW202141933A/zh
Application granted granted Critical
Publication of TWI745945B publication Critical patent/TWI745945B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0836Continuously compensating for, or preventing, undesired influence of physical parameters of noise of phase error, e.g. jitter
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0624Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by synchronisation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • H03M1/1028Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/1205Multiplexed conversion systems
    • H03M1/121Interleaved, i.e. using multiple converters or converter parts for one channel
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/1205Multiplexed conversion systems
    • H03M1/121Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • H03M1/1014Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1023Offset correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

類比數位轉換系統包含多級類比數位轉換單元與偏斜校準電路。多級類比數位轉換單元用於分別依據交錯的多個時脈訊號對測試訊號進行取樣以分別產生多級量化輸出。多級類比數位轉換單元的運作使類比數位轉換系統具有取樣頻率。測試訊號具有第一頻率,且取樣頻率為第一頻率的N倍,N為大於1之奇數。偏斜校準電路用於以每間隔N級的方式依序分析多級量化輸出以產生多個數位碼。偏斜校準電路還用於依據多個數位碼與參考碼之間的比較結果校準類比數位轉換系統的時脈偏斜。

Description

類比數位轉換系統、時脈偏斜校準方法與相關的電腦程式產 品
本揭示文件有關一種類比數位轉換系統,尤指一種無需利用額外電路提供校準基準的類比數位轉換系統、時脈偏斜校準方法與相關的電腦程式產品。
隨著各種通訊技術的發展與硬體規格的提升,對於訊號之類比數位轉換的解析度與操作速度的要求也隨之提升。受限於製程因素,傳統的單通道類比數位轉換器的操作速度已到了發展瓶頸,因而使得操作速度正相關於通道數量的時間交錯式類比數位轉換器(time-interleaved ADC)受到重視。然而,時間交錯式類比數位轉換器的多個通道之間容易有因時脈訊號之相位不一致而引起的時脈偏斜誤差,這將對時間交錯式類比數位轉換器的性能造成嚴重影響。
本揭示文件提供一種時脈偏斜校準方法,其用於校準類比數位轉換系統。類比數位轉換系統包含分別依據交錯的多個時脈訊號運作的多級類比數位轉換單元。時脈偏斜校準方法包含以下流程:利用類比數位轉換系統以取樣頻率對測試訊號進行取樣,以使多級類比數位轉換單元分別產生多級量化輸出,其中測試訊號具有第一頻率,取樣頻率為第一頻率的N倍,且N為大於1之奇數;以每間隔N級的方式依序分析多級量化輸出以產生多個數位碼;以及依據多個數位碼與參考碼之間的比較結果校準類比數位轉換系統的時脈偏斜。
本揭示文件提供一種類比數位轉換系統,其包含多級類比數位轉換單元與偏斜校準電路。多級類比數位轉換單元用於分別依據交錯的多個時脈訊號對測試訊號進行取樣以分別產生多級量化輸出。多級類比數位轉換單元的運作使類比數位轉換系統具有取樣頻率。測試訊號具有第一頻率,且取樣頻率為第一頻率的N倍,N為大於1之奇數。偏斜校準電路用於以每間隔N級的方式依序分析多級量化輸出以產生多個數位碼。偏斜校準電路還用於依據多個數位碼與參考碼之間的比較結果校準類比數位轉換系統的時脈偏斜。
本揭示文件提供一種電腦程式產品,其儲存在類比數位轉換系統的記憶裝置中,且允許類比數位轉換系統執行時脈偏斜校準運作。類比數位轉換系統包含分別依據交 錯的多個時脈訊號運作的多級類比數位轉換單元。時脈偏斜校準運作包含以下流程:利用類比數位轉換系統以取樣頻率對測試訊號進行取樣以使多級類比數位轉換單元分別產生多級量化輸出,其中測試訊號具有第一頻率,且取樣頻率為第一頻率的N倍,N為大於1之奇數;以每間隔N級的方式依序分析多級量化輸出以產生多個數位碼;以及依據多個數位碼與參考碼之間的比較結果校準類比數位轉換系統的時脈偏斜。
上述多個實施例的優點之一,是無需額外作為校準基準的參考電路。
上述多個實施例的另一優點,是利用簡單的邏輯運算即可校準時脈偏斜。
100:類比數位轉換系統
1101~1108:類比數位轉換單元
120:輸出電路
130:訊號產生電路
140:偏斜校準電路
CLK1~CLK8:時脈訊號
CLKs:來源時脈訊號
QT1~QT8:量化輸出
Sin:測試訊號
Sout:數位訊號
P1,P2:時間點
TS:取樣週期
fs:取樣頻率
To:第一週期
fo:第一頻率
210:控制電路
220:第一除法電路
230:加法電路
240:第二除法電路
250:比較電路
SU1~SU8:加總值
Cav1~Cav8:平均碼
Cref:參考碼
AD1~AD8:校準訊號
600:時脈偏斜校準方法
S602~S606:流程
第1圖為依據本揭示文件一實施例的類比數位轉換系統簡化後的功能方塊圖。
第2圖為依據本揭示文件一實施例繪示的第1圖的多個時脈訊號的波形示意圖。
第3圖為依據本揭示文件一實施例的偏斜校準電路簡化後的功能方塊圖。
第4圖為依據本揭示文件一實施例繪示的偏斜校準電路對測試訊號的分析過程示意圖。
第5圖為依據本揭示文件一實施例繪示的偏斜校準電路對 分析起點的選擇過程示意圖。
第6圖為依據本揭示文件一實施例的時脈偏斜校準方法的流程圖。
以下將配合相關圖式來說明本揭示文件的實施例。在圖式中,相同的標號表示相同或類似的元件或方法流程。
第1圖為依據本揭示文件一實施例的類比數位轉換系統100簡化後的功能方塊圖。類比數位轉換系統100包含多級類比數位轉換單元1101~1108、輸出電路120、訊號產生電路130與偏斜校準電路140。多級類比數位轉換單元1101~1108分別依據交錯的多個時脈訊號CLK1~CLK8對測試訊號Sin進行取樣,以分別產生多級量化輸出QT1~QT8。類比數位轉換單元1101~1108的運作使得類比數位轉換系統100具有取樣頻率fs。
在一些實施例中,如第2圖所示,時脈訊號CLK1~CLK8彼此之間存在時間間隔,使得類比數位轉換單元1101~1108在不同的時間點執行取樣與類比數位轉換,亦即類比數位轉換系統100可以是時間交錯式(time-interleaved)類比數位轉換系統。例如,類比數位轉換單元1101和類比數位轉換單元1102會分別在時間點P1和時間點P2對測試訊號Sin進行取樣與類比數位轉換。時間點P1和時間點P2之間的差異為取樣週期TS, 且取樣週期TS為取樣頻率fs的倒數(亦即TS=1/fs)。實作上,測試訊號Sin可以是弦波訊號、三角波訊號、方波訊號、或是其他合適種類的週期性訊號。
本案說明書與圖式中的類比數位轉換單元1101~1108的數量僅是為了便於理解的示範性實施例,且本揭示文件不以此為限。在一些實施例中,類比數位轉換系統100可以包含M級類比數位轉換單元110,其中M為2的冪次方,且後述的各種時脈偏斜(time skew)校準運作以及時脈偏斜校準方法600亦適用於包含M級類比數位轉換單元110的類比數位轉換系統100。另外,本案說明書中元件編號與訊號編號中未使用下標索引者,代表該元件編號或訊號編號是指稱所屬元件群組或訊號群組中不特定的任一元件或訊號。
請再參考第1圖,輸出電路120耦接於類比數位轉換單元1101~1108,且用於接收量化輸出QT1~QT8。輸出電路120會根據量化輸出QT1~QT8執行資料組合操作,以產生具有取樣頻率fs的數位訊號Sout。在一些實施例中,輸出電路120可由多工器、現場可程式化邏輯閘(FPGA)及/或數位訊號處理器(DSP)來實現。
訊號產生電路130用於依據來源時脈訊號CLKs產生測試訊號Sin與時脈訊號CLK1~CLK8。測試訊號Sin具有第一頻率fo,且取樣頻率fs為第一頻率fo的N倍,其中N為大於1之奇數。
在一些實施例中,來源時脈訊號CLKs的頻率是 第一頻率fo的N倍。在另一些實施例中,時脈訊號CLK的頻率可以是來源時脈訊號CLKs的頻率的M分之一,其中M為類比數位轉換系統100中類比數位轉換單元110的數量,例如時脈訊號CLK1~CLK8每一者的頻率可以是來源時脈訊號CLKs的頻率的八分之一。實作上,訊號產生電路130可以包含濾波電路、鎖相迴路(phase lock loop)或延遲鎖定迴路(delay lock loop)中的一或多者。
偏斜校準電路140耦接於類比數位轉換單元1101~1108,且用於接收並分析量化輸出QT1~QT8。偏斜校準電路140用於以每間隔N級的方式依序分析量化輸出QT1~QT8以產生多個數位碼。例如,在N為3的情況下,偏斜校準電路140可以先依據量化輸出QT1的電壓值產生一對應的數位碼,接著依據量化輸出QT4的電壓值產生另一對應的數位碼,再接著依據量化輸出QT7的電壓值產生另一對應的數位碼,依此類推。偏斜校準電路140還用於將得到的多個數位碼與一參考碼Cref進行比較以產生一比較結果,並依據比較結果校準類比數位轉換系統100的時脈偏斜,詳細的校準運作將於後續段落中說明。
在一些實施例中,量化輸出QT1~QT8會先經過偏移(offset)誤差校準及/或增益(gain)誤差校準,接著才被提供至輸出電路120與偏斜校準電路140。為簡潔起見,相關的其他校準電路未繪示於第1圖中。
第3圖為依據本揭示文件一實施例的偏斜校準電 路140簡化後的功能方塊圖。第4圖為依據本揭示文件一實施例繪示的偏斜校準電路140對測試訊號Sin的分析過程示意圖。偏斜校準電路140包含控制電路210、多個第一除法電路220、加法電路230、第二除法電路240以及多個比較電路250。在一些實施例中,請同時參考第3圖與第4圖,測試訊號Sin具有第一週期To,且第一週期To為第一頻率fo的倒數(亦即,To=1/fo)。由於取樣頻率fs為第一頻率fo的N倍(例如3倍),類比數位轉換系統100會於第一週期To中利用類比數位轉換單元1101~1108對測試訊號Sin取樣N次(例如3次)。為便於理解,後續段落將以N等於3為例說明偏斜校準電路140的運作,但本揭示文件不以此為限。
為校準時脈偏斜現象,控制電路210會以每間隔N級(例如3級)的方式依序分析量化輸出QT1~QT8以產生多個數位碼。例如,在N為3的情況下,控制電路210可以依序地分析量化輸出QT1、QT4、QT7、QT2、QT5、QT8、QT3與QT6的電壓值,然後再次分析量化輸出QT1的電壓值,以依據每筆電壓值產生對應的一數位碼。亦即,控制電路210在量化輸出QT1和QT4的分析之間可以忽略量化輸出QT2和QT3,而在量化輸出QT4和QT7的分析之間可以忽略量化輸出QT5和QT6,依此類推。控制電路210可以依據上述順序多次且循環地對量化輸出QT1~QT8進行分析。
由於取樣頻率fs為第一頻率fo的N倍(例如,3 倍),藉由以間隔N級(例如,3級)的方式分析量化輸出QT1~QT8,控制電路210會連續地產生實質上相同的多個數位碼。例如,如第4圖所示,控制電路210會依據量化輸出QT1、QT4、QT7、QT2、QT5、QT8、QT3與QT6連續地產生相同的多個數位碼01111111。如此一來,透過簡單地檢驗控制電路210產生的多個理想上會實質相同的數位碼中是否存在變異者,即可確認是否發生時脈偏斜現象,因而偏斜校準電路140中的其餘電路可以採用簡單的邏輯運算電路來實現,詳細的檢驗過程將於後續段落中進一步說明。
在一些實施例中,由於量化輸出QT1~QT8的總級數(亦即,類比數位轉換單元1101~1108的總級數)為2的冪次方,且N為奇數,即使控制電路210以間隔的方式進行分析,控制電路210也能分析到每一個量化輸出QT1~QT8,而不會存在未被分析到的量化輸出QT。例如,在量化輸出QT1和QT4的分析之間被忽略的量化輸出QT2和QT3,會分別於量化輸出QT7和QT8的分析結束之後被分析。又例如,在量化輸出QT4和QT7的分析之間被忽略的量化輸出QT5和QT6,會分別於量化輸出QT2和QT3的分析結束之後被分析,依此類推。如此一來,便不會存在未校準到的類比數位轉換單元110。
換言之,當控制電路210分析由第i級類比數位轉換單元110i產生的量化輸出QTi以產生對應的數位碼時,若i+N小於或等於類比數位轉換系統100中類比數位 轉換單元110的總數M,則控制電路210會接著分析由第i+N級類比數位轉換單元110i+N產生的量化輸出QTi+N,其中i和M為正整數。另一方面,當控制電路210分析由第i級類比數位轉換單元110i產生的量化輸出QTi以產生對應的數位碼時,若i+N大於M,則控制電路210會接著分析由第i+N-M級類比數位轉換單元110i+N-M產生的量化輸出QTi+N-M。在一些實施例中,控制電路210可以依據上述規則循環地進行分析,直到控制電路210依據每個量化輸出QT產生至少一個數位碼。
控制電路210會進一步加總量化輸出QT1~QT8每一者所對應的一或多個數位碼,以產生分別對應於類比數位轉換單元1101~1108的多個加總值SU1~SU8。例如,在循環地多次(例如,4次)分析量化輸出QT1~QT8的過程中,控制電路210依據量化輸出QT1產生了數值皆為01111111的四個數位碼,則控制電路210會將此四個數位碼加總以得到數值為111111100的加總值SU1。又例如,在循環地多次(例如,4次)分析量化輸出QT1~QT8的過程中,控制電路210依據量化輸出QT4也產生了數值皆為01111111的四個數位碼,則控制電路210會將此四個數位碼加總以得到數值為111111100的加總值SU4,依此類推。
接著,控制電路210會將加總值SU1~SU8分別輸出至多個第一除法電路220,以平均加總值SU1~SU8而分別得到多個平均碼Cav1~Cav8。每個第一除法電路 220的除數可以設置為控制電路210循環分析量化輸出QT1~QT8的次數,例如前述的4次,但本揭示文件不以此為限。在一些實施例中,第一除法電路220的平均運作是用於消除背景的雜訊。
加法電路230用於加總平均碼Cav1~Cav8,並將加總結果輸出至第二除法電路240。第二除法電路240用於平均平均碼Cav1~Cav8的加總結果,以產生參考碼Cref。第二除法電路240的除數可以設置為等於類比數位轉換單元1101~1108的數量,但本揭示文件不以此為限。
多個比較電路250分別用於接收平均碼Cav1~Cav8。每個比較電路250用於將平均碼Cav1~Cav8中的對應一者與參考碼Cref進行比較,以產生多個校準訊號AD1~AD8,其中校準訊號AD1~AD8分別用於校準類比數位轉換單元1101~1108
若類比數位轉換單元1101~1108的其中一者未受到時脈偏斜影響,則其對應的平均碼Cav會實質上相同於參考碼Cref。
另一方面,若類比數位轉換單元1101~1108的其中一者受到時脈偏斜影響,則受影響的類比數位轉換單元110會因錯誤的取樣時間而輸出變異的量化輸出QT,進而使其對應的平均碼Cav與參考碼Cref之間具有差異,且此差異會反映於對應的校準訊號AD中。
例如,若平均碼Cav1與參考碼Cref相同,則對應的比較電路250可以將校準訊號AD1設定為具有一特 定的邏輯值(例如邏輯1)。又例如,若平均碼Cav1與參考碼Cref不同,則校準訊號AD1會被設置為具有相反的另一邏輯值(例如邏輯0)。
請再參考第1圖,校準訊號AD1~AD8會被提供至訊號產生電路130。在一些實施例中,校準訊號AD1~AD8可以用於調整訊號產生電路130中鎖相迴路的震盪器的工作電壓,例如將震盪器的工作電壓調升或調降一固定值以校準震盪器的輸出相位。在另一些實施例中,校準訊號AD1~AD8可以用於調整訊號產生電路130中延遲鎖定迴路的延遲線(delay line)的工作電壓,例如將延遲線的工作電壓調升或調降一固定值以校準延遲線的延遲量。如此一來,類比數位轉換系統100的時脈偏斜現象便會得到校準。
第5圖為依據本揭示文件一實施例繪示的偏斜校準電路140對分析起點的選擇過程示意圖。在一些實施例中,偏斜校準電路140在開始以每間隔N級的方式依序分析量化輸出QT1~QT8之前,會先以無間隔(或N等於1)的方式分析量化輸出QT1~QT8所對應的多個數位碼的大小變化趨勢。偏斜校準電路140會辨識出多個數位碼中依序遞增的多者,並以該多者中具有中間數值者所對應的量化輸出QT(或類比數位轉換單元110)為起始點,開始以每間隔N級的方式依序分析量化輸出QT1~QT8
例如,偏斜校準電路140會辨識出量化輸出QT8、QT1與QT2三者所分別對應的三個數位碼00000111、 01111111與11111100依序遞增。因此,偏斜校準電路140會選擇自量化輸出QT1(亦即類比數位轉換單元1101)為起始點,開始以每間隔N級的方式依序分析量化輸出QT1~QT8
相似地,在另一些實施例中,偏斜校準電路140會辨識出多個數位碼中依序遞減的多者,並以該多者中具有中間數值者所對應的量化輸出QT為起始點,開始以每間隔N級的方式依序分析量化輸出QT1~QT8
在測試訊號Sin的波形為已知條件的情況下,藉由上述的方式選擇分析起始點,類比數位轉換系統100便能夠依據平均碼Cav與參考碼Cref之間的差異得知其時脈偏斜的方向。例如,若時脈偏斜造成類比數位轉換單元1101較晚取樣,則其對應的平均碼Cav1會大於參考碼Cref。又例如,若時脈偏斜造成類比數位轉換單元1101較早取樣,則其對應的平均碼Cav1會小於參考碼Cref。
另外,數位碼依序遞減或遞增的現象是由測試訊號Sin的波形較陡峭的部分所引起,而選擇波形較陡峭的部分進行分析能夠使時脈偏斜現象易於觀察。
在上述的多個實施例中,N可以是大於或等於3且小於或等於7之奇數。由於第一頻率fo是來源時脈訊號CLKs的頻率的N分之一,當N的數值越小,第一頻率fo會越高,使得測試訊號Sin會具有較大的上升與下降斜率,進而使時脈偏斜現象易於觀察。因此,降低N的數值有助於提升時脈偏斜的校準精度。另一方面,為了提供急遽變 化的測試訊號Sin,訊號產生電路130需要較高的精度與可靠度。因此,提升N的數值有助於降低類比數位轉換系統100的複雜度與設計難度。
在上述的多個實施例中,偏斜校準電路140中的元件與功能方塊可以用實際製作的電路來實現,也可以用儲存於類比數位轉換系統100的記憶裝置(未繪示)中的電腦程式產品來實現,或者以實際製作的電路與電腦程式產品的組合來實現。當類比數位轉換系統100中的一或多個處理器(未繪示)執行前述的電腦程式產品時,電腦程式產品允許類比數位轉換系統100執行前述多個實施例中的時脈偏斜校準運作。
在一些實施例中,當類比數位轉換系統100完成時脈偏斜校準時,類比數位轉換系統100可以將所有類比數位轉換單元110的接收端切換為接收其他欲進行類比數位轉換處理的輸入訊號,例如WiFi、藍芽、4G、或是其他更先進通訊協定的訊號。
第6圖為依據本揭示文件一實施例的時脈偏斜校準方法600的流程圖。時脈偏斜校準方法600適用於上述多個實施的類比數位轉換系統100,且包含以下的流程S602~S606。於流程S602中,類比數位轉換系統100以取樣頻率fs對測試訊號Sin進行取樣。如第1圖和第2圖所示,類比數位轉換單元1101~1108會分別依據時脈訊號CLK1~CLK8取樣測試訊號Sin,以分別產生多級量化輸出QT1~QT8,其中取樣頻率fs為測試訊號Sin的頻率 的N倍,且N為大於1之奇數。
於流程S604中,如第3圖和第4圖所示,偏斜校準電路140會以每間隔N級的方式依序分析量化輸出QT1~QT8以產生多個數位碼。由於類比數位轉換單元1101~1108的數量為2的冪次方且N為奇數,量化輸出QT1~QT8的每一者都會被用於產生該多個數位碼中的一或多者,而不會有未被分析的量化輸出QT1~QT8
於流程S606中,偏斜校準電路140會依據該多個數位碼與一參考碼Cref之間的比較結果校準類比數位轉換系統100的時脈偏斜。如第3圖所示,量化輸出QT1~QT8每一者所對應的一或多個數位碼會被加總和平均,以產生對應於類比數位轉換單元1101~1108的平均碼Cav1~Cav8。偏斜校準電路140會進一步平均平均碼Cav1~Cav8以產生參考碼Cref。
由前述可知,類比數位轉換系統100無需額外作為校準基準的參考電路,並且類比數位轉換系統100透過簡單的加總、平均與比較運算即可校準時脈偏斜誤差。
因此,類比數位轉換系統100具有電路面積小、校準速度快與容易設計的優點。時脈偏斜校準方法600亦具有類似的優點,在此不再贅述。
在說明書及申請專利範圍中使用了某些詞彙來指稱特定的元件。然而,所屬技術領域中具有通常知識者應可理解,同樣的元件可能會用不同的名詞來稱呼。說明書及申請專利範圍並不以名稱的差異做為區分元件的方式, 而是以元件在功能上的差異來做為區分的基準。在說明書及申請專利範圍所提及的「包含」為開放式的用語,故應解釋成「包含但不限定於」。另外,「耦接」在此包含任何直接及間接的連接手段。因此,若文中描述第一元件耦接於第二元件,則代表第一元件可通過電性連接或無線傳輸、光學傳輸等信號連接方式而直接地連接於第二元件,或者通過其他元件或連接手段間接地電性或信號連接至該第二元件。
在此所使用的「及/或」的描述方式,包含所列舉的其中之一或多個項目的任意組合。另外,除非說明書中特別指明,否則任何單數格的用語都同時包含複數格的涵義。
以上僅為本揭示文件的較佳實施例,凡依本揭示文件請求項所做的均等變化與修飾,皆應屬本揭示文件的涵蓋範圍。
100:類比數位轉換系統
1101~1108:類比數位轉換單元
120:輸出電路
130:訊號產生電路
140:偏斜校準電路
CLK1~CLK8:時脈訊號
CLKs:來源時脈訊號
QT1~QT8:量化輸出
Sin:測試訊號
Sout:數位訊號
AD1~AD8:校準訊號

Claims (20)

  1. 一種時脈偏斜校準方法,用於校準一類比數位轉換系統,該類比數位轉換系統包含分別依據交錯的多個時脈訊號運作的多級類比數位轉換單元,該時脈偏斜校準方法包含:
    利用該類比數位轉換系統以一取樣頻率對一測試訊號進行取樣以使該多級類比數位轉換單元分別產生多級量化輸出,其中該測試訊號具有一第一頻率,且該取樣頻率為該第一頻率的N倍,N為大於1之奇數;
    以每間隔N級的方式依序分析該多級量化輸出以產生多個數位碼;以及
    依據該多個數位碼與一參考碼之間的一比較結果校準該類比數位轉換系統的時脈偏斜。
  2. 如請求項1所述之時脈偏斜校準方法,其中,以每間隔N級的方式依序分析該多級量化輸出以產生該多個數位碼的流程包含:
    分析該多級量化輸出中由一第i級類比數位轉換單元產生的一者以產生該多個數位碼中的對應一者,其中i為正整數;
    當i+N小於或等於M時,接著分析該多級量化輸出中由一第i+N級類比數位轉換單元產生的一者以產生該多個數位碼中的對應另一者,其中M為該多級類比數位轉換單元的總數;以及
    當i+N大於M時,接著分析該多級量化輸出中由一第i+N-M級類比數位轉換單元產生的一者以產生該多個數位碼中的對應又一者。
  3. 如請求項2所述之時脈偏斜校準方法,其中,以每間隔N級的方式依序分析該多級量化輸出以產生該多個數位碼的流程還包含:
    自一第j級類比數位轉換單元開始以每間隔N級的方式依序分析該多級量化輸出,
    其中j為正整數,且該多個數位碼中對應於一第j-1級類比數位轉換單元、該第j級類比數位轉換單元與一第j+1級類比數位轉換單元的三者依序遞增或遞減。
  4. 如請求項1所述之時脈偏斜校準方法,其中,該多級量化輸出中的每一者用於產生該多個數位碼中的一或多個數位碼,校準該類比數位轉換系統的時脈偏斜的流程包含:
    平均依據該多級量化輸出中的每一者產生的該一或多個數位碼,以獲得分別對應於該多級類比數位轉換單元的多個平均碼;以及
    平均該多個平均碼以產生該參考碼。
  5. 如請求項4所述之時脈偏斜校準方法,其中,校準該類比數位轉換系統的時脈偏斜的流程還包含:
    將該多個平均碼的每一者與該參考碼進行比較,以產生分別對應於該多級類比數位轉換單元的多個校準訊號;以及
    依據該多個校準訊號對應地校準該多級類比數位轉換單元。
  6. 如請求項1所述之時脈偏斜校準方法,其中,該多個數位碼實質上相同。
  7. 如請求項1所述之時脈偏斜校準方法,還包含:
    依據一來源時脈訊號產生該測試訊號,其中該來源時脈訊號的頻率為該第一頻率的N倍。
  8. 一種類比數位轉換系統,其包含:
    多級類比數位轉換單元,用於分別依據交錯的多個時脈訊號對一測試訊號進行取樣以分別產生多級量化輸出,其中該多級類比數位轉換單元的運作使該類比數位轉換系統具有一取樣頻率,該測試訊號具有一第一頻率,且該取樣頻率為該第一頻率的N倍,N為大於1之奇數;
    一偏斜校準電路,用於以每間隔N級的方式依序分析該多級量化輸出以產生多個數位碼;
    其中該偏斜校準電路還用於依據該多個數位碼與一參考碼之間的一比較結果校準該類比數位轉換系統的時脈偏 斜。
  9. 如請求項8所述之類比數位轉換系統,其中,該偏斜校準電路包含:
    一控制電路,用於以每間隔N級的方式分析該多級量化輸出以產生該多個數位碼;
    其中若該控制電路分析該多級量化輸出中由一第i級類比數位轉換單元產生的一者以產生該多個數位碼中的對應一者,且若i+N小於或等於M,該控制電路接著分析該多級量化輸出中由一第i+N級類比數位轉換單元產生的一者以產生該多個數位碼中的對應另一者,其中M為該多級類比數位轉換單元的總數且i為正整數,
    而若i+N大於M,該控制電路接著分析該多級量化輸出中由一第i+N-M級類比數位轉換單元產生的一者以產生該多個數位碼中的對應又一者。
  10. 如請求項9所述之類比數位轉換系統,其中,該控制電路用於自一第j級類比數位轉換單元開始以每間隔N級的方式依序分析該多級量化輸出,且j為正整數,
    其中該多個數位碼中對應於一第j-1級類比數位轉換單元、該第j級類比數位轉換單元與一第j+1級類比數位轉換單元的三者依序遞增或遞減。
  11. 如請求項9所述之類比數位轉換系統,其中, 該多級量化輸出中的每一者用於產生該多個數位碼中的一或多個數位碼,該控制電路還用於加總依據該多級量化輸出中的每一者產生的該一或多個數位碼,以獲得分別對應於該多級類比數位轉換單元的多個加總值,且該偏斜校準電路還包含:
    多個第一除法電路,用於分別平均該多個加總值,以獲得分別對應於該多級類比數位轉換單元的多個平均碼;
    一加法電路,用於加總該多個平均碼以獲得一加總結果;
    一第二除法電路,用於平均該加總結果以獲得該參考碼;以及
    多個比較電路,用於將該多個平均碼的每一者與該參考碼進行比較,以產生分別對應於該多級類比數位轉換單元的多個校準訊號,其中該多個校準訊號用於對應地校準該多級類比數位轉換單元。
  12. 如請求項8所述之類比數位轉換系統,其中,該多個數位碼實質上相同。
  13. 如請求項8所述之類比數位轉換系統,還包含:
    一訊號產生電路,用於依據一來源時脈訊號產生該測試訊號,其中該來源時脈訊號的頻率為該第一頻率的N倍。
  14. 一種電腦程式產品,儲存在一類比數位轉換系統的一記憶裝置中,且允許該類比數位轉換系統執行一時脈偏斜校準運作,該類比數位轉換系統包含分別依據交錯的多個時脈訊號運作的多級類比數位轉換單元,該時脈偏斜校準運作包含:
    利用該類比數位轉換系統以一取樣頻率對一測試訊號進行取樣以使該多級類比數位轉換單元分別產生多級量化輸出,其中該測試訊號具有一第一頻率,且該取樣頻率為該第一頻率的N倍,N為大於1之奇數;
    以每間隔N級的方式依序分析該多級量化輸出以產生多個數位碼;以及
    依據該多個數位碼與一參考碼之間的一比較結果校準該類比數位轉換系統的時脈偏斜。
  15. 如請求項14所述之電腦程式產品,其中,當以每間隔N級的方式依序分析該多級量化輸出以產生該多個數位碼時,該時脈偏斜校準運作包含:
    分析該多級量化輸出中由一第i級類比數位轉換單元產生的一者以產生該多個數位碼中的對應一者,其中i為正整數;
    當i+N小於或等於M時,接著分析該多級量化輸出中由一第i+N級類比數位轉換單元產生的一者以產生該多個數位碼中的對應另一者,其中M為該多級類比數位轉換單元的總數;以及
    當i+N大於M時,接著分析該多級量化輸出中由一第i+N-M級類比數位轉換單元產生的一者以產生該多個數位碼中的對應又一者。
  16. 如請求項15所述之電腦程式產品,其中,當以每間隔N級的方式依序分析該多級量化輸出以產生該多個數位碼時,該時脈偏斜校準運作還包含:
    自一第j級類比數位轉換單元開始以每間隔N級的方式依序分析該多級量化輸出,
    其中,j為正整數,且該多個數位碼中對應於一第j-1級類比數位轉換單元、該第j級類比數位轉換單元與一第j+1級類比數位轉換單元的三者依序遞增或遞減。
  17. 如請求項14所述之電腦程式產品,其中,該多級量化輸出中的每一者用於產生該多個數位碼中的一或多個數位碼,當校準該類比數位轉換系統的時脈偏斜時,該時脈偏斜校準運作包含:
    平均依據該多級量化輸出中的每一者產生的該一或多個數位碼,以獲得分別對應於該多級類比數位轉換單元的多個平均碼;以及
    平均該多個平均碼以產生該參考碼。
  18. 如請求項17所述之電腦程式產品,其中,當校準該類比數位轉換系統的時脈偏斜時,該時脈偏斜校 準運作還包含:
    將該多個平均碼的每一者與該參考碼進行比較,以產生分別對應於該多級類比數位轉換單元的多個校準訊號;以及
    依據該多個校準訊號對應地校準該多級類比數位轉換單元。
  19. 如請求項14所述之電腦程式產品,其中,該多個數位碼實質上相同。
  20. 如請求項14所述之電腦程式產品,其中,該時脈偏斜校準運作還包含:
    依據一來源時脈訊號產生該測試訊號,其中該來源時脈訊號的頻率為該第一頻率的N倍。
TW109114383A 2020-04-29 2020-04-29 類比數位轉換系統、時脈偏斜校準方法與相關的電腦程式產品 TWI745945B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW109114383A TWI745945B (zh) 2020-04-29 2020-04-29 類比數位轉換系統、時脈偏斜校準方法與相關的電腦程式產品
JP2020127143A JP7028920B2 (ja) 2020-04-29 2020-07-28 アナログデジタル変換システム、クロックスキューの校正方法及び関連のコンピュータプログラム製品
US17/037,574 US11043956B1 (en) 2020-04-29 2020-09-29 Analog to digital converting system, time-skew calibration method, and related computer program product

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109114383A TWI745945B (zh) 2020-04-29 2020-04-29 類比數位轉換系統、時脈偏斜校準方法與相關的電腦程式產品

Publications (2)

Publication Number Publication Date
TW202141933A TW202141933A (zh) 2021-11-01
TWI745945B true TWI745945B (zh) 2021-11-11

Family

ID=76442074

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109114383A TWI745945B (zh) 2020-04-29 2020-04-29 類比數位轉換系統、時脈偏斜校準方法與相關的電腦程式產品

Country Status (3)

Country Link
US (1) US11043956B1 (zh)
JP (1) JP7028920B2 (zh)
TW (1) TWI745945B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10965300B1 (en) * 2020-06-12 2021-03-30 Ciena Corporation High bandwidth under-sampled successive approximation register analog to digital converter with nonlinearity minimization
TWI813240B (zh) * 2022-03-31 2023-08-21 創意電子股份有限公司 類比至數位轉換裝置與偏移校正方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060267826A1 (en) * 2005-05-27 2006-11-30 Nec Electronics Corporation A/D converter, A/D converter apparatus, and sampling clock skew control method
TW200843357A (en) * 2006-12-30 2008-11-01 Teradyne Inc Error reduction for parallel, time-interleaved analog-to-digital converter
US20090278716A1 (en) * 2008-05-08 2009-11-12 Shoji Kawahito Sample hold circuit for use in time-interleaved a/d converter apparatus including paralleled low-speed pipeline a/d converters
US8159377B2 (en) * 2010-08-31 2012-04-17 Texas Instruments Incorporated System, method, and circuitry for blind timing mismatch estimation of interleaved analog-to-digital converters
CN102739252A (zh) * 2011-04-12 2012-10-17 美信集成产品公司 用于时间交织模数转换器的后台校准的系统和方法
US8928358B2 (en) * 2009-01-26 2015-01-06 Fujitsu Semiconductor Limited Sampling
US9294112B1 (en) * 2014-11-13 2016-03-22 Analog Devices, Inc. Methods and systems for reducing order-dependent mismatch errors in time-interleaved analog-to-digital converters
US20160149582A1 (en) * 2014-11-26 2016-05-26 Silicon Laboratories Inc. Background Calibration of Time-Interleaved Analog-to-Digital Converters
TWI572145B (zh) * 2016-03-02 2017-02-21 國立臺灣大學 類比數位轉換系統及轉換方法
US20190131958A1 (en) * 2017-10-26 2019-05-02 Avago Technologies International Sales Pte. Limited Clock skew suppression for time-interleaved clocks

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4547064B2 (ja) * 1999-03-24 2010-09-22 株式会社アドバンテスト A/d変換装置およびキャリブレーション装置
JP5288003B2 (ja) * 2009-12-11 2013-09-11 日本電気株式会社 A/d変換装置とその補正制御方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060267826A1 (en) * 2005-05-27 2006-11-30 Nec Electronics Corporation A/D converter, A/D converter apparatus, and sampling clock skew control method
TW200843357A (en) * 2006-12-30 2008-11-01 Teradyne Inc Error reduction for parallel, time-interleaved analog-to-digital converter
US20090278716A1 (en) * 2008-05-08 2009-11-12 Shoji Kawahito Sample hold circuit for use in time-interleaved a/d converter apparatus including paralleled low-speed pipeline a/d converters
US8928358B2 (en) * 2009-01-26 2015-01-06 Fujitsu Semiconductor Limited Sampling
US8159377B2 (en) * 2010-08-31 2012-04-17 Texas Instruments Incorporated System, method, and circuitry for blind timing mismatch estimation of interleaved analog-to-digital converters
CN102739252A (zh) * 2011-04-12 2012-10-17 美信集成产品公司 用于时间交织模数转换器的后台校准的系统和方法
US9294112B1 (en) * 2014-11-13 2016-03-22 Analog Devices, Inc. Methods and systems for reducing order-dependent mismatch errors in time-interleaved analog-to-digital converters
US20160149582A1 (en) * 2014-11-26 2016-05-26 Silicon Laboratories Inc. Background Calibration of Time-Interleaved Analog-to-Digital Converters
TWI572145B (zh) * 2016-03-02 2017-02-21 國立臺灣大學 類比數位轉換系統及轉換方法
US20190131958A1 (en) * 2017-10-26 2019-05-02 Avago Technologies International Sales Pte. Limited Clock skew suppression for time-interleaved clocks

Also Published As

Publication number Publication date
JP7028920B2 (ja) 2022-03-02
JP2021175171A (ja) 2021-11-01
TW202141933A (zh) 2021-11-01
US11043956B1 (en) 2021-06-22

Similar Documents

Publication Publication Date Title
Henzler et al. Time-to-digital converter basics
US8325076B2 (en) Time-to-digital converter
KR101243627B1 (ko) 위상 변이된 주기파형을 사용한 타임 측정
CN109143832B (zh) 一种高精度多通道的时间数字转换器
TWI745945B (zh) 類比數位轉換系統、時脈偏斜校準方法與相關的電腦程式產品
US8269660B2 (en) Analog to digital conversion circuit and method
JP6594420B2 (ja) 時間デジタル変換器およびデジタル位相同期ループ
US20100277158A1 (en) Delay time measurement circuit and method
US20090021412A1 (en) Time-interleaved analog-to-digital-converter
WO2007049490A1 (ja) 遅延ロックループ回路、タイミング発生器、半導体試験装置、半導体集積回路及び遅延量校正方法
US10270460B1 (en) Coarse-fine quantization architecture for multiphase VCO-based ADCs
CN113253597A (zh) 时间数字转换装置和光学测距传感器
Tancock et al. The wave-union method on DSP blocks: improving FPGA-based TDC resolutions by 3x with a 1.5 x area increase
JP2017200162A (ja) 高分解能の時間−ディジタル変換器
Yao Time to Digital Converter used in ALL digital PLL
Macpherson et al. A 2.5 GS/s 3-bit time-based ADC in 90nm CMOS
Priyanka et al. Design and implementation of time to digital converters
CN115933352B (zh) 基于延迟多次采样的低功耗时间数字转换器电路
Wu et al. A 9-bit 215-MS/s folding-flash time-to-digital converter based on redundant remainder number system
CN113572476B (zh) 模拟数字转换系统与时脉偏斜校准方法
US9768799B1 (en) Analog to digital converter including differential VCO
Kościelnik et al. Optimized design of successive approximation time-to-digital converter with single set of delay lines
Xia et al. A Review of Advancements and Trends in Time-to-Digital Converters Based on FPGA
Kościelnik et al. Architecture of successive approximation time-to-digital converter with single set of delay lines
Leis Lock-in amplification based on sigma-delta oversampling