CN102739252A - 用于时间交织模数转换器的后台校准的系统和方法 - Google Patents

用于时间交织模数转换器的后台校准的系统和方法 Download PDF

Info

Publication number
CN102739252A
CN102739252A CN2012101073405A CN201210107340A CN102739252A CN 102739252 A CN102739252 A CN 102739252A CN 2012101073405 A CN2012101073405 A CN 2012101073405A CN 201210107340 A CN201210107340 A CN 201210107340A CN 102739252 A CN102739252 A CN 102739252A
Authority
CN
China
Prior art keywords
adc
signal
error
digital
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101073405A
Other languages
English (en)
Other versions
CN102739252B (zh
Inventor
M·Z·斯特拉耶尔
H·S·李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxim Integrated Products Inc
Original Assignee
Maxim Integrated Products Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maxim Integrated Products Inc filed Critical Maxim Integrated Products Inc
Publication of CN102739252A publication Critical patent/CN102739252A/zh
Application granted granted Critical
Publication of CN102739252B publication Critical patent/CN102739252B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

用于时间交织模数转换器的后台校准的系统和方法，各种实施方案考虑通道-通道失配误差的后台校准。在特定实施方案中，通过比较I-ADC的输出与参考ADC的输出以及使二者之差与已知函数相关以获得校正信号来实现校准，所述校正信号可以被用来校正通道-通道失配误差。

Description

用于时间交织模数转换器的后台校准的系统和方法
技术领域
本发明涉及交织ADC(模数转换器)，并且更具体地，涉及校准由交织ADC中的一个或更多个源造成的通道-通道失配误差的系统、装置和方法。
背景技术
时间交织ADC(I-ADC)技术考虑模拟输入信号的功率-高效、高速采样和数字化。在单个ADC通道架构中，三个竞争的参数，1)精度、2)速度以及3)功率，通常是彼此抵触的。I-ADC架构允许达到高精度水平的挑战与以高速操作的挑战分开。以这样的方式，为达到给定采样率所需的功率消耗可以被优化。总地来说，I-ADC技术是达到极高速采样率的优选选项。
I-ADC是一种具有多个并行采样通道的转换器阵列。每个通道的采样频率无需各个地满足奈奎斯特准则，而是I-ADC中的所有通道的组合输出的采样频率应当满足奈奎斯特准则。在理想情况下，I-ADC的采样率与交织并行ADC通道的数量成比例地提高。在实践中，每个ADC通道引入数个分量误差，例如时钟信号中的相移误差。为人所知的是，I-ADC引起新的限制性能的误差，这些误差是由多个ADC通道之间的传输路径失配(例如，传播延迟)、增益和偏置失配造成的。
需要校准的失配类型可以总地被分为时序偏斜(timing skew)失配、带宽失配、偏置失配、增益失配以及静态非线性失配。组合的通道失配误差可以利用未知的模拟输入信号进行非线性地调制并且创建进一步限制I-ADC性能的信号相关误差项。此外，温度漂移、电源电压以及其他环境条件将会随时间改变该失配误差，这需要附加的失配校准。
尽管已经提出了许多方案来最小化、补偿或校准各种失配源，但失配误差仍旧是高频输入信号的高精度、高速采样的瓶颈。
为了校正每个失配误差，需要这样的方法来使感兴趣的误差与可观察的输出信号相关，该可观察的输出信号通常是形成I-ADC中的阵列的一个或更多个通道的数字输出信号。为实现收敛，每个失配误差与其可观察的输出信号的相关性对ADC输入处呈现的模拟输入信号来说必须是足够大的。此外，失配误差必须充分独立于其他失配误差。
需要用于I-ADC电路的后台(background)校准的系统、装置和方法，来克服上面所述的局限性。
发明内容
本发明的各种实施方案提供I-ADC的后台校准。该校准减少由高速I-ADC内的若干个源造成的通道-通道失配误差，例如时序偏斜、增益误差、DC偏置误差以及静态非线性等。
在本发明的特定实施方案中，通道-通道失配误差通过以下方式来校正：比较预校准参考ADC的输出与子ADC的输出，使二者之差与已知的误差信号(signature)相关联，以及将校正信号反馈到I-ADC以校正特定通道-通道失配误差。
本发明的特定实施方案利用从输入信号获得的信息来限定表征已知失配误差的函数。该函数与计算的失配误差相关以生成针对每个失配误差类型的估计值。子ADC中的控制电路由该估计值生成校正信号，该校正信号被用来最小化或校正该失配误差。
在各种实施方案中，参考ADC以相对于子ADC的预定时序关系对模拟输入信号进行采样，从而参考ADC的采样位置以预定间隔对准各自的子ADC的采样位置。
附图说明
现在将参照本发明的实施方案，本发明的实施例可以在附图中被图示。这些附图意图是图示说明性的而非限制性的。尽管本发明是在这些实施方案的上下文中进行描述的，但是应该理解，并非意图将本发明的范围限于这些特定实施方案。
图1是现有技术的I-ADC设备的框图。
图2是另一现有技术的交织ADC设备的框图。
图3是根据各种实施方案的交织ADC设备的框图。
图4是根据各种实施方案的交织ADC校准的时序图。
图5是图示说明根据各种实施方案的通道-参考误差与相关基函数的相关的示图。
图6是现有技术的分段结构(subranging)(或者流水线)ADC级的框图。
图7图示说明根据各种实施方案的针对ADC静态失配误差的一组示例性相关基函数。
图8图示说明时序偏斜与通道-参考误差的关系。
图9图示说明根据各种实施方案的单音(single-tone)输入的实际斜率与从采样的输入信号的离散时间微分获得的估计斜率之间的预期相关性。
图10是根据各种实施方案的交织ADC设备的框图。
图11是根据本发明的各种实施方案的用于校准I-ADC设备的示意性过程的流程图。
具体实施方式
在以下描述中，为了说明的目的，对特定细节进行了阐述，以便提供本发明的理解。然而，本领域技术人员将明白的是，可以在没有这些细节的情况下实施本发明。本领域技术人员将认识到以下所述的本发明的实施方案可以以各种方式并且使用各种装置来执行。本领域技术人员还将认识到另外的修改、应用和实施方案在其范围内，如同本发明可以提供效用的另外的领域一样。因此，以下所述的实施方案举例说明本发明的特定实施方案，意在避免模糊本发明。
说明书中提及“一个实施方案”、“实施方案”等是指结合所述实施方案所描述的具体的特征、结构、特性或功能被包含在本发明的至少一个实施方案中。在说明书不同地方出现的短语“在一个实施方案中”、“在实施方案中”等不是必定都是指相同的实施方案。
此外，附图中部件之间或者方法步骤之间的连接并不限于是通过直接的方式起作用的连接。相反，在不脱离本发明的教导的情况下，附图中图示说明的部件之间或者方法步骤之间的连接可以被修改或者通过添加到其中的中间部件或方法步骤而被改变。
图1示出使用I-ADC设备100进行失配误差的后台校准的现有技术的最优化技术。共同输入信号102被输入到M个交织子ADC 104。每总计M个ADC样本信号，进行一遍每个ADC顺序地对输入信号102的采样。表示为Diraw的子ADC 104的数字输出数据106然后被输入到数字校准块108，该数字校准块108对交织子ADC 104进行失配误差的开环后台校准。
由于共同输入信号102是未知的，为进行校准以实现收敛对输入信号102的统计属性进行假设。遗憾的是，输入信号102的统计属性将会随时间改变，或者输入信号102会包括与特定失配失真表现其自身的频率相同的频率(例如，FS/M)。此外，将会是非常困难的是识别造成频谱中相应失真音调(tone)的失配误差，并且更加困难的是最小化该失配误差。结果，使用这种最优化技术的实践中的ADC校准将会是劣性的，造成无法最小化或校正失配误差的非收敛系统。
最近的研究已经证实了向I-ADC系统引入描述ADC输入信号的新的可观察的输出的这种限制。假设额外的输出向所述系统引入充分的新信息，则该额外的输出在与现有的M个ADC通道的输出结合时可以潜在地导致收敛系统。
图2是采用基于比较器的后台校准的现有技术的I-ADC设备的框图。数字校准块202使用反馈信息204来校准子ADC 206中的误差，例如与每个采样时间阶段成比例的延迟。使用辅助比较器208的目的在于，最小化由时序偏斜造成的通道-通道失配误差。在以单个采样器作为时序参考的情况下，辅助ADC的周期性采样位置将出现在由整体采样率限定的周期的整数倍处。
图3是根据各种实施方案的具有后台校准的交织ADC设备的框图。校准出现在后台中并且不中断转换过程。在一个实施方案中，共同输入信号302被输入到用于M路交织的M个交织子ADC 304。参考ADC 310是具有等于或大于子ADC 304的精确度的精确度的多位量化器。如图4中所示，参考ADC 310以相对于每个子ADC 304的预定时序关系对输入信号302进行采样。参考ADC 310可以通过可变延迟单元(未示出)接收时钟信号。延迟可以由来自数字校准块308的数字反馈字(word)控制。
加上参考ADC 310得到总共M+1个ADC通道。每个通道将输入信号302转换为数字输出，得到一组可以为包含关于输入信号302的信息的任何形式的M+1个ADC数字输出。该信息有助于通道-通道失配误差的校正。具体地，参考ADC参数(例如采样时间、偏置、增益、总体非线性等)可以被限定来用作参考数据，相对所述参考数据，子ADC参数被计算来校准子ADC 304。参考ADC自己的参数可以在前台(foreground)或后台以本领域技术人员已知的任何技术被校准。
来自每个子ADC通道304的数字数据输出306被传送到数字校准块308。在一个实施方案中，数字校准块308与参考ADC 310和子ADC 304一起被置于反馈中(或者等同地，每个通道一个数字校准块)。数字校准块308被耦合来接收子ADC通道304的M个数字输出306和参考ADC通道310的输出数据305。针对要被校正的每个类型的失配误差并且针对每个通道，数字校准块308可以储存和调节特定失配误差的估计。子ADC通道306中的每个被耦合来接收来自数字校准块308的针对每个失配误差的模拟或数字反馈控制信号312。反馈控制信号312被用来通过适当的模拟或数字方法校正每个交织子ADC304中的失配误差。在另一实施方案中，数字校准块308在没有反馈控制信号的情况下以这样的方式校正失配误差，即该失配误差被数字校准块308在数字域中校正。
在一个实施方案中，所有的ADC 304、310直接地或间接地通过输入信号调整电路(例如缓冲器(未示出))接收要被采样的模拟输入信号302。该缓冲器可以被用来限制由高速采样过程造成的干扰。
图4是根据各种实施方案的交织ADC校准的时序图，图示说明相对于参考ADC的采样周期的子ADC的采样周期。在一个实施方案中，每总计M个ADC样本信号，进行一遍每个ADC连续地对模拟输入信号的采样，从而时钟信号402的每个采样沿(edge)被隔开时间段TS，得到每个ADC通道的采样时间为M·TS。参考ADC通道以等于或低于M·TS的速率对模拟输入信号进行采样，从而时钟信号406的参考ADC采样位置随着时间顺序地对准针对M个子ADC通道中的每个的时钟信号404的采样位置。例如，如果参考ADC每总计M+1个样本信号将进行一次采样，假设针对参考通道和子ADC通道的时钟与采样位置之间的时序延迟是可比的，则在总计M·(M+1)个样品信号的时间段上，参考ADC采样位置将会在子ADC通道中的每个的适当的采样位置中的每个轮换(rotate)。本领域技术人员将理解的是，针对可以实现这种功能的参考ADC，存在或固定或可变的很大的一组不同的采样率。
回到图3，一旦参考ADC 310完成量化其采样的输入时，其输出数字数据306，该数字数据306然后被输入到数字校准块308。数字输出数据305和306可以为包含关于模拟输入信号302的信息的任何形式，包括若子ADC 304为分段结构(或流水线)ADC时的关于级位判定(stage bit decision)的冗余信息。
图5是图示说明根据各种实施方案的通道-参考误差与相关基函数的相关的示图。在一个实施方案中，参考ADC编码的数字输出数据502从每个子ADC输出数据504被减去，其中差506(也成为通道-参考误差)表征由于各自的子ADC通道与参考ADC之间的失配造成的误差。参考ADC参数(例如采样时间、偏置、增益、总体非线性等)可以被限定来用作参数，子ADC输出数据504相对该参数被测量。针对每个子ADC输出数据504，通道-参考误差506被输入到不同的乘法器508，以与参考ADC的参数相关。具体地，针对每个感兴趣的失配误差，通道-参考误差506与专用于该误差的相关基函数510相乘，以产生相关输出512Pij，其中i表示通道索引而j表示失配索引。
该相乘过程可以在数字校准块中实现并且具有各种水平的精确度(范围从1位到多于16位)。此外，相乘可以通过选择相关基函数510而被容易或简单预示。然而，为实现良好收敛，相关输出512优选地针对强相关在幅度上是大的，针对弱相关在幅度上是小的，相关输出512的符号应当指示失配误差的极性。针对相互独立的失配源，在针对特定误差确定相关基函数510中，所有其他失配误差可以被假设为等于零，并且每个相关基函数510理想地正交于其他相关基函数。相关基函数510可以依赖于关于感兴趣的信号或量化输出的任何信息，例如斜率、频率、ADC判定等。
相关输出512可以由低通滤波器514(例如，积分器)滤波，来提供大量数据的过采样(oversampling)或平均(averaging)。如通过每个子ADC通道中的控制电路所表达的，每个滤波器输出描述失配误差的估计516。误差估计516以这样的方式被反馈到各自的控制电路，从而以直接或间接的方法减去或消除特定误差。误差估计516随着时间将收敛到理想地为与实际失配误差相同或相接近的稳态值。因此，每个子ADC将被校正来匹配参考ADC的特征。就在偏置、增益和线性等方面为非理想的参考ADC来说，针对每个子ADC，校准环将稳定参考ADC中出现的误差。如先前描述的，参考ADC的失配参数(例如，偏置、增益、线性等)可以在前台或者在后台被校准。在一个实施方案中，校准块的带宽仅被设置为足够大以在合理的时间内初始地稳定并且追踪漂移(例如，温度、电源电压等中的)。充分闭环带宽的典型值介于1kHz和20kHz之间。
图6是现有技术的分段结构(或流水线)ADC级的框图。图6示出具有典型级600的经典的分段结构(或流水线)ADC。本领域技术人员公知的是，流水线ADC中的总体非线性的主要源之一是第一级转换随机电容失配。级DAC中的电容失配造成模数转换中的非线性，并且可以被视作基于位判定比较器604(BDC，也被称为FLASH)的判定调整的通道-参考偏置误差。每次形成特定BDC判定606，从表征输入信号602的电荷中减去非理想的电荷。因此，在得知BDC判定606和理想量化输出(即，来自参考ADC的输出)这二者的情况下，相关电路将测量或估计各个BDC判定606所增加的非理想电荷的量。一旦得知误差估计，可以以模拟方式(减去该级中与BDC相关的电荷)或数字方式(从输出字中减去值)进行校正。
图7图示说明根据各种实施方案的针对具有2.5位第一级的示例性ADC的静态失配误差(例如，增益、偏置以及非线性)的一组相关基函数。在一个实施方案中，每个可能的BDC判定704具有相关基函数702，该相关基函数702被设置为针对各自的BDC判定704等于1而针对其他的BDC判定704等于0。结果，例如利用门控时钟可以实现通道-参考误差与相关基函数702相乘。ADC中的其他静态非线性的源可以与分段形式(piece-wise fashion)(段(segment)的边界由BDC判定704划分)的电容匹配误差一起被减少。同样可能的是，在考虑或不考虑BDC判定704的情况下，分段的函数可以被扩展为具有更多或更少数量的段。
在理想输出字减去零电压输入的情况下，子ADC的输出参考偏置等于子ADC的平均输出，该理想输出字是参考ADC输出。因此，偏置误差的相关基函数702可以被设置为等于1。然而，相关基函数702的这种选择不正交于前面所论述的非线性相关基函数。如果多于一个失配误差要被估计，则应当避免失配误差之间的交叉相关。为进行举例说明，等于+1的BDC判定704和等于-2的通道-参考误差将会造成偏置和非线性相关这二者的非零P，从而校准块将尝试校准每种类型的失配误差。可以采用数个方案处理非正交性。在一个实施方案中，偏置估计可以作为非线性校正的平均值并且容易地从ADC输出字被减去。可替换地，非线性校准可以完全负责偏置校正。在这两种情况下，偏置相关基函数是非必要的并且完全可以被排除。
针对使通道-参考误差与增益误差进行相关，由于等于1的偏置相关基函数不正交于每个相关基函数702，所以增益相关基函数存在类似的正交性问题。通道-参考误差在符号和幅度这两方面上将线性地依赖于增益误差。因此，尽管增益误差相关基函数702可以简单地被设置为参考ADC输出，这种方式会影响非线性估计。在一个实施方案中，通过求非线性估计的加权和来估计增益误差。在不使用非线性校准的可替换实施方案中，先前描述的增益和偏置相关基函数是正交的并且可以被用来解决两种失配误差。可以利用ADC输出字与用在ADC内的参考电压的调制数字相乘或者利用其他方法来实现增益校正。
图8图示说明时序偏斜误差与通道-参考误差的关系。在一个实施方案中，时序偏斜误差的相关基函数将指示时序偏斜误差802的大小和极性。时序偏斜误差802δti被定义为由参考ADC采样806的绝对时间减去第i个子ADC通道采样804的绝对时间。如果ΓIN(t)是参考ADC采样位置处的ADC输入信号的斜率，并且假设ADC输入信号的频率具有与时序偏斜相比是非常大的周期，则通道-参考误差808计算为Δi≈ΓIN·δti。为获得实际的时序偏斜误差802，给定δti≈Δi/ΓIN，通道-参考误差808可以与在采样参考ADC时的ADC输入信号的斜率估计进行相关。
为构建包含关于输入斜率ΓIN的信息的相关基函数，多条现有信息可以被以杠杆方式被利用(1everaged)，并且可以设想许多电路来估计该输入斜率。在一个实施方案中，可以以杠杆方式利用关于输入信号的现有信息，从而在ADC中无需附加的模拟电路。为此，利用知晓输入信号的最大频率会是有帮助的。如果输入频率远低于第一奈奎斯特区域(即，最大输入频率远低于FS/2)，则斜率的极性可以通过整体ADC输出的离散时间微分来估计。
图9图示说明根据一个实施方案的当将单音输入的实际斜率与从采样的输入信号的离散时间微分获得的估计斜率比较时的预期的相关性。单音输入的实际输入斜率和从采样的输入信号的离散时间微分获得的估计斜率之间的预期的相关性ρ902相对被归一化到采样频率的输入频率被绘示。
如图9所示的，这种方式在实际斜率和在没有附加模拟电路的情况下生成的估计斜率之间建立良好的预期相关性ρ902。因此，针对包含在第一奈奎斯特区域中的输出频率，我们现在可以将时序偏斜误差的可能的相关基函数定义为Bskew＝DADC[n]-DADC[n-1]，其为以当前ADC输出字和前一ADC输出字之间的差来描述时序偏斜误差的简单的一阶差分方程式。注意的是，该基函数是优选的，因为其给出斜率的极性和幅度这二者的良好表示，该良好表示同样与由时序偏斜引起的误差成比例。
然而，图9图示说明在没有附加硬件的情况下的简单基函数的有效性。这是基于输入频率相对地低于奈奎斯特频率的假设的。在输入频率需求落入高奈奎斯特区域的应用中，例如在射频输入信号的直接数字化中，如果该奈奎斯特区域是已知的，则相关基函数可以简单地针对第二或偶数奈奎斯特区域(FS/2-FS，3FS/2-2FS等)被反转(inverted)或者针对奇数奈奎斯特区域(0-FS/2，FS-3FS/2等)被保持。
在一个实施方案中，可以采用诸如可变延迟部件、比较器、微分器以及附加ADC等的附加电路，来更准确地估计输入信号的斜率。例如，时序延迟部件可以与一个或更多个比较器结合，来在参考ADC采样位置附近提高有效采样率，该有效采样率然后可以用于斜率极性估计。如图10所示的，附加信息1014然后可以被传递至数字校准块1016，以用于限定相关基函数。
图10是根据各种实施方案的具有用于校准时序偏斜的附加斜率检测电路的交织ADC设备的框图。针对时序偏斜校准的任一实施方案，时序偏斜误差可以通过任何已知的模拟或数字方法被校正。在一个实施方案中，可变延迟部件由误差估计信号控制。生成精确的时钟相位的其他方法也同样是可用的，例如通过对总的正交时钟相位进行加权。用于数字地校正时序偏斜的ADC输出信号的后处理是明显是更为复杂的，但是对于规模化的CMOS技术来说可以是优选的。
图11是根据本发明的各种实施方案的校准I-ADC设备的示例性过程的流程图，该I-ADC设备包括参考ADC和多个子ADC。在步骤1102，模拟输入信号被数个子ADC响应于连续地相控时钟信号在连续的采样位置采样。该时钟信号可以被内部地或外部地生成并且可以在进行采样之前被例如可变延迟单元延迟。
在步骤1104，每个子ADC将模拟输入信号转换为数字输出信号。
在步骤1106，模拟输入信号被参考ADC响应于连续时钟信号在连续采样位置采样。参考ADC的采样位置被这样选择，来以这样的方式连续地对准子ADC中每个的采样位置，从而参考ADC采样位置将会随着时间与子ADC中每个的采样位置相交叠。本领域技术人员将理解的是，采样位置可以选自允许参考ADC对准每个子ADC的一大组不同的序列。
在步骤1108，参考ADC将模拟输入信号转换为数字参考输出信号。本领域技术人员将理解的是，步骤1102和1106可以同时进行，并且步骤1104和1108可以同时进行。
在步骤1110，通道-参考失配误差从数字输出信号和数字参考输出信号之间的差确定，例如通过从每个子ADC输出信号减去参考ADC编码的数字输出信号来确定。
在步骤1112，每个通道-参考误差与一个或更多个预定相关基函数相关以生成每类误差的估计值。该相关基函数包括从模拟输入信号获得的信息，例如关于在参考ADC采样时的模拟输入信号的输入斜率的信息。
在步骤1114，子ADC通道中的控制电路从估计值生成校正信号。校正信号可以被用来校正失配误差，例如偏置失配、增益失配以及静态非线性失配。
在步骤1116，校正信号被反馈到每个子ADC的各自的控制电路以最小化每个子ADC与参考ADC之间的通道-参考误差。
本领域的技术人员将理解的是，前面的实施例和实施方案是示例性的并且是出于清晰和理解的目的而不限制本发明的范围。所意图的是，本领域的技术人员在阅读了说明书并且研究了附图之后，会明了其所有置换形式、增强形式、等同形式、组合形式和改进形式都被包括在本发明实质的精神和范围内。因此，所意图的是，将来非临时性申请中的权利要求将包括落入本发明实质的精神和范围内的所有这样的修改形式、置换形式和等同形式。

Claims (22)

1.一种交织ADC，所述交织ADC包括：
参考ADC，所述参考ADC被耦合来接收模拟信号，所述参考ADC生成数字参考输出；
多个子ADC，所述多个子ADC被耦合来接收所述模拟信号，所述多个子ADC响应于时钟在采样位置对所述模拟信号进行采样并且生成对应于所述模拟信号的采样部分的多个数字信号；
校准块，所述校准块被耦合来接收所述多个数字信号和所述数字参考输出，所述校准块识别所述多个数字信号与所述数字参考输出之间的至少一个误差值；以及
其中相关基函数被应用到所述至少一个误差值以生成误差估计信号，所述误差估计信号被用来补偿所述至少一个误差值，所述误差值从所述多个数字信号中的至少一个与所述数字参考输出之间的差来确定。
2.如权利要求1所述的交织ADC，其中所述相关基函数包括关于所述模拟信号的斜率的信息。
3.如权利要求1所述的交织ADC，其中所述至少一个误差值表示采样偏置误差、时序误差、带宽误差、增益误差或者静态非线性误差。
4.如权利要求1所述的交织ADC，其中所述参考ADC被校准。
5.如权利要求1所述的交织ADC，还包括乘法器电路，所述乘法器电路被耦合来接收所述至少一个误差值和所述相关基函数来产生所述误差估计信号。
6.如权利要求5所述的交织ADC，其中所述估计信号为多个其他估计信号的加权和。
7.如权利要求5所述的交织ADC，还包括校正电路，所述校正电路被耦合来接收所述误差估计信号，以减少所述多个子ADC中的至少一个所述子ADC的所述误差值。
8.一种校准交织ADC的方法，所述方法包括以下步骤：
在多个采样位置对模拟信号进行连续采样；
以预定顺序在与所述多个采样位置对准的参考采样位置对所述模拟信号进行采样；
将在所述采样位置采样的所述模拟信号转换为多个数字输出；
将在所述参考采样位置采样的所述模拟信号转换为数字参考输出；
从所述多个数字输出中的至少一个与所述数字参考输出之间的差确定至少一个误差值；
使所述至少一个误差值与至少一个相关误差函数相关以生成至少一个估计信号；
响应于所述至少一个估计信号生成校正信号；以及
将所述校正信号应用到所述ADC中的子ADC以减少所述至少一个误差值。
9.如权利要求8所述的方法，其中减少所述至少一个误差值由所述子ADC中的校正电路实现。
10.如权利要求8所述的方法，其中减少所述至少一个误差值通过最小均方计算过程达到。
11.如权利要求8所述的方法，其中所述校正信号通过数字地调节所述ADC内的参考电压来校正增益失配。
12.如权利要求8所述的方法，包括通过从所述多个数字输出中的一个减去所述数字参考输出来确定所述至少一个误差值。
13.如权利要求8所述的方法，其中使相关的步骤包括使所述至少一个误差值乘以相关基函数来生成所述至少一个估计信号。
14.如权利要求8所述的方法，还包括估计所述模拟输入信号的斜率的步骤。
15.如权利要求14所述的方法，还包括通过进行所述数字输出值的离散时间微分来确定所述估计斜率的极性的步骤。
16.如权利要求8所述的方法，还包括后处理所述数字输出值以数字地校正所述误差值的步骤。
17.如权利要求8所述的方法，还包括通过低通滤波器对所述估计信号进行滤波以提供大量数据的过采样或平均的步骤。
18.如权利要求8所述的方法，还包括在生成所述校正信号之前在前台校准所述数字参考输出值的步骤。
19.如权利要求8所述的方法其中所述相关误差函数针对偶数奈奎斯特区域被反转。
20.一种交织ADC系统，所述系统包括：
时钟发生器，所述时钟发生器用于生成多个时钟信号；
参考ADC，所述参考ADC被耦合来接收模拟信号，所述参考ADC生成数字参考输出；
多个子ADC，所述多个子ADC被耦合来接收所述模拟信号，所述多个子ADC响应于时钟在采样位置对所述模拟信号进行采样并且生成对应于所述模拟信号的采样部分的多个数字信号；
校准块，所述校准块被耦合来接收所述多个数字信号和所述数字参考输出，所述校准块识别所述多个数字信号与所述数字参考输出之间的至少一个误差值，其中相关基函数被应用到所述至少一个误差值以生成误差估计信号，所述误差估计信号被用来补偿所述至少一个误差；
乘法器电路，所述乘法器电路被耦合来接收所述至少一个误差值和所述相关基函数以产生所述误差估计信号；以及
低通滤波器，所述低通滤波器用于对所述误差估计信号进行滤波。
21.如权利要求20所述的系统，包括可调节延迟单元，所述可调节延迟单元被耦合到所述多个ADC中的至少一个的输入以使所述时钟信号的传输时间延迟。
22.如权利要求20所述的系统，还包括用于生成所述模拟输入信号的斜率估计的电路。
CN201210107340.5A 2011-04-12 2012-04-12 用于时间交织模数转换器的后台校准的系统和方法 Active CN102739252B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161474401P 2011-04-12 2011-04-12
US61/474,401 2011-04-12
US13/443,297 2012-04-10
US13/443,297 US8519875B2 (en) 2011-04-12 2012-04-10 System and method for background calibration of time interleaved analog to digital converters

Publications (2)

Publication Number Publication Date
CN102739252A true CN102739252A (zh) 2012-10-17
CN102739252B CN102739252B (zh) 2017-03-01

Family

ID=47006026

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210107340.5A Active CN102739252B (zh) 2011-04-12 2012-04-12 用于时间交织模数转换器的后台校准的系统和方法

Country Status (3)

Country Link
US (1) US8519875B2 (zh)
CN (1) CN102739252B (zh)
DE (1) DE102012206011A1 (zh)

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102998560A (zh) * 2012-11-22 2013-03-27 福州瑞芯微电子有限公司 一种高速adc接口与gpio接口相互测试的方法
CN103825612A (zh) * 2014-01-17 2014-05-28 电子科技大学 基于时间数字转换器的采样时钟失配后台校正方法
CN103973306A (zh) * 2014-04-04 2014-08-06 华南理工大学 一种流水线adc的后台数字校准装置及方法
CN104702280A (zh) * 2015-02-02 2015-06-10 苏州迅芯微电子有限公司 一种用于时间交织模数转换器的前台自动校准系统
CN104901694A (zh) * 2015-04-13 2015-09-09 厦门市迅芯电子科技有限公司 一种高速高精度模数转换电路
CN105075126A (zh) * 2013-03-08 2015-11-18 安娜卡敦设计公司 对时间交织模数转换器的不完美的估计
CN105656834A (zh) * 2015-12-21 2016-06-08 武汉虹信通信技术有限责任公司 一种新型宽带接收机iq通道失配的数字校正方法
CN106027924A (zh) * 2016-05-11 2016-10-12 吉林大学 高性能cmos图像传感器阵列模数转换器的数字校正方法
WO2017004869A1 (zh) * 2015-07-08 2017-01-12 中国电子科技集团公司第二十四研究所 模数转换器误差估计校正的装置及其方法
CN106571823A (zh) * 2016-11-10 2017-04-19 电子科技大学 一种多通道时间交织模数转换器带宽失配优化方法
CN107124182A (zh) * 2016-02-25 2017-09-01 波音公司 抗辐射交错式模数转换器电路及其校准方法
CN107154804A (zh) * 2017-03-28 2017-09-12 中山大学 低通信号的双通道tiadc非线性系统参数估计方法
CN107154803A (zh) * 2016-03-02 2017-09-12 佳能株式会社 信号处理设备、信号处理方法和摄像设备
CN107302358A (zh) * 2017-05-15 2017-10-27 中山大学 一种四通道tiadc的非线性失配补偿方法
CN107359877A (zh) * 2017-06-28 2017-11-17 中国工程物理研究院电子工程研究所 超宽带信号的时间交织采样adc全数字盲补偿方法
CN107636971A (zh) * 2015-05-29 2018-01-26 瑞典爱立信有限公司 模拟到数字转换器系统
CN108028661A (zh) * 2015-06-11 2018-05-11 镁可联通解决方案有限公司 接收器的校准和跟踪
CN108471313A (zh) * 2018-03-12 2018-08-31 东南大学 一种基于数模混合信号的tiadc系统校准方法
CN108494402A (zh) * 2018-03-14 2018-09-04 东南大学 一种基于正弦拟合的tiadc系统误差估计和补偿方法
CN108809306A (zh) * 2018-06-08 2018-11-13 中国电子科技集团公司第五十八研究所 一种具有失配误差自校准功能的多通道高精度adc电路
CN109387777A (zh) * 2018-11-09 2019-02-26 中国航空工业集团公司洛阳电光设备研究所 一种红外处理adc电路性能比测方法
CN110221238A (zh) * 2019-06-28 2019-09-10 深圳市锐能微科技有限公司 分压电路参数的检测电路、方法及电能计量芯片
CN110336562A (zh) * 2019-07-26 2019-10-15 成都铭科思微电子技术有限责任公司 一种时间交织sar adc通道间失配校正方法
CN111817718A (zh) * 2020-09-10 2020-10-23 灵矽微电子(深圳)有限责任公司 一种时域交织模数转换器及电子设备
CN112564707A (zh) * 2021-02-22 2021-03-26 中国空气动力研究与发展中心低速空气动力研究所 一种旋转环境下数据采集的时钟抖动估计及修正方法
CN113328748A (zh) * 2021-04-30 2021-08-31 澳门大学 模数转换电路
CN113595553A (zh) * 2021-07-22 2021-11-02 华中科技大学 一种基于时间交织并行采样的数据采集系统及方法
TWI745945B (zh) * 2020-04-29 2021-11-11 創意電子股份有限公司 類比數位轉換系統、時脈偏斜校準方法與相關的電腦程式產品
WO2021258987A1 (zh) * 2020-06-22 2021-12-30 中兴通讯股份有限公司 校准方法、校准装置、时间交织adc、电子设备及可读介质
CN114024549A (zh) * 2022-01-04 2022-02-08 普源精电科技股份有限公司 一种时域交织模数转换器同步装置及方法
CN117081595A (zh) * 2023-10-16 2023-11-17 长沙北斗产业安全技术研究院股份有限公司 信号采集系统、信号采集方法及装置

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8803724B2 (en) * 2010-07-20 2014-08-12 Kapik Inc. System and method for high speed analog to digital data acquistion
US8564462B2 (en) 2010-09-08 2013-10-22 Broadcom Corporation Digital correction techniques for data converters
TWI489784B (zh) * 2012-03-16 2015-06-21 Ind Tech Res Inst 時間交錯式類比數位轉換器之時序校正電路及時序校正方法
US9030341B2 (en) * 2012-06-27 2015-05-12 Broadcom Corporation Compensation for lane imbalance in a multi-lane analog-to-digital converter (ADC)
US9000962B1 (en) * 2014-01-28 2015-04-07 Cadence Design Systems, Inc. System and method for interleaved analog-to-digital conversion having scalable self-calibration of timing
US9143149B1 (en) * 2014-04-01 2015-09-22 Entropic Communications, LLC. Method and apparatus for calibration of a time interleaved ADC
US9287889B2 (en) 2014-04-17 2016-03-15 The Board Of Regents, The University Of Texas System System and method for dynamic path-mismatch equalization in time-interleaved ADC
KR102167246B1 (ko) * 2014-07-03 2020-10-20 엘지디스플레이 주식회사 표시장치
CN104467843B (zh) * 2014-11-18 2017-11-17 北京航空航天大学 一种用于高速数据采集系统的综合误差校正方法
US9401726B2 (en) 2014-11-26 2016-07-26 Silicon Laboratories Inc. Background calibration of time-interleaved analog-to-digital converters
US9385737B1 (en) * 2014-12-11 2016-07-05 Maxin Integrated Products, Inc. Adaptive correction of interleaving errors in time-interleaved analog-to-digital converters
US9319058B1 (en) 2015-02-10 2016-04-19 Maxim Integrated Products, Inc. Interleaving error correction and adaptive sample frequency hopping for time-interleaved analog-to-digital converters
CN106130551A (zh) * 2015-05-07 2016-11-16 松下知识产权经营株式会社 A/d 转换器
CN105406867B (zh) * 2015-12-17 2018-11-06 成都博思微科技有限公司 一种时间交织流水线adc系统及其时序操作方法
TWI572145B (zh) * 2016-03-02 2017-02-21 國立臺灣大學 類比數位轉換系統及轉換方法
US10256831B2 (en) * 2016-09-21 2019-04-09 Analog Devices Global Method and apparatus to reduce effect of dielectric absorption in SAR ADC
US9998134B1 (en) * 2017-07-24 2018-06-12 Apple Inc. Analog-to-digital converter circuit calibration system
US10312927B1 (en) 2018-03-26 2019-06-04 Qualcomm Incorporated Calibration for time-interleaved analog-to-digital converters and signal generators therefor
TWI693799B (zh) * 2019-01-23 2020-05-11 創意電子股份有限公司 類比數位轉換器裝置與時脈偏斜校正方法
CN111478702B (zh) * 2019-01-23 2023-06-23 创意电子股份有限公司 模拟数字转换器装置与时脉偏斜校正方法
US10720934B1 (en) * 2019-02-28 2020-07-21 Nxp Usa, Inc. MDAC based time-interleaved analog-to-digital converters and related methods
CN112087232B (zh) * 2019-06-14 2024-08-20 北京新岸线移动多媒体技术有限公司 一种tiadc系统直流偏置和增益误差校准方法及装置
CN112751564A (zh) * 2019-10-31 2021-05-04 深圳市中兴微电子技术有限公司 采样时钟相位失配误差估计方法及装置
US11177822B2 (en) 2019-11-27 2021-11-16 Vervesemi Microelectronics Private Limited System and method for background calibration of time interleaved ADC
CN113037283A (zh) * 2019-12-09 2021-06-25 中兴通讯股份有限公司 时间交织逐次逼近型模数转换器及其校准方法
CN111064469B (zh) * 2019-12-13 2023-01-13 北京工业大学 一种基于相邻通道自相关函数的tiadc采样时间失配误差的校正方法
EP3839523B1 (en) 2019-12-19 2023-11-08 Imec VZW Apparatus and method for on-chip reconstruction of transient settling behavior
TWI704773B (zh) 2020-02-17 2020-09-11 創意電子股份有限公司 類比數位轉換器裝置以及時脈偏斜校正方法
CN113271100B (zh) * 2020-02-17 2023-10-24 创意电子股份有限公司 模拟数字转换器装置以及时脉偏斜校正方法
US11621718B2 (en) * 2020-10-28 2023-04-04 Mediatek Singapore Pte. Ltd. Analog-to-digital converter system using reference analog-to-digital converter with sampling point shifting and associated calibration method
US11515883B2 (en) 2020-11-20 2022-11-29 AyDeeKay LLC Configuration of ADC data rates across multiple physical channels
US11641210B1 (en) 2021-11-18 2023-05-02 Caelus Technologies Limited Matrix processor generating SAR-searched input delay adjustments to calibrate timing skews in a multi-channel interleaved analog-to-digital converter (ADC)
US11632121B1 (en) 2021-11-18 2023-04-18 Caelus Technologies Limited Calibration of timing skews in a multi-channel interleaved analog- to-digital converter (ADC) by auto-correlation of muxed-together channels in binary output tree
US11646747B1 (en) 2021-11-18 2023-05-09 Caelus Technologies Limited Multi-channel interleaved analog-to-digital converter (ADC) using overlapping multi-phase clocks with SAR-searched input-clock delay adjustments and background offset and gain correction
CN114584144B (zh) * 2022-01-26 2023-03-24 苏州迅芯微电子有限公司 时间交织adc采样时间偏差提取方法、系统及装置
CN116015304B (zh) * 2023-03-30 2023-06-20 成都信息工程大学 一种基于环形放大器差分输出的模拟触发异步时序电路
CN116781079A (zh) * 2023-08-22 2023-09-19 上海芯炽科技集团有限公司 一种基于参考通道的tiadc时间失配误差校准电路
CN117674845B (zh) * 2023-10-25 2024-09-06 隔空微电子(深圳)有限公司 时间交织adc采样时间适配的校准方法、系统、介质及校准器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239299A (en) * 1991-08-06 1993-08-24 Trw Inc. Digital equalization of time interleaved analog to digital converters
EP1401105A1 (en) * 2002-09-17 2004-03-24 Siemens Mobile Communications S.p.A. Voltage offset compensation method for time-interleaved multi-path analog-to-digital sigma-delta converters and respective circuit
US20070069937A1 (en) * 2005-07-01 2007-03-29 Texas Instruments Incorporated Interleaved analog to digital converter with compensation for parameter mismatch among individual converters
WO2010095232A1 (ja) * 2009-02-19 2010-08-26 株式会社日立製作所 アナログデジタル変換器および半導体集積回路装置
CN102006073A (zh) * 2010-12-24 2011-04-06 复旦大学 一种快速收敛多通道时间交织模数转换器及其校准系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006020172A (ja) * 2004-07-02 2006-01-19 Fujitsu Ltd ランプ波形発生回路、アナログ・デジタル変換回路、撮像装置、撮像装置の制御方法
JP4853021B2 (ja) * 2005-12-28 2012-01-11 パナソニック株式会社 アナログデジタル変換装置とそれを用いた車両用電源装置
US8446304B2 (en) * 2010-06-30 2013-05-21 University Of Limerick Digital background calibration system and method for successive approximation (SAR) analogue to digital converter
US8159377B2 (en) * 2010-08-31 2012-04-17 Texas Instruments Incorporated System, method, and circuitry for blind timing mismatch estimation of interleaved analog-to-digital converters
US8564462B2 (en) * 2010-09-08 2013-10-22 Broadcom Corporation Digital correction techniques for data converters

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239299A (en) * 1991-08-06 1993-08-24 Trw Inc. Digital equalization of time interleaved analog to digital converters
EP1401105A1 (en) * 2002-09-17 2004-03-24 Siemens Mobile Communications S.p.A. Voltage offset compensation method for time-interleaved multi-path analog-to-digital sigma-delta converters and respective circuit
US20070069937A1 (en) * 2005-07-01 2007-03-29 Texas Instruments Incorporated Interleaved analog to digital converter with compensation for parameter mismatch among individual converters
WO2010095232A1 (ja) * 2009-02-19 2010-08-26 株式会社日立製作所 アナログデジタル変換器および半導体集積回路装置
CN102006073A (zh) * 2010-12-24 2011-04-06 复旦大学 一种快速收敛多通道时间交织模数转换器及其校准系统

Cited By (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102998560B (zh) * 2012-11-22 2015-01-21 福州瑞芯微电子有限公司 一种高速adc接口与gpio接口相互测试的方法
CN102998560A (zh) * 2012-11-22 2013-03-27 福州瑞芯微电子有限公司 一种高速adc接口与gpio接口相互测试的方法
CN105075126A (zh) * 2013-03-08 2015-11-18 安娜卡敦设计公司 对时间交织模数转换器的不完美的估计
CN105075126B (zh) * 2013-03-08 2018-01-02 安娜卡敦设计公司 对时间交织模数转换器的不完美的估计
CN103825612A (zh) * 2014-01-17 2014-05-28 电子科技大学 基于时间数字转换器的采样时钟失配后台校正方法
CN103973306B (zh) * 2014-04-04 2017-06-20 华南理工大学 一种流水线adc的后台数字校准装置及方法
CN103973306A (zh) * 2014-04-04 2014-08-06 华南理工大学 一种流水线adc的后台数字校准装置及方法
CN104702280A (zh) * 2015-02-02 2015-06-10 苏州迅芯微电子有限公司 一种用于时间交织模数转换器的前台自动校准系统
CN104702280B (zh) * 2015-02-02 2018-10-30 苏州迅芯微电子有限公司 一种用于时间交织模数转换器的前台自动校准系统
CN104901694A (zh) * 2015-04-13 2015-09-09 厦门市迅芯电子科技有限公司 一种高速高精度模数转换电路
CN104901694B (zh) * 2015-04-13 2019-02-19 厦门市迅芯电子科技有限公司 一种高速高精度模数转换电路
CN107636971B (zh) * 2015-05-29 2022-03-01 瑞典爱立信有限公司 模拟到数字转换器系统
CN107636971A (zh) * 2015-05-29 2018-01-26 瑞典爱立信有限公司 模拟到数字转换器系统
CN108028661B (zh) * 2015-06-11 2021-07-02 镁可联通解决方案有限公司 接收器的校准和跟踪
CN108028661A (zh) * 2015-06-11 2018-05-11 镁可联通解决方案有限公司 接收器的校准和跟踪
WO2017004869A1 (zh) * 2015-07-08 2017-01-12 中国电子科技集团公司第二十四研究所 模数转换器误差估计校正的装置及其方法
US10291245B2 (en) 2015-07-08 2019-05-14 No. 24 Research Institute Of China Electronic Technology Device and method for correcting error estimation of analog-to-digital converter
CN105656834A (zh) * 2015-12-21 2016-06-08 武汉虹信通信技术有限责任公司 一种新型宽带接收机iq通道失配的数字校正方法
CN107124182A (zh) * 2016-02-25 2017-09-01 波音公司 抗辐射交错式模数转换器电路及其校准方法
CN107124182B (zh) * 2016-02-25 2022-06-28 波音公司 抗辐射交错式模数转换器电路及其校准方法
CN107154803A (zh) * 2016-03-02 2017-09-12 佳能株式会社 信号处理设备、信号处理方法和摄像设备
CN107154803B (zh) * 2016-03-02 2020-12-22 佳能株式会社 信号处理设备、信号处理方法和摄像设备
CN106027924A (zh) * 2016-05-11 2016-10-12 吉林大学 高性能cmos图像传感器阵列模数转换器的数字校正方法
CN106027924B (zh) * 2016-05-11 2018-10-23 吉林大学 高性能cmos图像传感器阵列模数转换器的数字校正方法
CN106571823A (zh) * 2016-11-10 2017-04-19 电子科技大学 一种多通道时间交织模数转换器带宽失配优化方法
CN106571823B (zh) * 2016-11-10 2020-03-27 电子科技大学 一种多通道时间交织模数转换器带宽失配优化方法
CN107154804A (zh) * 2017-03-28 2017-09-12 中山大学 低通信号的双通道tiadc非线性系统参数估计方法
CN107154804B (zh) * 2017-03-28 2020-07-24 中山大学 低通信号的双通道tiadc非线性系统参数估计方法
CN107302358B (zh) * 2017-05-15 2020-10-16 中山大学 一种四通道tiadc的非线性失配补偿方法
CN107302358A (zh) * 2017-05-15 2017-10-27 中山大学 一种四通道tiadc的非线性失配补偿方法
CN107359877B (zh) * 2017-06-28 2020-07-10 中国工程物理研究院电子工程研究所 超宽带信号的时间交织采样adc全数字盲补偿方法
CN107359877A (zh) * 2017-06-28 2017-11-17 中国工程物理研究院电子工程研究所 超宽带信号的时间交织采样adc全数字盲补偿方法
CN108471313A (zh) * 2018-03-12 2018-08-31 东南大学 一种基于数模混合信号的tiadc系统校准方法
CN108471313B (zh) * 2018-03-12 2021-07-02 东南大学 一种基于数模混合信号的tiadc系统校准方法
CN108494402A (zh) * 2018-03-14 2018-09-04 东南大学 一种基于正弦拟合的tiadc系统误差估计和补偿方法
CN108494402B (zh) * 2018-03-14 2021-07-27 东南大学 一种基于正弦拟合的tiadc系统误差估计和补偿方法
CN108809306A (zh) * 2018-06-08 2018-11-13 中国电子科技集团公司第五十八研究所 一种具有失配误差自校准功能的多通道高精度adc电路
CN108809306B (zh) * 2018-06-08 2021-08-31 中国电子科技集团公司第五十八研究所 一种具有失配误差自校准功能的多通道高精度adc电路
CN109387777A (zh) * 2018-11-09 2019-02-26 中国航空工业集团公司洛阳电光设备研究所 一种红外处理adc电路性能比测方法
CN110221238A (zh) * 2019-06-28 2019-09-10 深圳市锐能微科技有限公司 分压电路参数的检测电路、方法及电能计量芯片
CN110336562A (zh) * 2019-07-26 2019-10-15 成都铭科思微电子技术有限责任公司 一种时间交织sar adc通道间失配校正方法
CN110336562B (zh) * 2019-07-26 2023-04-14 成都铭科思微电子技术有限责任公司 一种时间交织sar adc通道间失配校正方法
TWI745945B (zh) * 2020-04-29 2021-11-11 創意電子股份有限公司 類比數位轉換系統、時脈偏斜校準方法與相關的電腦程式產品
WO2021258987A1 (zh) * 2020-06-22 2021-12-30 中兴通讯股份有限公司 校准方法、校准装置、时间交织adc、电子设备及可读介质
CN111817718A (zh) * 2020-09-10 2020-10-23 灵矽微电子(深圳)有限责任公司 一种时域交织模数转换器及电子设备
CN112564707A (zh) * 2021-02-22 2021-03-26 中国空气动力研究与发展中心低速空气动力研究所 一种旋转环境下数据采集的时钟抖动估计及修正方法
CN113328748A (zh) * 2021-04-30 2021-08-31 澳门大学 模数转换电路
CN113328748B (zh) * 2021-04-30 2023-12-15 澳门大学 模数转换电路
CN113595553A (zh) * 2021-07-22 2021-11-02 华中科技大学 一种基于时间交织并行采样的数据采集系统及方法
CN113595553B (zh) * 2021-07-22 2023-10-20 华中科技大学 一种基于时间交织并行采样的数据采集系统及方法
CN114024549A (zh) * 2022-01-04 2022-02-08 普源精电科技股份有限公司 一种时域交织模数转换器同步装置及方法
CN117081595A (zh) * 2023-10-16 2023-11-17 长沙北斗产业安全技术研究院股份有限公司 信号采集系统、信号采集方法及装置

Also Published As

Publication number Publication date
US20120262318A1 (en) 2012-10-18
US8519875B2 (en) 2013-08-27
CN102739252B (zh) 2017-03-01
DE102012206011A1 (de) 2012-10-18

Similar Documents

Publication Publication Date Title
CN102739252A (zh) 用于时间交织模数转换器的后台校准的系统和方法
US9264059B2 (en) Calibration of time-interleaved analog-to-digital converter
EP2961072B1 (en) Multi-channel time-interleaved analog-to-digital converter
CN101783683B (zh) 双通道时间交错型模数转换器系统及其误差估计与校正的方法
US9496884B1 (en) DC offset calibration of ADC with alternate comparators
US9287889B2 (en) System and method for dynamic path-mismatch equalization in time-interleaved ADC
KR101838298B1 (ko) 타임­인터리빙된 아날로그­디지털 컨버터를 위한 로버스트 이득 및 위상 캘리브레이션 방법
US10291245B2 (en) Device and method for correcting error estimation of analog-to-digital converter
US9000962B1 (en) System and method for interleaved analog-to-digital conversion having scalable self-calibration of timing
US9685970B1 (en) Analog-to-digital converting system and converting method
US8174423B2 (en) Pipelined analog-to-digital converter and sub-converter stage
US8269657B2 (en) Background calibration of offsets in interleaved analog to digital converters
US8564462B2 (en) Digital correction techniques for data converters
CN109361390B (zh) 用于时间交织adc通道间采样时间误差校正模块及方法
CN108055039B (zh) 一种用于tiadc采样时间误差的全数字校准模块及其校准方法
CN113063978B (zh) 一种数字示波器及采样时刻失配的校正方法
CN104054269A (zh) 用于校准流水线模数转换器的方法和装置
CN113258930B (zh) 一种数字示波器及时间交织模数转换器的校正方法
CN115441873A (zh) 时间交织型模数转换器的采样时刻偏差校准方法
US10523229B2 (en) Phase adjustment for interleaved analog to digital converters
US10680630B1 (en) System and method to cancel skew mismatch in ADCs
CN108832927B (zh) 一种tiadc自校准系统
CN110912556A (zh) 一种基于差值均衡的tiadc系统采样时刻失配误差估计方法
KR20180023261A (ko) 오프셋 보정이 적용된 아날로그-디지털 데이터 변환기 및 보정방법
CN112075026A (zh) 逐次逼近模数转换器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: American California

Applicant after: Maxim Integrated Products Inc.

Address before: American California

Applicant before: Maxim Integrated Products, Inc.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: MAXIM INTEGRATED PRODUCTS, INC. TO: MAXIM INTEGRATED PRODUCTS INC.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant