CN105406867B - 一种时间交织流水线adc系统及其时序操作方法 - Google Patents

Abstract

本发明公开了一种时间交织流水线ADC系统及其时序操作方法。其包括数模转换器结构，扰动校准信号注入结构以及自适应算法原理，模数转换器系统结构可在较低的系统开销下，实现扰动信号的注入，实现各通道归一化的电容参数校正。使用冗余采样通道实现采样随机化，使通道延迟偏差降低至噪声底，对比传统的延迟校正方法节约了大量功耗与面积开销；使用非固定正负信号极性通路，并结合随机化采样通道选择，节省了传统运放offset校正电路中的动态反向电路，降低了时序要求；使用可校正的多通道分离增益校正扰动信号注入，对比传统方案节省了高功耗的前置高速采样保持电路，并提高了时间交织流水线ADC系统的采样速度。

Description

一种时间交织流水线ADC系统及其时序操作方法

技术领域

本发明涉及一种时间交织流水线ADC系统及其时序操作方法。

背景技术

由于单路流水线ADC系统的处理速度限制，在实现高速流水线ADC时经常使用时间交织结构拼接。时间交织流水线ADC结构可将原本对单路ADC的速度要求降低N倍，N为系统拼接的单路流水线ADC路数。虽然时间交织结构大幅拓展了ADC系统的采样速度，但各单通道ADC之间的各类匹配误差限制了时间交织ADC系统性能的提升。

随着集成电路工艺的进步，数字自适应校正技术（简称LMS）被广泛的应用于解决ADC的各类偏差问题。时间交织流水线ADC系统一般涉及通道间采样偏差、通道间直流静态偏差（简称Offset）以及通道间增益偏差三种偏差。而传统的LMS算法需要针对不同种类偏差注入不同种类扰动信号并设计各自的LMS校正环路。这类方法具有较大的系统开销与缓慢的系统响应。比如，需要设计专门的全速采样保持电路以统一注入增益校正或offset校正扰动信号，使采样保持电路成为了系统瓶颈并消耗大量功耗；需要设计高开销的小数数字延迟电路以修正各通道间延迟偏差。需要一种低开销，高鲁棒的时间交织ADC方案。

发明内容

本发明的目的在于克服现有技术的不足，提供一种时间交织流水线ADC系统及其时序操作方法，其包括数模转换器结构，扰动校准信号注入结构以及自适应算法原理，模数转换器系统结构可在较低的系统开销下，实现扰动信号的注入，实现各通道归一化的电容参数校正，并可通过冗余采样通路实现随机采样，使用基于冗余通路的随机采样替代通道延迟校正，利用冗余通路的预设信号正负极性提取各通道的offset偏差用于后台数字校正，利用通道预设扰动注入完成对各通道的增益偏差校正。

本发明的目的是通过以下技术方案来实现的：一种时间交织流水线ADC系统，它包括N个采样通道、M个运算放大器正极性通道输入多选器、M个运算放大器负极性通道输入多选器、M个运算放大器和两个输出多选器，每个采样通道的输入并行与输入信号连接，每个采样通道的输出分别接入运算放大器正极性通道输入多选器和运算放大器负极性通道输入多选器，运算放大器正极性通道输入多选器的输出与运算放大器正输入端连接，运算放大器负极性通道输入多选器的输出与运算放大器负输入端连接，运算放大器的输出分别于两个输出多选器连接，M个运算放大器输出通过输出多选器器重新整合为单路信号，所述的N个采样通道中有i个为正极性连接有j个为负极性连接，i+j=N，其中N≥4，M≥3。

所述的采样通道包括电容、并行ADC、DAC和开关，输入信号VINP通过开关Ssp[n]接入并行ADC的正输入端，输入信号VINN通过开关Ssn[n]接入并行ADC的负输入端，并行ADC与DAC连接，DAC的正输出端通过开关Sgp[n]接入运算放大器正极性通道输入多选器，DAC的负输出端通过开关Sgn[n]接入运算放大器负极性通道输入多选器，并行ADC 的正输入端还通过电容Csap[n]与DAC的正输出端连接，并行ADC 的负输入端还通过电容Csan[n]与DAC的负输出端连接, 并行ADC的正负输入端之间通过开关Srstp[n]与Srstn[n]连接。

系统中每个采样通道进行固定的物理倒相连接，通过采样通道的随机操作形成随机倒相的offset校正信号。

所述的每个运算放大器的通路具有一对反馈电容Cfp/Cfn，以及一对复位开关Srst_op[n]，复位开关在每个运放通路在每M个周期放大新信号时进行短脉冲复位。

一种时间交织流水线ADC系统的时序操作方法，时间交织流水线ADC系统中每一个通道都有机会被当前采样周期选择而激活，进入采样、信号相减与信号放大三个连续流水工作状态，其中采样状态占用1个系统周期、信号相减占用1个系统周期、信号放大占用2个或2个以上的系统周期，为实现系统连续工作，当信号放大需要M个周期完成时，所述系统将至少需要M个运算放大器与M+2个采样通道，系统时序操作分为M+2个操作相位，某一采样通道被选通后需从第3个系统时钟周期开始通过运放输入选择器接通位于空闲状态的运算放大器，在每M+3个周期，系统随机选择目前处于空闲的通道插入连续采样； 处于采样状态的通道，Ssp[n] Ssn[n]闭合，Srstp[n]与Srstn[n]断开，Sgp[n]与Sgn[n]断开, 采样后该通道进入信号相减状态与信号放大状态两个流水状态；信号相减状态Ssp[n]，Ssn[n]断开、Srstp[n]与Srstn[n]闭合、Sgp[n]与Sgn[n]断开, 并行ADC输出粗进度数字判决，同时结合当前随机生成的增益校正扰动信号，控制DAC向该通道中抽取或注入电荷，形成信号相减；信号相减状态结束后，Srst_op[0]~Srst_op[M-1]以短脉冲将运算放大器复位，之后Sgp[n],Sgn[n]闭合，其他开关维持上一状态，同时通道多选器Inn_Mux[m],Inp_Mux[m]选择通道n连接入M个运算放大器中的第m个，并同时选择输出多选器Outp_Mux,Outn_Mux选择对应的第m个运放输出到下一级。

由于采样通道信号极性不一致且与通道物理耦合，相对于每个运算放大器采样通道而言，随机选择采样通道顺序在连续时间上等同于为每个运算放大器通道注入了值为随机±1的扰动增益信号Cm[n]。

在每通道被选通进入采样后，各通道通过DAC注入增益校正用扰动噪声信号Dgm[n]。

一种时间交织流水线ADC系统的矫正方法，它包括各运算放大器通道相关的增益矫正LMS自适应算法与offset归零的自适应算法；LMS自适应算法进行偏差校正公式为：

Gm[n+1]=Gm[n]-µ*Dgm[n]*Cm[n](Dgm[n]*Cm[n]*Gm[n]-VRm[n])

VSOm= (VRm[n] – Gm[n]*Cm[n])*(A/Gm[n])

其中，µ为LMS算法系统收敛步进参数，Gm为算法预估实际通道增益，Dgm[n]为运算放大器通道m的增益注入校正信号，Cm[n]为运算放大器通道m的±1 随机导向offset校正信号, A为系统预设各通道统一参考增益值，VRm[n]为算法输入未校正信号，VSOm为增益校正后输出信号，

矫正完成后，各通道增益统一向增益A收敛至误差最小；

在增益校正后，VSOm同时也满足:

VSOm = Vin(t)*Cm[n]+VOSm

其中VOSm为运算放大器固定offset偏差，Vin(t)为系统输入信号，由于Cm[n]经过采样通道随机后呈现随机±1特性，对VSOm求平均得到VOSm值，各通道提取出VOSm值后各自将其补偿为零，以此消除通道间offset误差；

补偿后，各通道使用各自Cm[n]序列计算出输出数据，祛除通道随机导向信号，数据输出公式为：

Data_Outm =Cm[n]*{VSOm – average(VSOm[n] )}

将M个运算放大器通道的Data_Outm进行时序组合后，所述系统将最终得到经过采样随机化、增益校正与offset校正后的连续采样数据值。

本发明的有益效果是：本发明提供了一种时间交织流水线ADC系统及其时序操作方法，其包括数模转换器结构，扰动校准信号注入结构以及自适应算法原理，模数转换器系统结构可在较低的系统开销下，实现扰动信号的注入，实现各通道归一化的电容参数校正。

1. 使用冗余采样通道实现采样随机化，使通道延迟偏差降低至噪声底，对比传统的延迟校正方法节约了大量功耗与面积开销；

2. 使用非固定正负信号极性通路，并结合随机化采样通道选择，节省了传统运放offset校正电路中的动态反向电路，降低了时序要求；

3.使用可校正的多通道分离增益校正扰动信号注入，对比传统方案节省了高功耗的前置高速采样保持电路，并提高了时间交织流水线ADC系统的采样速度。

附图说明

图1为时间交织ADC系统框图；

图2为采样通道结构图；

图3为时间交织ADC系统系统时序操作图；

图4为时间交织ADC系统校正算法原理图。

具体实施方式

下面结合附图进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所述。

如图1所示，一种时间交织流水线ADC系统，它包括N个采样通道、M个运算放大器正极性通道输入多选器、M个运算放大器负极性通道输入多选器、M个运算放大器和两个输出多选器，每个采样通道的输入并行与输入信号连接，每个采样通道的输出分别接入运算放大器正极性通道输入多选器和运算放大器负极性通道输入多选器，运算放大器正极性通道输入多选器的输出与运算放大器正输入端连接，运算放大器负极性通道输入多选器的输出与运算放大器负输入端连接，运算放大器的输出分别于两个输出多选器连接，M个运算放大器输出通过输出多选器器重新整合为单路信号，所述的N个采样通道中有i个为正极性连接有j个为负极性连接，i+j=N，其中N≥4，M≥3。

如图2所示，所述的采样通道包括电容、并行ADC、DAC和开关，输入信号VINP通过开关Ssp[n]接入并行ADC的正输入端，输入信号VINN通过开关Ssn[n]接入并行ADC的负输入端，并行ADC与DAC连接，DAC的正输出端通过开关Sgp[n]接入运算放大器正极性通道输入多选器，DAC的负输出端通过开关Sgn[n]接入运算放大器负极性通道输入多选器，并行ADC 的正输入端还通过电容Csap[n]与DAC的正输出端连接，并行ADC 的负输入端还通过电容Csan[n]与DAC的负输出端连接, 并行ADC的正负输入端之间通过开关Srstp[n]与Srstn[n]连接。

系统中每个采样通道进行固定的物理倒相连接，通过采样通道的随机操作形成随机倒相的offset校正信号。

所述的每个运算放大器的通路具有一对反馈电容Cfp/Cfn，以及一对复位开关Srst_op[n]，复位开关在每个运放通路在每M个周期放大新信号时进行短脉冲复位。

该时间交织流水线ADC系统，输入信号并行接入N个采样通道，每个系统采样周期只有一个通道处于采样状态而其余通道处于流水处理或空闲等待状态，当所述系统配置了N个采样通道，且N>M+2时，信号采样便可在每M+3个周期具备随机选择采样通道顺序的能力，并将通道的系统固定时钟延迟偏差随机化到噪声底。由于所述系统中采样通道的正负极性特意安排不一致，随机化的通道顺序选择将同时使各运算放大器的输入输出模拟信号的平均值为零，使M个运算放大器输出的信号平均值与输入信号无关，从而使后续数字算法系统可以运用LMS算法校正运放自身直流偏斜。由于所述系统中，各采样通道中电容与各运算放大器具有全连接的形式，各采样通道电容可以以一个通道（例如通道0）作为基准进行静态校准，使各个通道增益校准LMS算法可使用各自独立扰动（简称Dither）信号作为算法注入，降低了所述系统对校准注入信号的时序要求与精度要求。

一种时间交织流水线ADC系统的时序操作方法，时间交织流水线ADC系统中每一个通道都有机会被当前采样周期选择而激活，进入采样、信号相减与信号放大三个连续流水工作状态，其中采样状态占用1个系统周期、信号相减占用1个系统周期、信号放大占用2个或2个以上的系统周期，为实现系统连续工作，当信号放大需要M个周期完成时，所述系统将至少需要M个运算放大器与M+2个采样通道，系统时序操作分为M+2个操作相位，某一采样通道被选通后需从第3个系统时钟周期开始通过运放输入选择器接通位于空闲状态的运算放大器，在每M+3个周期，系统随机选择目前处于空闲的通道插入连续采样； 处于采样状态的通道，Ssp[n] Ssn[n]闭合，Srstp[n]与Srstn[n]断开，Sgp[n]与Sgn[n]断开, 采样后该通道进入信号相减状态与信号放大状态两个流水状态；信号相减状态Ssp[n]，Ssn[n]断开、Srstp[n]与Srstn[n]闭合、Sgp[n]与Sgn[n]断开, 并行ADC输出粗进度数字判决，同时结合当前随机生成的增益校正扰动信号，控制DAC向该通道中抽取或注入电荷，形成信号相减；信号相减状态结束后，Srst_op[0]~Srst_op[M-1]以短脉冲将运算放大器复位，之后Sgp[n],Sgn[n]闭合，其他开关维持上一状态，同时通道多选器Inn_Mux[m],Inp_Mux[m]选择通道n连接入M个运算放大器中的第m个，并同时选择输出多选器Outp_Mux,Outn_Mux选择对应的第m个运放输出到下一级。

由于采样通道信号极性不一致且与通道物理耦合，相对于每个运算放大器采样通道而言，随机选择采样通道顺序在连续时间上等同于为每个运算放大器通道注入了值为随机±1的扰动增益信号Cm[n]。

在每通道被选通进入采样后，各通道通过DAC注入增益校正用扰动噪声信号Dgm[n]。

如图3所示，系统时序图中M=3，N=6，以图3中时间横轴为坐标，在系统初始阶段N个采样通道与M个运算放大器按顺序采样并在连续时间保证每一个系统周期时刻，都有一个采样通道在进行采样同时一个运算放大器完成信号放大。当相对每个采样通道的每个M+3个周期时刻，系统可随机选择空闲的N-M-1个通道中的一个插入继续采样。如图3中所示，当操作相位0运行到第6周期时刻（M=3，N=6），操作相位0可以选择使用第一或者第六两个通道进行继续采样，同理操作相位1到M+1运行到各自0时刻相对的第M+3个周期时刻时，各操作相位都拥有两个通道可随机选择。由于每个通道的采样信号Sp[n]在系统布线时具有固定系统延迟偏差，在随机选择Sp[n]开启等同于分散了系统延迟偏差的固定能量，提高了系统SFDR性能。

在图3所示的系统时序图中，运算放大器通道不能进行随机切换，而是固定顺序操作。如果采样通道的极性一致将会产生offset杂散谐波。在图3所示的运放通道信号极性连续时间图中，由于采样通道信号极性不一致且与通道物理耦合，相对与每个运算放大器采样通道而言，随机选择采样通道顺序在连续时间上等同于为每个运算放大器通道注入了值为随机±1的扰动增益信号Cm[n]。在每通道被选通进入采样后，可以各通道通过DAC注入增益校正用扰动噪声信号Dgm[n]，由于随机生成状态系统已知，Cm[n]与Dgm[n]信号均可以在数字后续处理中被减去。

图4中所示所述时间交织ADC系统的后台数字校正算法原理，该电路包括各运算放大器通道相关的增益校正LMS自适应算法与offset归零的自适应算法。对于所述系统的通道间增益偏差主要由各采样通道间采样电容Csap与Csan偏差与运算放大器增益偏差组成。由于相对于每通道运算放大器而言，采样通道选择随机所以通道电容偏差也为随机，该偏差将只对最终噪声底形成贡献不会形成SFDR性能降低，如需进一步降低噪声底提高SNR性能，也可对各通道采样电容与DAC内电容进行出厂前的预先校正或系统开机校正。而对于主要偏差—运算放大器增益偏差，采用LMS自适应算法进行偏差校正。如图4所示的校正公式为：

Gm[n+1]=Gm[n]-µ*Dgm[n]*Cm[n](Dgm[n]*Cm[n]*Gm[n]-VRm[n])

VSOm= (VRm[n] – Gm[n]*Cm[n])*(A/Gm[n])

其中，µ为LMS算法系统收敛步进参数，Gm为算法预估实际通道增益，Dgm[n]为运算放大器通道m的增益注入校正信号，Cm[n]为运算放大器通道m的±1 随机导向offset校正信号, A为系统预设各通道统一参考增益值，VRm[n]为算法输入未校正信号，VSOm为增益校正后输出信号。

在该算法完成后，各通道增益将统一向增益A收敛直至误差最小。增益校正后信号VSOm继续输入offset归零自适应算法以消除运算放大器通道间Offset影响。所述系统的通道间offset除运算放大器通道间offset外还包含采样通道间offset，一般由采样通道中Csap，Csan以及DAC中的电容失配造成。但这部分误差相对远小于运算放大器通道offset偏差并已被随机化，在系统中可以忽略。由于在增益校正后，VSOm同时也满足:

VSOm = Vin(t)*Cm[n]+VOSm

其中VOSm为运算放大器固定offset偏差，Vin(t)为系统输入信号，由于Cm[n]经过采样通道随机后呈现随机±1特性，对VSOm求平均便可得到VOSm值。各通道提取出VOSm值后可各自将其补偿为零，以此消除通道间offset误差。补偿后，各通道使用各自Cm[n]序列计算出输出数据，祛除通道随机导向信号。数据输出公式为：

Data_Outm =Cm[n]*{VSOm – average(VSOm[n] )}

将M个运算放大器通道的Data_Outm进行时序组合后，所述系统将最终得到经过采样随机化、增益校正与offset校正后的连续采样数据值。

Claims (5)

1.一种时间交织流水线ADC系统，其特征在于：它包括N个采样通道、M个运算放大器正极性通道输入多选器、M个运算放大器负极性通道输入多选器、M个运算放大器和两个输出多选器，每个采样通道的输入并行与输入信号连接，每个采样通道的输出分别接入运算放大器正极性通道输入多选器和运算放大器负极性通道输入多选器，运算放大器正极性通道输入多选器的输出与运算放大器正输入端连接，运算放大器负极性通道输入多选器的输出与运算放大器负输入端连接，运算放大器的输出分别与两个输出多选器连接，M个运算放大器输出通过输出多选器重新整合为单路信号，所述的N个采样通道中有i个为正极性连接有j个为负极性连接，i+j=N，其中N≥4，M≥3；

所述的采样通道包括电容、并行ADC、DAC和开关，输入信号VINP通过开关Ssp[n]接入并行ADC的正输入端，输入信号VINN通过开关Ssn[n]接入并行ADC的负输入端，并行ADC与DAC连接，DAC的正输出端通过开关Sgp[n]接入运算放大器正极性通道输入多选器，DAC的负输出端通过开关Sgn[n]接入运算放大器负极性通道输入多选器，并行ADC 的正输入端还通过电容Csap[n]与DAC的正输出端连接，并行ADC 的负输入端还通过电容Csan[n]与DAC的负输出端连接, 并行ADC的正负输入端之间通过开关Srstp[n]与Srstn[n]连接；系统中每个采样通道进行固定的物理倒相连接，通过采样通道的随机操作形成随机倒相的offset校正信号；

所述的每个运算放大器的通路具有一对反馈电容Cfp/Cfn，以及一对复位开关Srst_op[n]，复位开关在每个运放通路在每M个周期放大新信号时进行短脉冲复位。

2.如权利要求1中所述的一种时间交织流水线ADC系统的时序操作方法，其特征在于：时间交织流水线ADC系统中每一个通道都有机会被当前采样周期选择而激活，进入采样、信号相减与信号放大三个连续流水工作状态，其中采样状态占用1个系统周期、信号相减占用1个系统周期、信号放大占用2个或2个以上的系统周期，为实现系统连续工作，当信号放大需要M个周期完成时，所述系统将至少需要M个运算放大器与M+2个采样通道，系统时序操作分为M+2个操作相位，某一采样通道被选通后需从第3个系统时钟周期开始通过运放输入选择器接通位于空闲状态的运算放大器，在每M+3个周期，系统随机选择目前处于空闲的通道插入连续采样；处于采样状态的通道，Ssp[n]与Ssn[n]闭合，Srstp[n]与Srstn[n]断开，Sgp[n]与Sgn[n]断开, 采样后该通道进入信号相减状态与信号放大状态两个流水状态；信号相减状态Ssp[n]与Ssn[n]断开、Srstp[n]与Srstn[n]闭合、Sgp[n]与Sgn[n]断开, 并行ADC输出粗进度数字判决，同时结合当前随机生成的增益校正扰动信号，控制DAC向该通道中抽取或注入电荷，形成信号相减；信号相减状态结束后，Srst_op[0]~Srst_op[M-1]以短脉冲将运算放大器复位，之后Sgp[n]与Sgn[n]闭合，其他开关维持上一状态，同时通道多选器Inn_Mux[m]与Inp_Mux[m]选择通道n连接入M个运算放大器中的第m个，并同时选择输出多选器Outp_Mux与Outn_Mux，选择对应的第m个运放输出到下一级。

3.根据权利要求2所述的一种时间交织流水线ADC系统时序操作方法，其特征在于：由于采样通道信号极性不一致且与通道物理耦合，相对于每个运算放大器采样通道而言，随机选择采样通道顺序在连续时间上等同于为每个运算放大器通道注入了值为随机±1的扰动增益信号Cm[n]。

4.根据权利要求2所述的一种时间交织流水线ADC系统时序操作方法，其特征在于：在每通道被选通进入采样后，各通道通过DAC注入增益校正用扰动噪声信号Dgm[n]。

5.如权利要求1中任意一项所述的一种时间交织流水线ADC系统的矫正方法，其特征在于：它包括各运算放大器通道相关的增益矫正LMS自适应算法与offset归零的自适应算法；LMS自适应算法进行偏差校正公式为：

Gm[n+1]=Gm[n]-µ*Dgm[n]*Cm[n](Dgm[n]*Cm[n]*Gm[n]-VRm[n])

VSOm= (VRm[n]–Gm[n]*Cm[n])*(A/Gm[n])

其中，µ为LMS算法系统收敛步进参数，Gm为算法预估实际通道增益，Dgm[n]为运算放大器通道m的增益注入校正信号，Cm[n]为运算放大器通道m的±1 随机导向offset校正信号,A为系统预设各通道统一参考增益值，VRm[n]为算法输入未校正信号，VSOm为增益校正后输出信号，

矫正完成后，各通道增益统一向增益A收敛至误差最小；

在增益校正后，VSOm同时也满足:

VSOm = Vin(t)*Cm[n]+VOSm

其中VOSm为运算放大器固定offset偏差，Vin(t)为系统输入信号，由于Cm[n]经过采样通道随机后呈现随机±1特性，对VSOm求平均得到VOSm值，各通道提取出VOSm值后各自将其补偿为零，以此消除通道间offset误差；

补偿后，各通道使用各自Cm[n]序列计算出输出数据，祛除通道随机导向信号，数据输出公式为：

Data_Outm =Cm[n]*{VSOm–average(VSOm[n] )}

将M个运算放大器通道的Data_Outm进行时序组合后，所述系统将最终得到经过采样随机化、增益校正与offset校正后的连续采样数据值。