CN107425854A - 一种提升多路adc交织采样系统同步复位稳定度的方法 - Google Patents

Abstract

本发明提供一种提升多路ADC(模数转换器)交织采样系统同步复位稳定度的方法，首先关闭各路ADC的采样时钟信号，确保ADC数据采集停止，在采样时钟关闭到再次开启的时间窗口范围内，执行同步复位；第二步，各路复位信号通过采样时钟同步后送到ADC进行同步复位；最后，复位结束后，开启各路ADC的采样时钟，执行数据采集，实现多路ADC交织采样系统同各路ADC的采样同步。采用上述方案，可以实现多路ADC同步复位，重点解决多路ADC交织采样系统同步复位的稳定度难题，确保每路ADC每次工作后准确、可靠复位，复位后各路ADC的采样顺序始终保持一致。提高了多路ADC交织采样系统的稳定性。

Description

一种提升多路ADC交织采样系统同步复位稳定度的方法

技术领域

本发明属于电子测试技术领域，尤其涉及的是一种提升多路ADC交织采样系统同步复位稳定度的方法。

背景技术

多路ADC(模数转换器)交织数据采集技术，是通过多片低速ADC顺序延迟采样，实现高速数据采集的重要手段。在微电子技术不能实现单颗ADC芯片高速数据采集的情况下，数据采集卡、数字存储示波器等产品广泛采用这种技术提升采样速率。多路ADC交织数据采集技术需要严格控制各路ADC的采样同步，保证每一路采集电路(ADC)的采样先后顺序固定不变，这样按照设定的顺序进行各路采样数据的重组，才能不失真的恢复出原始波形。这种数据采集技术能够增加单位时间内采样样点的数量，实现了通过低速ADC进行高速数据采集。

现有多路ADC交织采样同步复位方案是复位信号通过采样时钟同步后，由扇出电路分成若干路复位信号，每路复位信号再通过延迟调节电路进行延迟调节，形成最终的同步复位信号，同步复位信号输入到各路ADC，实现多路ADC的同步采样，如图1所示。图1中包括时钟发生及扇出器、信号幅度放大器、主控制器、相位控制器、D触发器、模拟数字转换器相互连接相互通讯；具体的工作过程为时钟发生及扇出器输出多路采样时钟信号(各路时钟信号存在固定的时延)作为多路ADC交织采样系统中各路ADC的采样时钟。进行同步复位动作时，主控器输出复位信号，复位信号经过D触发器产生与采样时钟同步的同步复位信号，其中的同步时钟可以选取多路采样时钟信号中的任意一路，并且可以通过相位控制器选择上升沿同步或是下降沿同步，同步信号经过D触发器同步后功分为若干路，每一路同步信号再经过延迟调节电路，送到各路ADC，实现多ADC的采样同步控制。现有技术的缺点：

1、现有多路ADC交织采样同步复位技术，由于同步复位信号相互独立，各路信号之间存在时延差，可能会引起各路ADC之间的同步复位不一致；

2、为了解决第1点不足，在扇出的同步复位信号线上增加延迟调节电路，提升同步精度。但延迟调节电路的增加，进行同步复位时，需要单独调节每一路信号的时延，并且调试或校准过程中需要输入标准信号进行观测，因此调试复杂，费时、费力，而且随着ADC路数的增加，调试的难度会进一步加大，并且延迟芯片的温度特性存在不一致性，会导致同步复位的稳定性降低，即不同环境温度下复位状态的变化不一致，当温度变化超过一定范围时，需要重新调整延时，进行二次同步复位；

3、ADC器件对同步复位信号的脉冲特性也有严格的要求，复位信号边沿的上升时间(或下降时间)必须足够快，才能保证复位有效，同步复位信号由于增加了延迟调节电路，会导致复位信号边沿的上升时间变慢，在单片ADC采样速率较高时，复位失效的风险增大；

4、由于多路时钟信号间存在预先设定的时延，同步复位信号结束的边沿可能会落到某一路采样时钟信号的上升沿临界区(该区域的采样时钟可能使ADC采样数据也可能不采样数据)，导致ADC的第一个采样数据可能会延迟(或超前)一个时钟周期，进而导致采样错误，这种情况在双沿采样ADC(采样时钟的上升沿和下降沿均进行采样)系统中更容易出现。

图2给出了一个四路ADC交织采样系统，复位信号通过第二路采样时钟的下降沿(CLK2的经过反相器)同步，出现了同步复位信号落在第四路采样时钟上升沿临界区的情况，正常情况下，同步复位后按照图中1、2、3、4的顺序进行数据取样重组，但是同步复位信号的延迟就可能会导致第一个数据是第四路ADC上的“0”这个数据。虽然同步复位信号可以通过延迟电路调整时延，但是存在同步复位不稳定的因素，特别是单路ADC的采样速率增大(采样时钟周期变小)时，对延迟电路的调节精度(最小可调节时延步进)要求就会大大提高。

因此，现有技术存在缺陷，需要改进。

发明内容

本发明所要解决的技术问题是针对现有技术的不足，提供一种提升多路ADC交织采样系统同步复位稳定度的方法。

本发明的技术方案如下：

一种提升多路ADC交织采样系统同步复位稳定度的方法，包括以下步骤：

第一步：关闭各路ADC的采样时钟信号，确保ADC数据采集停止，在采样时钟关闭到再次开启的时间窗口范围内，发出复位信号；

第二步：各路复位信号通过采样时钟同步后送到ADC进行同步复位；

最后一步：复位结束后，开启各路ADC的采样时钟，执行数据采集，实现多路ADC交织采样系统中各路ADC的采样同步。

进一步而言，所述第一步中发出复位信号的具体步骤为：主控制器发送一个控制各路采样时钟关断的长脉冲信号，这段时间范围内，各路ADC的采样时钟信号被关断，ADC停止数据采集；在ADC采样时钟被关断的时间范围内，主控制器发出复位信号。

进一步而言，所述复位信号在采样时钟关断期间执行复位。

进一步而言，所述第二步中进行同步复位的具体步骤为：复位信号经过采样时钟的某一路时钟同步后，功分为若干路，生成同步复位信号1、同步复位信号2等，生成的同步复位信号分别送到每路ADC，实现多路ADC的同步复位。

进一步而言，所述同步复位是在采样时钟关断的时间窗口内进行。

进一步而言，所述最后一步中采样同步的具体步骤为：复位后的若干时钟周期后，时钟开启信号有效，各路ADC在采样时钟开启后执行数据采集，实现多路ADC交织采样系统的同步数据采集。

采用上述方案，1)同步复位信号不需要增加延迟调节电路，降低了电路调试的工作量；2)各路同步复位信号即使有一定时延差(如传输线时延不一致)，但复位在采样时钟关断的时间窗口内执行，用于复位的同步信号的时延差不会对采样同步造成影响；3)采样时钟开关控制通过各自时钟进行同步，可以确保时钟开启的位置不会落在采样时钟的临界区，确保多路ADC交织采样系统复位后数据采集顺序的稳定性。

附图说明

图1为现有多路ADC交织采样系统同步复位原理图。

图2为现有多路ADC交织采样系统同步复位可能出现的错误时序图。

图3为本发明多路ADC交织采样系统同步复位原理图。

图4为本发明多路ADC交织采样系统中多路采样时钟时序图。

图5为本发明多路采样时钟同步时钟时序图。

图6为本发明复位脉冲与采样时钟关断脉冲时序图。

图7为本发明经采样时钟同步后的时钟关断和复位信号时序图。

图8为本发明多路ADC交织采样系统同步复位时序图。

具体实施方式

以下结合附图和具体实施例，对本发明进行详细说明。

实施例1

本发明提出了一种新的多路ADC交织采样同步复位方法：

第一步，关闭各路ADC的采样时钟信号，确保ADC数据采集停止，在采样时钟关闭到再次开启的时间窗口范围内，执行同步复位；

第二步，各路复位信号通过采样时钟同步后送到ADC进行同步复位；

最后一步，复位结束后，开启各路ADC的采样时钟，执行数据采集，实现多路ADC交织采样系统中各路ADC的采样同步。

这种方法可以有效降低同步复位信号的同步精度要求，可以大大提升同步复位的稳定度，实现每次复位稳定、可靠。本发明提出的一种多路ADC交织采样同步复位方法，总体构成上包括时钟发生及扇出电路、采样时钟开关电路、主控制器、相位控制器、时钟关断信号同步电路(D触发器)、复位信号同步电路(D触发器)，具体如图3所示。时钟发生及扇出电路输出若干路采样时钟信号，时钟信号通过时钟开关电路送到各路ADC，作为ADC的采样时钟信号；时钟发生及扇出电路在输出采样时钟信号同时，还输出与之同步的一路同步时钟信号，通过相位控制电路送到时钟开关信号的同步电路(D触发器)，实现时钟开关信号(主控制器输出)与采样时钟信号的同步，同步后的时钟开关信号，实现采样时钟信号的开启和关断；复位信号由主控制器输出，通过任意一路采样时钟信号同步后，功分为若干路，提供给各路ADC进行同步复位。

同步复位的工作流程为：首先时钟发生及扇出电路工作，输出多路采样时钟信号，各路采样时钟信号间设定有固定的相位差(时间延迟)，如图4中的CLK1、CLK2、CLK3、CLK4等，同时这4路时钟信号会输出一个与之同步的时钟信号CLK1-1、CLK2-2、CLK3-3、CLK4-4，如图5所示。需要进行同步复位时，主控制器发出一个时钟关断脉冲信号，同时发出一个复位脉冲信号，相应的时序如图6所示，复位脉冲信号在时钟关断长脉冲信号范围内。各路时钟关断信号再经过各自采样时钟CLK1-1、CLK2-2、CLK3-3、CLK4-4的下降沿(通过相位控制电路选择上升沿或下降沿)同步，经过各自采样时钟同步后的时钟开关信号可以确保时钟关断和开启在正确的采样位置。复位信号经过采样时钟的某一路时钟同步后，功分为若干路，生成同步信号1、同步信号2等，生成的同步复位信号分别送到每路ADC，实现ADC的复位，如图7所示。由于复位信号在采样时钟关断窗口范围内，且前后时间差(图7中T1和T2)远大于复位信号传输延迟范围，这样对复位信号传输线路的要求降低，不需要严格控制信号线等长等。并且可以保证同步复位有效进行，同步复位执行后，采样时钟开关打开，各路采样时钟提供给ADC器件，实现各路ADC的同步顺序采样，如图8中的数据“1”、“2”等。

为了实现采样同步的稳定性，各路时钟开关信号通过每路时钟信号分别同步后，再进行时钟的关断和开启控制，确保开启的位置不会落在采样时钟的上升沿。

这种同步复位电路对复位信号的边沿特性(上升时间)要求降低，不需要更快的上升时间，只要在时钟开启之前完成复位即可。

图8多路ADC交织采样同步复位时序图，从图8中可知同步复位信号的时间宽度远小于时钟关断的时间宽度，并且同步信号在时钟关断的窗口范围内；时钟关断信号通过各路时钟的下降沿同步，确保每路ADC同步复位后，时钟开启都在各自时钟的下降沿，实现了复位后各路ADC按正确顺序的采样。

由于同步复位信号的时间宽度远小于时钟关断的时间宽度，因此同步复位信号的不一致性(延迟差)不会影响数据采集的同步特性。

本发明提出了基于时钟开关相配合的多路ADC交织采样系统同步复位方法，提升了同步复位的稳定度。本发明中：1、复位信号在采样时钟关断期间执行复位，降低了同步复位信号的要求；2、在采样时钟关断的时间窗口内进行同步复位，增加了多路ADC交织采样系统采样同步的稳定性；3、同步复位电路可调试部分减少，降低了多路ADC交织采样系统采样同步调试的工作量，提高系统科研或生产过程中的效率。

采用上述方案，1)同步复位信号不需要增加延迟调节电路，降低了电路调试的工作量；2)各路同步复位信号即使有一定时延差(如传输线时延不一致)，但复位在采样时钟关断的时间窗口内执行，用于复位的同步复位信号的时延差不会对采样同步造成影响；3)采样时钟开关控制通过各自时钟进行同步，可以确保时钟开启的位置不会落在采样时钟的临界区，确保多路ADC交织采样系统复位后数据采集顺序的稳定性。

应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (6)

1.一种提升多路ADC交织采样系统同步复位稳定度的方法，其特征在于，包括以下步骤：

第一步：关闭各路ADC的采样时钟信号，确保ADC数据采集停止，在采样时钟关闭到再次开启的时间窗口范围内，发出复位信号；

第二步：各路复位信号通过采样时钟同步后送到ADC进行同步复位；

最后一步：复位结束后，开启各路ADC的采样时钟，执行数据采集，实现多路ADC交织采样系统中各路ADC的采样同步。

2.如权利要求1所述的同步复位稳定度的方法，其特征在于，所述第一步中发出复位信号的具体步骤为：主控制器发送一个控制各路采样时钟关断的长脉冲信号，这段时间范围内，各路ADC的采样时钟信号被关断，ADC停止数据采集；在ADC采样时钟被关断的时间范围内，主控制器发出复位信号。

3.如权利要求2所述的同步复位稳定度的方法，其特征在于，所述复位信号在采样时钟关断期间执行复位。

4.如权利要求1所述的同步复位稳定度的方法，其特征在于，所述第二步中进行同步复位的具体步骤为：复位信号经过采样时钟的某一路时钟同步后，功分为若干路，生成同步复位信号1、同步复位信号2等，生成的同步复位信号分别送到每路ADC，实现多路ADC的同步复位。

5.如权利要求4所述的同步复位稳定度的方法，其特征在于，所述同步复位是在采样时钟关断的时间窗口内进行。

6.如权利要求1所述的同步复位稳定度的方法，其特征在于，所述最后一步中采样同步的具体步骤为：复位后的若干时钟周期后，时钟开启信号有效，各路ADC在采样时钟开启后执行数据采集，实现多路ADC交织采样系统的同步数据采集。