CN104297543A - 一种具有通道同步功能的混合示波器 - Google Patents

Abstract

本发明公开了一种具有通道同步功能的混合示波器，包括输入模块、采样模块、显示模块和控制模块，所述的输入模块具有多个输入通道，用于接收多路输入信号，并输出多路数字信号；所述的采样模块用于对所述的多路数字信号采样，并输出多路采样数据；所述的显示模块用于根据所述的多路采样数据和显示时基，输出多路波形；所述的控制模块用于控制所述的输入模块选择所述的多路数字信号中的一路信号，作为数据时钟信号；所述的采样模块根据所述的数据时钟信号，对所述的多路数字信号进行采样，得到多路采样数据。本发明所述的混合示波器，在不同通道的信号之间存在延迟的情况下，也能够保证采集数据的准确性。

Description

一种具有通道同步功能的混合示波器

技术领域

本发明涉及测试测量领域，特别涉及一种具有通道同步功能的混合示波器。

背景技术

混合示波器（MSO）是一种既可以观察模拟信号又可以观察数字信号的混合型示波器，可以用于多路数字信号的时序分析或状态分析。

参考图1，现有的混合示波器1包括输入模块101、采样模块102、显示模块103和控制模块104，其中，输入模块101具有多个用于逻辑分析的数字输入通道，用于接收多路输入信号，并输出多路数字信号A；采样模块102用示波器的系统时钟对输入模块101输出的多路数字信号A进行采样，得到多路采样数据B；显示模块103根据采样模块102输出的多路采样数据B和示波器的时基，将得到的多路波形显示在示波器1的显示屏幕上。

现有技术中，通常是采用多路探头将外部的待测信号输入到输入模块101的多个通道中，但是由于探头上不同通道的信号线长短不同或者内部处理延时等问题，导致输入到示波器1中的不同通道的信号之间存在延时。如图2和图3，数据0和数据1是来自两个不同通道的数据，如图2所示，数据0和数据1之间不存在延时或者延迟较小时，利用示波器的系统时钟对其进行采样，可以得到正确的采样数据；如图3所示，数据0和数据1之间存在较大的延迟，此时再用示波器的系统时钟进行采样，最后得到的采样数据就会出现错误，即图3中阴影部分的数据。而且如果输入数据的速率远低于示波器采样时钟速率的情况下，采样得到的数据是大量重复的。这些重复的数据对于状态分析是没有意义的。因为要获得更完整和全面的状态分析，需要更多有效的数据。

终上所述，现有技术中缺乏一种既可以避免由于通道之间存在延迟从而导致采集数据出现错误，同时又可以获得更多有效的状态数据的解决方案。

发明内容

为了解决现有技术中存在的问题，本发明提供了一种可以既可以避免由于通道之间存在延迟从而导致采集数据出现错误，又可以获得更多有效的状态数据的混合示波器。

本发明提出了一种具有通道同步功能的混合示波器，包括输入模块、采样模块、显示模块和控制模块，所述的输入模块具有多个输入通道，用于接收多路输入信号，并输出多路数字信号；所述的采样模块用于对所述的多路数字信号采样，并输出多路采样数据；所述的显示模块用于根据所述的多路采样数据和显示时基，输出多路波形；所述的控制模块用于控制所述的输入模块选择所述的多路数字信号中的一路信号，作为数据时钟信号；所述的采样模块根据所述的数据时钟信号，对所述的多路数字信号进行采样，得到多路采样数据。

在本发明所述的示波器中，还可以包括一个边沿模块，所述的边沿模块用于接收所述的数据时钟信号，并用示波器的系统时钟对所述的数据时钟信号进行采样，得到边沿脉冲信号，所述的采样模块根据示波器的系统时钟和所述的边沿脉冲信号，对所述的多路数字信号进行采样，得到多路采样数据。

在本发明所述的示波器中，所述的边沿模块还可以用所述的示波器的系统时钟在所述的数据时钟信号的上升沿处，采集到上升沿脉冲信号，在所述的数据时钟信号的下降沿处，采集到下降沿脉冲信号。

在本发明所述的示波器中，所述的边沿模块还可以用于将所述的上升沿脉冲信号和所述的下降沿脉冲信号进行合并，生成边沿脉冲使能信号。

在本发明所述的示波器中，所述的采样模块还可以包括一个D触发器，所述D触发器的CLK端输入示波器的系统时钟，D触发器的EN端输入所述的边沿脉冲使能信号，D触发器的D端输入所述的多路数字信号，D触发器的Q端输出所述的多路采样数据。

在本发明所述的示波器中，所述的采样模块还可以包括一个Ｄ触发器，所述D触发器的CLK端输入边沿脉冲使能信号，D触发器的D端输入所述的多路数字信号，D触发器的Q端输出所述的多路采样数据。

在本发明所述的示波器中，所述的采样模块还可以用所述的数据时钟信号作为采样时钟，对所述的多路数字信号进行采样，得到所述的多路采样数据。

在本发明所述的示波器中，所述的采样模块还可以包括一个第一D触发器和第二D触发器，所述的第一D触发器的CLK端输入所述的数据时钟信号，所述的第二D触发器的CLK端输入反相后的数据时钟信号，所述的第一和第二D触发器的D端都输入所述的多路数字信号，所述的第一D触发器的Q端输出多路第一采样数据，所述的第二D触发器的Q端输出多路第二采样数据。

在本发明所述的示波器中，所述的采样模块还可以用于将所述的多路第一采样数据和所述的多路第二采样数据同步，生成两路反相同步的采样数据。

在本发明所述的示波器中，所述的控制模块还可以包括一个时钟同步模块，用于将所述的数据时钟信号与所述的示波器的系统时钟同步。

在本发明所述的示波器中，所述的显示模块还可以以所述的数据时钟信号作为显示时基，显示所述的多路波形。

与现有技术相比，本发明所述的混合示波器具有以下几项优点：

1、本发明所述的混合示波器选择多路输入信号中的一路信号作为数据时钟信号，根据该数据时钟信号采集多路输入信号，在不同通道的输入信号之间存在延迟的情况下，也能够保证采集数据的准确性；

2、当输入数据的速率远低于示波器的采样时钟的速率的时候，利用示波器的系统时钟进行采样会出现大量重复数据问题，而本发明所述的混合示波器根据数据时钟信号进行采样，可以存储更多的有效数据，更加利于数据分析；

3、示波器的显示时基受采样时钟和存储深度的限制，不能任意缩小，而本发明所述的混合示波器可以以数据时钟作为显示时基，不受上述条件的限制，可以任意缩小，因此在状态分析时可以显示更多的状态数据，更加利于状态分析。

附图说明

图1是现有技术中混合示波器1的结构示意图。

图2是示波器的系统时钟采集两个同步通道的数据的示意图。

图3是示波器的系统时钟采集两个延迟通道的数据的示意图。

图4是本发明实施例1中混合示波器4的结构示意图。

图5是本发明实施例1中输入模块401的结构示意图。

图6是本发明实施例2中混合示波器6的结构示意图。

图7是本发明实施例2中边沿模块605的结构示意图。

图8是边沿模块605数据处理过程的示意图。

图9是不同采样方式所对应的边沿脉冲使能信号g的示意图。

图10是本发明实施例2中采样模块602的结构示意图。

图11是D触发器6021数据处理过程的示意图。

图12是本发明实施例3中混合示波器12的结构示意图。

图13是本发明实施例3中采样模块1202的结构示意图。

图14是第一D触发器1301和第二D触发器1302数据处理过程的示意图。

图15是数据同步单元1303数据处理过程的示意图。

图16是本发明实施例2的另外一种采样模块602的结构示意图。

图17是用示波器的时基作为显示时基的界面显示示意图。

图18是用数据时钟信号c作为显示时基的界面显示示意图。

图19是用系统时钟d采样和用数据时钟c采样的数据对照图1。

图20是用系统时钟d采样和用数据时钟c采样的数据对照图2。

具体实施方式

下面结合附图和具体实施方式介绍本发明的较佳实施例。

为了解决现有技术中存在的问题，本发明选择混合示波器多路输入信号中的一路作为数据时钟信号，根据该数据时钟信号对多路输入信号进行采样，在不同通道的信号出现延迟的时候，也能保证采样数据的的正确性。原因在于，通过上述方法得到的数据时钟信号与输入信号均与外部待测系统的时钟同步，它们之间具有正确的时序关系。因此，对于由于硬件处理延时等原因造成的信号延迟的情况，利用本发明所述的方法可以确保采集数据的准确性。

参考图4，是本发明所述的混合示波器的实施例1的结构示意图。

混合示波器4包括输入模块401、采样模块402、显示模块403和控制模块404。其中，输入模块401具有多个输入通道，用于接收多路输入信号，并输出多路数字信号a；控制模块404控制输入模块401选择输入模块401输出的多路数字信号a中的一路信号，作为数据时钟信号c；采样模块402根据数据时钟信号c，对输入模块401输出的多路数字信号a进行采样，得到多路采样数据b；显示模块403根据采样模块402输出的多路采样数据b和显示时基，输出多路波形，并将多路波形显示在示波器4的显示屏幕上。

参考图5，在本实施例中，输入模块401还包括多路数字比较器4011和多路选择器4012，数字比较器4011将多路输入信号与用户设定的阈值进行比较，产生0/1表示的数字信号a，多路选择器4012在控制模块404的控制下，选择多路数字信号a中的一路作为数据时钟信号c。

在本实施例中，多路选择器4012根据控制模块404中的系统设置选择多路数字信号a中的一路作为数据时钟信号c。

作为另外的举例说明，多路选择器4012也可以根据外部用户的设置来选择多路数字信号a中的一路作为数据时钟信号c。

在本实施例中，采样模块402还包括触发单元和存储单元，触发单元用于产生触发信号，存储单元根据触发信号存储采样数据b。

在本实施例中，显示模块403还包括数据处理单元和绘图单元，数据处理单元根据用户设置对采样数据b进行相应的压缩或抽取处理，绘图单元将处理后的数据绘制成波形，显示在显示屏幕上。

在本实施例中，控制模块404还包括设置单元，用于根据系统设置或者外部用户设置（通过键盘输入），对其他各个模块进行控制。

参考图6，是本发明所述的混合示波器的实施例2的结构示意图。

混合示波器6包括输入模块601、采样模块602、显示模块603、控制模块604和边沿模块605。其中，输入模块601将接收到的多路输入信号进行数字化处理，输出多路数字信号a；控制模块604控制输入模块601选择输入模块601输出的多路数字信号a中的一路信号，作为数据时钟信号c；边沿模块605接收数据时钟信号c，并用示波器6的系统时钟d对数据时钟信号c进行采样，得到边沿脉冲信号，采样模块602根据系统时钟信号d和边沿脉冲信号，对多路数字信号a进行采样，得到多路采样数据b；显示模块603根据采样模块602输出的多路采样数据b和显示时基，输出多路波形，并将多路波形显示在示波器6的显示屏幕上。

参考图7和图8，在本实施例中，边沿模块605包括上升沿判断单元6051和下降沿判断单元6052，上升沿判断单元6051用系统时钟d在数据时钟信号c的上升沿处，采集到上升沿脉冲信号e，下降沿判断单元6052用系统时钟d在数据时钟信号c的下降沿处，采集到下降沿脉冲信号f。具体地，边沿模块605会根据采样方式来采集脉冲信号，当采样方式是单采样方式（SDR）时，边沿模块605会根据系统设置，控制上升沿判断单元6051或者下降沿判断单元6052中的一个，对数据时钟信号c采样，得到上升沿脉冲信号e或下降沿脉冲信号f；当采样方式是双采样方式（DDR）时，边沿模块605会根据系统设置，控制上升沿判断单元6051和下降沿判断单元6052，对数据时钟信号c采样，得到上升沿脉冲信号e和下降沿脉冲信号f。

参考图7，在本实施例中，边沿模块605中还具有一个合并单元6053，合并单元6053用于将上升沿脉冲信号e和下降沿脉冲信号f进行合并，生成边沿脉冲使能信号g，具体地，合并单元6053根据采样方式是单采样方式（SDR）或者双采样方式（DDR），采用不同的合并方式。参考图9，是不同采样方式所对应的边沿脉冲使能信号g，当采样方式是SDR时，合并单元6053直接输出上升沿判断单元6051或下降沿判断单元6052输出的上升沿脉冲信号e或下降沿脉冲信号f，生成边沿脉冲使能信号g；当采样模式是DDR时，合并单元6053将上升沿判断单元6051和下降沿判断单元6052输出的上升沿脉冲信号e和下降沿脉冲信号f进行合并，生成边沿脉冲使能信号g。

参考图10，在本实施例中，采样模块602包括一个D触发器6021，D触发器6021的CLK端输入示波器的系统时钟d，EN端输入边沿脉冲使能信号g，D端输入多路数字信号a，Q端输出多路采样数据b。D触发器6021在系统时钟d和边沿脉冲使能信号g的使能下，对多路数字信号a进行采样，得到多路采样数据b并输出。参考图11，是D触发器6021根据系统时钟d和使能信号g，采集一路数字信号a，得到一路采集数据b的示意图。D触发器6021的工作原理可参见现有技术中D触发器的工作原理，此处不再赘述。

本实施例在状态分析时，对数据时钟信号c进行边沿判断处理，得到边沿脉冲使能信号g，再根据边沿脉冲使能信号g和示波器的系统信号d进行采样，既解决了由于信号延迟导致的采集数据错误的问题，还避免了由于边沿抖动引起的误采样，可以获得更多的有效的状态数据。并且在时序分析模式下，本实施例可以使D触发器6021的EN端输入始终为有效，即可完成时序分析，因此本实施例不仅具有上述优点，还可以同时用于时序分析和状态分析两种功能，硬件结构简单，更易于实现。

参考图12，是本发明所述的混合示波器的实施例3的结构示意图。

混合示波器12包括输入模块1201、采样模块1202、显示模块1203和控制模块1204。其中，输入模块1201将接收到的多路输入信号进行数字化处理，输出多路数字信号a；控制模块1204控制输入模块1201选择输入模块1201输出的多路数字信号a中的一路信号，作为数据时钟信号c；采样模块1202用数据时钟信号c作为采样时钟，对多路数字信号a进行采样，得到多路采样数据b；显示模块1203根据采样模块1202输出的多路采样数据b和显示时基，输出多路波形，并将多路波形显示在示波器12的显示屏幕上。

参考图13，在本实施例中，采样模块1202包括第一Ｄ触发器1301和第二D触发器1302，第一D触发器1301的CLK端输入数据时钟信号c，第二D触发器1302的CLK端输入反相后的数据时钟信号c’，第一D触发器1301和第二D触发器1302的D端都输入多路数字信号a，第一D触发器1301的Q端输出多路第一采样数据h1，第二D触发器1302的Q端输出多路第二采样数据h2。参考图14.是第一D触发器1301和第二D触发器1302根据数据时钟信号c和反相的数据时钟信号c’，采集一路数字信号a，得到一路第一采样数据h1和第二采样数据h2的示意图。

再参考图13，在本实施例中，采样模块1202还包括一个数据同步单元1303，用于将多路第一采样数据h1和多路第二采样数据h2进行同步，参考图15，数据同步单元1303用数据时钟信号c和反相数据时钟信号c’将第一采样数据h1和第二采样数据h2进行同步，得到反相且同步的两路采样数据b1和b2，采样数据b1和b2再经过后续的并行处理，得到最终的显示波形。

在本实施例中，控制模块1204还包括一个时钟同步模块，用于将数据时钟信号c与示波器的系统时钟信号d同步，具体的，可以采用FPGA中的FIFO单元实现时钟的同步，也可以采用现有技术中的其他方法实现两种时钟域的同步，这部分属于现有技术范畴，此处不再赘述。

本实施例用数据时钟信号c直接对数字信号a进行采样，可以达到较高的采样率，满足了状态分析时需要高采样率的需求。

参考图16，作为实施例2的举例说明，采样模块602包括一个Ｄ触发器6022，D触发器6022的CLK端输入边沿脉冲使能信号g，D触发器6022的D端输入多路数字信号a，D触发器的Q端输出多路采样数据b。具体的数据采集方法与上面所述方法相同，这里不再赘述。

本举例说明在状态分析时，采用边沿脉冲使能信号g作为采样时钟信号，与直接用数据时钟信号c作为采样时钟信号相比，降低了时钟的频率，从而降低了硬件在处理时钟的难度，并且在时序分析时，向D触发器6022的CLK端输入示波器的系统时钟d，来完成时序分析，用一个D触发器实现了两种分析功能，结构更加简单，更易于实现。

作为另外的举例说明，上述各实施例中所述的显示模块可以用数据时钟信号c作为显示时基，显示采样模块输出的多路波形，参考图17和图18，图17是采用示波器的时基作为显示时基的界面显示图，假设示波器的采样率是1GHz，此时显示时基是1us/div,图中上半部分显示的是数据时钟信号c的波形，下半部分显示的是采样波形；图18是采用通道1的数据时钟信号c作为显示时基的界面显示图，此时时基是500pts/div，即显示屏幕的一个格内显示500个采样点，图中下半部分显示的是采样波形，通过两张图片对比，可以明显看出，利用数据时钟作为显示时基，与采用示波器的内部时基相比，显示的采样点更多，因此在状态分析时，可以显示更多的状态数据，更利于状态分析。

本发明所述的混合示波器，采用根据数据时钟信号c对多路数字信号a进行采样的方法，解决了现有技术中由于不同通道的数据之间存在延迟，导致采集数据错误的问题。参考图19和图20，图19是数据0和数据之间没有延迟的情况，从图中可以看出，此时利用系统时钟信号d和数据时钟信号c采集到的数据都是正确的；图20是数据0和数据1之间存在延迟的情况，从图中可以看出，此时利用系统时钟信号d采集到的数据是存在错误的，但是利用数据时钟信号c采集到的数据是正确的，从上面两个图的比较中足可以看出，利用本发明所述的方法是可以避免现有技术中存在的问题的。

并且本发明所述的混合示波器，实现方法灵活多样，既包括比较适用于状态分析的解决方案，还包括可以在时序分析和状态分析之间任意切换的解决方案，可以满足用户的多种需求。

并且本发明所述的混合示波器可以采用数据时钟c作为显示时基，不受采样率和存储深度的限制，可以存储更多的状态数据用于显示，因此用户可以观察到更多的状态数据，更加利于状态分析。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

以上所述的仅为本发明的具体实施例，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (11)

1.一种具有通道同步功能的混合示波器，包括输入模块、采样模块、显示模块和控制模块，

所述的输入模块具有多个输入通道，用于接收多路输入信号，并输出多路数字信号；

所述的采样模块用于对所述的多路数字信号采样，并输出多路采样数据；

所述的显示模块用于根据所述的多路采样数据和显示时基，输出多路波形；其特征在于，

所述的控制模块用于控制所述的输入模块选择所述的多路数字信号中的一路信号，作为数据时钟信号；

所述的采样模块根据所述的数据时钟信号，对所述的多路数字信号进行采样，得到多路采样数据。

2.根据权利要求1所述的示波器，其特征在于，还包括一个边沿模块，所述的边沿模块用于接收所述的数据时钟信号，并用示波器的系统时钟对所述的数据时钟信号进行采样，得到边沿脉冲信号，所述的采样模块根据示波器的系统时钟和所述的边沿脉冲信号，对所述的多路数字信号进行采样，得到所述的多路采样数据。

3.根据权利要求2所述的示波器，其特征在于，所述的边沿模块用所述的示波器的系统时钟在所述的数据时钟信号的上升沿处，采集到上升沿脉冲信号，在所述的数据时钟信号的下降沿处，采集到下降沿脉冲信号。

4.根据权利要求3所述的示波器，其特征在于，所述的边沿模块还用于将所述的上升沿脉冲信号和所述的下降沿脉冲信号进行合并，生成边沿脉冲使能信号。

5.根据权利要求4所述的示波器，其特征在于，所述的采样模块还包括一个D触发器，所述D触发器的CLK端输入示波器的系统时钟，D触发器的EN端输入所述的边沿脉冲使能信号，D触发器的D端输入所述的多路数字信号，D触发器的Q端输出所述的多路采样数据。

6.根据权利要求4所述的示波器，其特征在于，所述的采样模块还包括一个Ｄ触发器，所述D触发器的CLK端输入边沿脉冲使能信号，D触发器的D端输入所述的多路数字信号，D触发器的Q端输出所述的多路采样数据。

7.根据权利要求1所述的示波器，其特征在于，所述的采样模块用所述的数据时钟信号作为采样时钟，对所述的多路数字信号进行采样，得到所述的多路采样数据。

8.根据权利要求7所述的示波器，其特征在于，所述的采样模块还包括一个第一D触发器和第二D触发器，所述的第一D触发器的CLK端输入所述的数据时钟信号，所述的第二D触发器的CLK端输入反相后的数据时钟信号，所述的第一和第二D触发器的D端都输入所述的多路数字信号，所述的第一D触发器的Q端输出多路第一采样数据，所述的第二D触发器的Q端输出多路第二采样数据。

9.根据权利要求8所述的示波器，其特征在于，所述的采样模块还用于将所述的多路第一采样数据和所述的多路第二采样数据同步，生成两路反相同步的采样数据。

10.根据权利要求7、8或9所述的示波器，其特征在于，所述的控制模块还包括一个时钟同步模块，用于将所述的数据时钟信号与所述的示波器的系统时钟同步。

11.根据权利要求1至9中任意一项所述的示波器，其特征在于，所述的显示模块以所述的数据时钟信号作为显示时基，显示所述的多路波形。