CN108267628A - 具有等效采样功能的混合信号示波器 - Google Patents

Abstract

本发明提供一种具有等效采样功能的混合信号示波器，包括比较器、触发模块、采样模块、时钟模块、测量模块及调整模块。比较器根据阈值对数字信号做除燥处理，将处理后的数字信号发送至触发模块及采样模块；触发模块根据数字信号及用户设定的触发条件产生触发信号；时钟模块用于产生采样时钟信号；采样模块根据采样时钟信号对处理后的数字信号进行采样，输出多个采样数据至调整模块；测量模块根据触发信号及采样时钟信号生成位置调整数据至调整模块；调整模块用于根据位置调整数据调整多次触发采样的数据的显示位置。本申请能够对于数字输入通道输入的高频率重复数字信号，可以很好的还原数字信号的时域信息，提高了高频数字信号还原的准确性。

Description

具有等效采样功能的混合信号示波器

技术领域

本申请属于示波器领域，特别涉及一种具有等效采样功能的混合信号示波器。

背景技术

同时具有模拟信号和数字信号输入的示波器称为混合信号示波器(Mixed-signaloscilloscopes，MSO)。一般MSO中数字信号部分的结构图如图1所示，数字通道输入端输入的数字信号经过比较器调整，将调整后的数字信号波形输入采样模块和触发模块的输入端，采样模块另一输入端连接时钟模块的输出端，采样模块的输出端连接调整模块的一输入端，触发模块的输出端输出触发信号至调整模块的另一输入端，调整模块用于根据触发信号对采样模块输出的采样数据进行必要的相位调整，将调整后的数据送至CPU处理模块显示及分析，CPU处理模块还控制D/A转换模块，产生比较器的另一个输入端，作为数字通道输入信号的比较阈值。

图1所示框图的核心是采样模块，采样模块一般采用触发器构成，由时钟模块输出采样时钟进行同步，将比较器输出波形进行同步。现有MSO中数字通道的采样模式是实时采样模式，采样频率最大为FPGA内部时钟最大频率的2倍，采样率低。当输入数字信号频率较高时，由于采样率低，无法准确还原原始波形，显示的数字波形的边沿不准确，变化较大。

发明内容

本申请提供一种具有等效采样功能的混合信号示波器，用于解决现有技术中，混合信号示波器中数字信号通道的采样模式均是实时采样模式，采样频率低，当数字信号通道输入的数字信号频率较高时，无法准确还原原始波形，导致显示的数字波形的边沿不准确的问题。另，现有技术中的示波器虽然实现了对模拟输入通道的等效采样，但现有技术中没有对混合信号的等效采样进行研究，基于现有技术，无法实现数字通道的等效采样。

为了解决上述技术问题，本申请的一技术方案为提供一种具有等效采样功能的混合信号示波器，包括：比较器、触发模块、采样模块、时钟模块、测量模块及调整模块；

所述比较器用于接收数字信号及阈值，根据阈值对数字信号做除燥处理，将处理后的数字信号发送至所述触发模块及所述采样模块；

所述触发模块用于接收处理后的数字信号及用户设定的触发条件，根据数字信号及用户设定的触发条件产生触发信号；

所述时钟模块用于产生采样时钟信号；

所述采样模块用于接收处理后的数字信号及采样时钟信号，根据采样时钟信号对处理后的数字信号进行采样，输出多个采样数据至调整模块；

所述测量模块用于接收触发信号及采样时钟信号，根据触发信号及采样时钟信号生成位置调整数据至调整模块；

所述调整模块用于将多个采样数据划分为多次触发采样的数据，根据位置调整数据调整多次触发采样的数据的显示位置。

一实施例中，所述测量模块包括：脉冲产生模块、脉宽放大模块及脉宽测量模块；

所述脉冲产生模块用于接收触发信号及采样时钟信号，根据触发信号的触发时刻和触发时刻之后的第一个采样时刻之间的时间差产生一窄脉冲；

所述脉宽放大模块用于接收所述窄脉冲，对所述窄脉冲进行放大处理，输出一宽脉冲；

所述脉宽测量模块用于接收所述宽脉冲，根据所述宽脉冲计算窄脉冲的宽度。

所述调整模块用于根据每次窄脉冲的宽度值调整每次触发采样的数据的延迟，实现调整触发采样的数据的显示位置。

一实施例中，所述测量模块包括：延迟链模块及触发输出模块；

所述延迟链模块用于接收触发信号，对触发信号以多个不同的延迟时间进行延迟，产生多个延迟信号；

所述触发输出模块用于接收采样时钟信号及所述延迟信号，在触发信号触发时刻之后的第一个采样时钟信号的触发下，锁存所述延迟信号在所述采样时钟信号的触发时刻的每个电平值。

所述调整模块用于根据所述每个电平值对应调整所述触发采样的数据的相位，实现调整触发采样的数据的显示位置。

本申请提供的具有等效采样功能的混合信号示波器，对于数字输入通道输入的高频率重复数字信号，可以很好的还原数字信号的时域信息，提高了高频数字信号还原的准确性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中混合信号示波器数字信号部分结构图；

图2为本申请实施例的具有等效采样功能的混合信号示波器的结构图；

图3为本申请一具体实施例的具有等效采样功能的混合信号示波器的结构图；

图4为本申请一具体实施例的具有等效采样功能的混合信号示波器的结构图；

图5为本申请一具体实施例的具有等效采样功能的混合信号示波器的结构图；

图6为本申请一具体实施例的具有等效采样功能的混合信号示波器的结构图；

图7为本申请一具体实施例的延迟链模块及触发输出模块的电路图；

图8为本申请一具体实施例的延迟链模块的原理示意图；

图9为本申请一具体实施例所述的一帧采样数据及位置调整数据示意图；

图10为本申请一具体实施例的触发输出模块的原理示意图。

具体实施方式

为了使本发明的技术特点及效果更加明显，下面结合附图对本发明的技术方案做进一步说明，本发明也可有其他不同的具体实例来加以说明或实施，任何本领域技术人员在权利要求范围内做的等同变换均属于本发明的保护范畴。

在本说明书的描述中，参考术语“一个实施例”、“一个具体实施例”、“一些实施例”、“例如”、“示例”、“具体示例”或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。各实施例中涉及的步骤顺序用于示意性说明本申请的实施，其中的步骤顺序不作限定，可根据需要作适当调整。

本申请所述的数字信号为周期数字信号。等效采样基本原理就是通过多次触发,多次采样，将数字信号的不同周期中采样得到的数据进行重组，从而能够重建的原始数字信号波形。

如图2所示，图2为本申请实施例具有等效采样功能的混合信号示波器的结构图。图2中仅给出了数字信号的处理结构，相关模拟信号的处理结构可参见现有技术。本实施例对于数字输入通道输入的高频率重复数字信号，可以很好的还原数字信号的时域信息，提高了高频数字信号还原的准确性。

具体的，混合信号示波器包括比较器101、触发模块102、采样模块103、时钟模块104、测量模块105及调整模块106。其中，比较器101的输出端连接采样模块103的输入端及触发模块102的输入端；时钟模块104的输出端连接采样模块103的时钟同步端及测量模块105的一输入端；触发模块102的输出端连接测量模块105的另一输入端；采样模块103的输出端连接调整模块106的一输入端；测量模块105的输出端连接调整模块106的另一输入端。

所述比较器101用于接收数字信号及阈值，根据阈值对数字信号做除燥处理，将处理后的数字信号发送至所述触发模块102及所述采样模块103。数字信号在传输过程中，会混入噪声，通过比较器能够去除噪声。

详细的说，阈值为门限电平，包括第一阈值及第二阈值，第一阈值大于第二阈值，当数字信号达到第一阈值，比较器输出1，当数字信号小于第二阈值时，比较器输出0。

所述触发模块102用于接收处理后的数字信号及用户设定的触发条件，根据数字信号及用户设定的触发条件产生触发信号。用户设定的触发条件如为上下沿触发、脉宽触发、码形触发等，本申请对此不作限定。

所述时钟模块104用于产生采样时钟信号。采样时钟信号每隔固定时间间隔产生一个。

所述采样模块103用于接收处理后的数字信号及采样时钟信号，根据采样时钟信号对处理后的数字信号进行采样，输出多个采样数据至调整模块。一般采样模块为触发器，用于同步处理后的数字信号。

所述测量模块105用于接收触发信号及采样时钟信号，根据触发信号及采样时钟信号生成位置调整数据至调整模块。位置调整数据记录着采样时刻相对触发时刻的时间差，时间差能够标识采样数据的显示位置。

所述调整模块106用于将多个采样数据划分为多次触发采样的数据，根据位置调整数据调整多次触发采样的数据的显示位置。每次触发采样的数据为一帧数据，包括触发期间所采集的采样数据。

如图3所示，图3为本申请一具体实施例的具有等效采样功能的混合信号示波器的结构图。本实施例中，测量模块包括脉冲产生模块201、脉宽放大模块202及脉宽测量模块203。其中，脉冲产生模块201的一输入端连接触发模块102的输出端，脉冲产生模块201的另一输入端连接时钟模块104的输出端，脉冲产生模块201的输出端连接脉宽放大模块202的输入端；脉宽放大模块202的输出端连接脉宽测量模块203的输入端，脉宽测量模块203的输出端连接调整模块106的另一输入端。

所述脉冲产生模块201用于接收触发信号及采样时钟信号，根据触发信号的触发时刻和触发时刻之后的第一个采样时刻之间的时间差△T产生一窄脉冲。所述窄脉冲的宽度即为△T。

所述脉宽放大模块202用于接收所述窄脉冲，对所述窄脉冲进行放大处理，输出一宽脉冲。脉宽放大模块一般由模拟电路构成，典型的如双积分放大电路，即在窄脉冲高电平持续时间内由大电流I1对电容进行充电，在窄脉冲低电平时间内用小电流I2对电容进行放电，电容充放电信号通过比较器进行比较，产生一个宽脉冲，最后脉冲宽度等于(I2+I1)/I2，当I1>>I2时，脉冲宽度放大倍数为I1/I2。

所述脉宽测量模块用于接收所述宽脉冲，根据所述宽脉冲计算窄脉冲的宽度，窄脉冲的宽度即为位置调整数据。

详细的说，将窄脉冲的宽度放大后，可以用时钟进行计数，得到宽脉冲的宽度值，根据宽脉冲的宽度值可计算得到窄脉冲的宽度。例如：宽脉冲的宽度值除以脉冲宽度放大倍数I1/I2，即得到窄脉冲的宽度。

本实施例所述的测量模块于每次触发过程中产生一个窄脉冲的宽度值，调整模块根据每次窄脉冲的宽度值调整每次触发采样的数据的延迟，实现调整触发采样的数据的显示位置。设一次触发共采集了三个采样数据，即包括三个采样时刻，采样时刻分别为TT1、TT2、TT3，采样时间间隔为TT，则有等式TT2-TT1＝TT3-TT2＝TT成立，在计算得到触发时刻与第一采样时刻TT1之间的时间差为△T之后，即可得到触发时刻与第二采样时刻TT2之间的时间间隔为△T+TT，触发时刻与第三采样时刻TT3之间的时间间隔为△T+2TT。

一些实施方式中，所述触发模块102、采样模块103、时钟模块104、脉冲产生模块201、脉宽测量模块203及调整模块106由一FPGA处理器实现。时钟模块为FPGA内部的锁相环，锁相环的时钟频率为FPGA内部时钟网路的最大时钟频率。

本实施例中，将数字输入通道的触发时刻和采样时钟的时间差△T产生一个窄脉冲，经过脉冲放大模块，生成一个宽脉冲，脉宽测量模块计算这个宽脉冲，即可得到窄脉冲的宽度。根据每次触发信号和采样时钟的时间差△T的大小，将多次触发采样的数据排序，即完成了等效采样。

如图4所示，图4为申请一具体实施例的具有等效采样功能的混合信号示波器的结构图。本实施例中，所述测量模块包括：延迟链模块301及触发输出模块302。其中，延迟链模块301的输入端连接触发模块102的输出端，延迟链模块301的输出端连接触发输出模块302的一输入端；触发输出模块302的另一输入端连接时钟模块104的输出端，触发输出模块302的输出端连接调整模块106的另一输入端。

所述延迟链模块301用于接收触发信号，对触发信号以多个不同的延迟时间进行延迟，产生多个延迟信号。各延迟时间为延迟步进时间的整数倍，本申请对延迟信号的个数及延迟步进时间不作限定，可根据需求进行设定。

所述触发输出模块302用于接收采样时钟信号及所述延迟信号，在触发信号触发时刻之后的第一个采样时钟信号的触发下，锁存所述延迟信号在所述采样时钟信号的触发时刻的每个电平值，电平值即为位置调整数据。

所述调整模块106用于根据所述每个电平值对应调整所述触发采样的数据的相位，实现调整触发采样的数据的显示位置。

一些实施方式中，所述触发模块102、采样模块103、时钟模块104、延迟链模块301、触发输出模块302及调整模块106由一FPGA处理器实现。时钟模块为FPGA内部的锁相环，锁相环的时钟频率为FPGA内部时钟网路的最大时钟频率。

一些实施方式中，如图7所示，所述延迟链模块301包括多个延迟单元，各所述延迟单元具有一个输入端、两个输出端。

所述触发输出模块302包括多个锁存单元，如D触发器，各所述锁存单元具有一时钟信号端、一个输入端及一个输出端。

各所述延迟单元按序依次连接，第一个延迟单元的输入端用于接收触发信号，各所述延迟单元的输出端用于输出延迟信号至各所述锁存单元的输入端。所述锁存单元的时钟信号端用于接收采样时钟信号，所述锁存单元的输出端用于输出多个延迟信号的电平。

下面举例说明延迟链模块及触发输出模块的处理过程。如图8所示，延迟链模块的延迟步进时间为25ps，将触发信号进行了8次延迟，输出的延迟信号分别为D0～D7。触发输出模块采用8个D触发器，8个D触发器的输出按照D0～D7的顺序表示，在采样时钟信号C的上升沿对延迟信号D0～D7进行触发，D触发器输出电平按顺序构成一个二进制码，即位置调整数据。

由图8可知，8个D触发器的输出的位置调整数据为11110000，其以4个‘1’开头，然后变为‘0’，即第5次延迟后，由1变为0，代表触发信号上升沿和触发信号上升沿之后的第一个采样时钟信号上升沿之间的时间差为5个延迟步进，即25ps*5＝125ps。

每一次触发采样可以得到一帧数据，该一帧数据包括触发期间所采集的采样数据，如图9中的实心圆点所示。每帧对应一个位置调整数据，即触发之后的第一个采样时刻相对触发时刻的时间差。

下面举例说明调整模块的处理过程，如图10所示，调整模块接收到了三帧数据及三个位置调整数据。第一帧位置调整数据为11000000，即触发和采样点间隔25*3＝75ps，第二帧数据用实心圆点标示；第二帧位置调整信号为11111100，即触发和采样点间隔25*7＝175ps，第二帧数据用实心三角标示；第三帧位置调整信号为11110000，即触发和采样点间隔25*5＝125ps，第三帧数据用空心圆点标示。根据每一帧的位置调整数据，按触发点对齐，即可得到合并后的采样数据，合并后采样数据的数量为单帧的3倍，即实现了3倍等效采样率。

如图5，图6所示，本申请一些实施例中，混合信号示波器还包括处理模块107及显示器108。处理模块107输入端连接调整模块106输出端，处理模块107输出端连接显示器108。处理模块107用于控制显示器108显示调整结果，调整结果如图10合并后的图像所示。

复请参阅图5，图6，本申请一些实施例中，混合信号示波器还包括数模转换模块109，用于对处理模块107设定的阈值做数据类型变换，将变换后的阈值输出至比较器101。

复请参阅图10，本申请所述的脉冲产生模块根据触发点(触发时刻)和采样点(触发时刻之后的第一个采样时刻)产生与t1、t2、t3相同宽度的窄脉冲，经过脉宽放大模块和脉宽测量模块，即可得到t1、t2和t3的脉宽值，从而可以将多次触发采样的数据进行排列，实现等效采样。

复请参阅图10，本申请所述的延迟链模块将触发信号经过多级的延迟，得到多个不同延迟的延迟信号，触发输出模块在采样时钟信号的同步触发后，可以知道每次触发信号经过n个延迟后，触发器输出由1变为0，根据n和每个延迟步进t0，可以得到触发点和触发后第一个采样时钟的时间差为n*t0，从而直接计算出此时间差，从而可以将多次触发采样的数据进行排列，实现等效采样。等效采样的采样频率有延迟链模块的最小延迟步进t0决定，等效采样率为1/t0。

本申请提供的具有等效采样功能的混合信号示波器，对于数字输入通道输入的高频率重复数字信号，可以很好的还原数字信号的时域信息，提高了高频数字信号还原的准确性。

以上所述仅用于说明本申请的技术方案，任何本领域普通技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围应视权利要求范围为准。

Claims (13)

1.一种具有等效采样功能的混合信号示波器，包括比较器、触发模块、采样模块、时钟模块、测量模块及调整模块；

所述比较器用于接收数字信号及阈值，根据阈值对数字信号做除燥处理，将处理后的数字信号发送至所述触发模块及所述采样模块；

所述触发模块用于接收处理后的数字信号及用户设定的触发条件，根据数字信号及用户设定的触发条件产生触发信号；

所述时钟模块用于产生采样时钟信号；

所述采样模块用于接收处理后的数字信号及采样时钟信号，根据采样时钟信号对处理后的数字信号进行采样，输出多个采样数据至调整模块；

所述测量模块用于接收触发信号及采样时钟信号，根据触发信号及采样时钟信号生成位置调整数据至调整模块；

所述调整模块用于将多个采样数据划分为多次触发采样的数据，根据位置调整数据调整多次触发采样的数据的显示位置。

2.如权利要求1所述的混合信号示波器，其特征在于，所述测量模块包括：脉冲产生模块、脉宽放大模块及脉宽测量模块；

所述脉冲产生模块用于接收触发信号及采样时钟信号，根据触发信号的触发时刻和触发时刻之后的第一个采样时刻之间的时间差产生一窄脉冲；

所述脉宽放大模块用于接收所述窄脉冲，对所述窄脉冲进行放大处理，输出一宽脉冲；

所述脉宽测量模块用于接收所述宽脉冲，根据所述宽脉冲计算窄脉冲的宽度。

3.如权利要求2所述的混合信号示波器，其特征在于，所述调整模块，用于根据每次窄脉冲的宽度值调整每次触发采样的数据的延迟，实现调整触发采样的数据的显示位置。

4.如权利要求2所述的混合信号示波器，其特征在于，所述触发模块、采样模块、时钟模块、脉冲产生模块、脉宽测量模块及调整模块由一FPGA处理器实现。

5.如权利要求1所述的混合信号示波器，其特征在于，所述测量模块包括：延迟链模块及触发输出模块；

所述延迟链模块用于接收触发信号，对触发信号以多个不同的延迟时间进行延迟，产生多个延迟信号；

所述触发输出模块用于接收采样时钟信号及所述延迟信号，在触发信号触发时刻之后的第一个采样时钟信号的触发下，锁存所述延迟信号在所述采样时钟信号的触发时刻的每个电平值。

6.如权利要求5所述的混合信号示波器，其特征在于，所述调整模块，用于根据所述每个电平值对应调整所述触发采样的数据的相位，实现调整触发采样的数据的显示位置。

7.如权利要求5所述的混合信号示波器，其特征在于，所述延迟链模块包括多个延迟单元，各所述延迟单元具有一个输入端、两个输出端；

所述触发输出模块包括多个锁存单元，各所述锁存单元具有一时钟信号端、一个输入端及一个输出端；

各所述延迟单元按序依次连接，第一个延迟单元的输入端用于接收触发信号，各所述延迟单元的输出端用于输出延迟信号至各所述锁存单元的输入端；

所述锁存单元的时钟信号端用于接收采样时钟信号，所述锁存单元的输出端用于输出多个延迟信号的电平。

8.如权利要求7所述的混合信号示波器，其特征在于，所述锁存单元为D触发器。

9.如权利要求5所述的混合信号示波器，其特征在于，所述触发模块、采样模块、时钟模块、延迟链模块、触发输出模块及调整模块由一FPGA处理器实现。

10.如权利要求4或9所述的混合信号示波器，其特征在于，所述时钟模块为FPGA内部的锁相环。

11.如权利要求10所述的混合信号示波器，其特征在于，所述锁相环的时钟频率为FPGA内部时钟网路的最大时钟频率。

12.如权利要求1所述的混合信号示波器，其特征在于，还包括处理模块及显示器；

处理模块输入端连接调整模块输出端，处理模块输出端连接显示器；

处理模块用于控制显示器显示调整结果。

13.如权利要求12所述的混合信号示波器，其特征在于，还包括数模转换模块，用于对处理模块设定的阈值做数据类型变换，将变换后的阈值输出至比较器。