CN102723931B - 一种宽动态高精度边沿时间可调的脉冲波产生方法 - Google Patents

Abstract

本发明公开了一种宽动态高精度边沿时间可调的脉冲波产生方法，其特征在于，其包括以下步骤：（1）设置一脉冲发生器；（2）根据脉冲发生器所产生脉冲信号的波形，建立脉冲波模型；（3）根据步骤（2）建立的脉冲波模型，确定调幅位置；（4）设置一幅度调制器；（5）设置一FPGA波形处理单元；（6）设置一状态机及与其协同工作的数字式频率合成器DDS；（7）状态机与直接数字式频率合成器协同工作，将经过微调的脉冲波形的细节完整的展现出来。本发明采用提出了用幅度换时间的方法，让脉冲边沿和脉宽可以完全通过数字手段进行宽动态高精度调节，简化了信号源模拟通道电路的复杂度，节省了成本，降低了生产调试作业难度。

Description

一种宽动态高精度边沿时间可调的脉冲波产生方法

技术领域

本发明涉及DDS函数任意波形发生器技术领域，具体涉及一种宽动态高精度边沿时间可调的脉冲波DDS产生方法。

背景技术

在频率合成领域中，常用的频率合成技术有模拟锁相环、数字锁相环、小数分频锁相环等，直接数字合成DDS是近年来新的频率合成技术。单片集成的DDS产品是一种可代替锁相环的快速频率合成器件。DDS是产生高精度、快速变换频率、输出波形失真小的优先选用技术。DDS以稳定度高的参考时钟为参考源，通过精密的相位累加器和数字信号处理，通过高速D/A转换器产生所需要的数字波形，这个数字波形经过一个模拟滤波器后，得到最终的模拟信号波形。

DDS系统一个显著的特点就是在数字处理器的控制下能够精确而快速地处理频率和相位。除此之外，DDS的固有特性还包括：相当好的频率和相位分辨率（频率的可控范围达μHz级，相位控制小于0.09°），能够进行快速地信号变换（输出DAC的转换速率300百万次/秒）。

DDS同DSP（数字信号处理）一样，是一项关键的数字化技术。DDS是直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写。与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点，广泛使用在电信与电子仪器领域，是实现设备全数字化的一个关键技术。DDS的基本原理是利用采样定理，通过查表法产生波形。

DDS技术是目前流行的函数任意波形发生器所采用的技术实现方式，可以对给定的周期信号进行任意频率，任意相位输出，其核心在于一个存有单周期波形形状的查找表和一个相位累加器。

脉冲信号是一种基本波形，应用非常广泛，但是对于产生高质量的脉冲信号，DDS技术存在两大缺陷：

1．采用DDS技术，在给定的数字系统工作时钟下，随着信号输出频率上升，周期采样点的减少，有些波形细节会被漏采样，对于脉冲波而言，一旦边沿和脉宽细节有所丢失，经过DAC和滤波器后的信号将与我们想获得的信号有很大差别。

2．对于一个工作时钟为250MHz的数字系统，脉冲边沿时间的步进量是4ns（一个时钟周期）的整数倍，想要让脉冲边沿时间精度控制在1ns以下，采用传统的DDS技术在数字系统上是不能实现的，有一种方案是在模拟通道上用恒流源控制电容器充放电来调节脉冲边沿时间，但是这样增加了模拟电路的复杂度，增加了受温度环境干扰的风险，不利于调试和生产。

发明内容

本发明根据上述的DDS技术产生脉冲波所存在的问题，提供一种宽动态高精度边沿时间可调的脉冲波产生方法，从而达到用数字的方式产生高质量脉冲波形的目的。

本发明为实现上述目的所采用的技术方法为：

一种宽动态高精度边沿时间可调的脉冲波产生方法，其包括以下步骤：

（1）设置一脉冲发生器，提供脉冲信号；

（2）根据脉冲发生器所产生脉冲信号的波形，建立脉冲波模型，为进行微调提供数学模型基础；

（3）根据步骤（2）建立的脉冲波模型，确定调幅位置；

（4）设置一幅度调制器，对步骤（3）所确定的调幅位置，进行幅度的微调，从而实现对边沿时间的改变；

（5）设置一FPGA波形处理单元，对脉冲波进行重建；

（6）设置一状态机及与其协同工作的数字式频率合成器DDS，并相互连接；

（7）状态机与直接数字式频率合成器协同工作，将经过微调的脉冲波形的细节完整的展现出来。

所述的步骤（2）还包括：所建立的脉冲波模型，将脉冲波形分成4个阶段，即上升沿阶段，脉宽高电平阶段，下降沿阶段和低电平阶段。

所述步骤（3）还包括：根据步骤（2）所述的脉冲波模型，令脉冲上升沿由A、B、C 3个点集组成，所述的点集A包含一个点，且位于10%脉冲幅度的位置，点集B包含N个点（N>=1），且其中一点位于50%脉冲幅度的位置，点集C包含一个点，且位于90%脉冲幅度的位置。

所述步骤（4）还包括：

（41）根据在脉冲波模型所设点集，对点集A和点集C所处实际位置，在一个时钟周期内，做幅度非线性微调，得出A、C两个点集新的参数，对边沿时间进行高精度调节。

所述步骤（4）还包括：

（42）对点集B所处实际位置，在N个时钟周期内（N等于点集B的元素个数，且N>=1），做幅度线性分段等步长调节，得出点集B新的参数，对边沿时间进行宽范围调节。

所述步骤（5）还包括：通过FPGA对A、B、C 3个点集所处实际位置的新的参数进行处理，重建脉冲上升沿的细节。

所述的步骤（7）还包括：

（71）通过状态机，将脉冲波4个阶段模拟成4个状态，即脉冲上升时间状态，脉宽状态，下降沿状态和低电平状态。

所述的步骤（7）还包括：

（72）根据DDS相位累加的原理，在每个周期产生一个触发信号，使状态机逐一触发脉冲波的每个状态。

本发明的有益效果为：本发明通过使脉冲发生器、FPGA波形处理单元、状态机及数字式频率合成器DDS协同工作的方式，实现了用幅度换时间的技术效果，让脉冲边沿和脉宽可以完全通过数字手段进行宽动态高精度调节，简化了信号源模拟通道电路的复杂度，节省了成本，降低了生产调试作业难度。同时有效的降低了脉冲信号边沿的压摆率，防止DAC后在上升下降沿处产生过冲。采用状态机与DDS协同工作的方式，既可以像DDS一样方便的进行频率相位设置和扫频输出，又能保持波形的细节（边沿时间和脉宽）。而且状态机各模块可以用参数进行配置，使用起来非常灵活。

附图说明

图1为本发明脉冲上升时间8ns典型配置图；

图2为本发明微调端点幅度后上升时间发生细微变化，为8.8ns；

图3为本发明状态机与DDS协同工作方式状态转移图；

图4为本发明数字系统实现框图；

图5为本发明各种脉冲波形示波器实测图，其中图5a是脉冲1实测上升时间9.6ns；图5b是脉冲2实测上升时间10ns；图5c是上升下降时间不一致的脉冲信号；图5d是扫频脉冲信号。

具体实施方式

实施例：参见图1至图5，本实施例以250MHz系统为例，提供一种宽动态高精度边沿时间可调的脉冲波DDS产生方法，其包括以下步骤：

（1）设置一脉冲发生器，提供脉冲信号；

（2）根据脉冲发生器所产生脉冲信号的波形，建立脉冲波模型，为进行微调提供数学模型基础；

（3）根据步骤（2）建立的脉冲波模型，确定调幅位置；

（4）设置一幅度调制器，对步骤（3）所确定的调幅位置，进行幅度的微调，从而实现对边沿时间的改变；

（5）设置一FPGA波形处理单元，对脉冲波进行重建；

（6）设置一状态机及与其协同工作的数字式频率合成器DDS，并相互连接；

（7）状态机与直接数字式频率合成器协同工作，将经过微调的脉冲波形的细节完整的展现出来。

所述的步骤（2）还包括：所建立的脉冲波模型，将脉冲波形分成4个阶段，即上升沿阶段，脉宽高电平阶段，下降沿阶段和低电平阶段。

所述步骤（3）还包括：根据步骤（2）所述的脉冲波模型，令脉冲上升沿由A、B、C 3个点集组成，所述的点集A包含一个点，且位于10%脉冲幅度的位置，点集B包含N个点（N>=1），且中心点位于50%脉冲幅度的位置，点集C包含一个点，且位于90%脉冲幅度的位置。

上升时间的定义为上升时间等于信号幅度从10%上升到90%的时间。根据上升时间的定义，上升时间=（tC–tA）=8ns。如果在此基础上微调A和C的幅度，则上升时间将发生细微变化，从而实现了幅度到边沿时间的变换。

所述步骤（4）还包括：

（41）根据在脉冲波模型所设点集，对点集A和点集C所处实际位置，在一个时钟周期内，做幅度非线性微调，得出A、C两个点集新的参数，对边沿时间进行高精度调节。

所述步骤（4）还包括：

（42）对点集B所处实际位置，在N个时钟周期内（N等于B的元素个数，且N>=1），做幅度线性分段等步长调节，得出点集B新的参数，对边沿时间进行宽范围调节。

所述步骤（5）还包括：通过FPGA对A、B、C3个点集所处实际位置的新的参数进行处理，重建脉冲上升沿的细节。

本发明将脉冲边沿部分的点分成两类，一类是端点（只有两点A和C）,另外一类是中点（可以是大于等于1个点的集合B），端点做幅度非线性微调可以实现对边沿时间高精度调节，中点做幅度线性分段等长调节可以实现对边沿时间宽范围调节。

由于端点的作用是在1个时钟周期内微调，因此每个端点需要调节的是0.5个时钟周期。因此下端点A的理论取值范围是幅度的10%到20%，上端点C的理论取值范围是幅度的80%到90%。具体数值由ARM计算后配置，计算要考虑滤波器Sinc插值特性的影响，也可以采用仿真后做表查询的方式实现。

中点点集B是一个等步长点的集合，因此配置B时只需要配置点数，步长即可。其中B的点数=（用户设置的边沿时间÷1个时钟周期），步长=（C的幅度-A的幅度）÷（B的点数+1）。

有了A，B，C三种参数，FPGA就能够重建脉冲上升沿的细节。理论上调节精度由DAC的数据位宽决定，但是考虑到模拟通道低通

滤波器对波形重建的影响，边沿时间调节精度可以做到100ps，调节动态范围可以从8ns到100s甚至更宽（以250MHz数字系统计）。

所述的步骤（7）还包括：

（71）通过状态机，将脉冲波4个阶段模拟成4个状态，即脉冲上升时间状态，脉宽状态，下降沿状态和低电平状态。

所述的步骤（7）还包括：

（72）根据DDS相位累加的原理，在每个周期产生一个触发信号，使状态机逐一触发脉冲波的每个状态。

假设DDS数据表中放置了一个周期方波（占空比50%）,相位累加方法保持不变，则相位值最高位从0到1跳变时即是脉冲上升时间状态的开始，上升时间状态可以用一个计数器计数（包含端点和中点），计数完成后进入脉宽状态，同样用一个计数器作为状态完成条件，再进入下降沿状态，然后是低电平状态。在低电平状态，系统一直输出低电平值直到相位值最高位又一个从0跳变到1，状态机形成自环。不论脉冲输出频率大小，每一个周期脉冲的前三个阶段波形细节都不会丢失。

本实施例通过采用幅度换时间的思想，让脉冲边沿和脉宽可以完全通过数字手段进行宽动态高精度调节，简化了信号源模拟通道电路的复杂度，同时有效的降低了脉冲信号边沿的压摆率，防止DAC后在上升下降沿处产生过冲。采用状态机与DDS协同工作的方式，既可以像DDS一样方便的进行频率相位设置和扫频输出，又能保持波形细节（边沿时间和脉宽）。而且状态机各模块可以用参数进行配置，使用起来非常灵活。

但以上所述仅为本发明的较佳可行实施例，并非用以局限本发明的专利范围，故凡运用本发明说明书及附图内容所作的等效结构变化，均包含在本发明的保护范围内。

Claims (5)

1.一种宽动态高精度边沿时间可调的脉冲波产生方法，其特征在于，其包括以下步骤：

(1)设置一脉冲发生器，提供脉冲信号；

(2)根据脉冲发生器所产生脉冲信号的波形，建立脉冲波模型，为进行微调提供数学模型基础；

(3)根据步骤(2)建立的脉冲波模型，确定调幅位置；根据步骤(2)所述的脉冲波模型，令脉冲上升沿由A、B、C 3个点集组成，所述的点集A包含一个点，且位于10％脉冲幅度的位置，点集B包含N个点，N>＝1，且其中一点位于50％脉冲幅度的位置，点集C包含一个点，且位于90％脉冲幅度的位置；

(4)设置一幅度调制器，对步骤(3)所确定的调幅位置，进行幅度的微调，从而实现对边沿时间的改变；

所述步骤(4)还包括：

(41)根据在脉冲波模型所设点集，对点集A和点集C所处实际位置，在一个时钟周期内，做幅度非线性微调，得出A、C两个点集新的参数，对边沿时间进行高精度调节；

(42)对点集B所处实际位置，在N个时钟周期内，N等于点集B的元素个数，且N>＝1，做幅度线性分段等步长调节，得出点集B新的参数，对边沿时间进行宽范围调节；

(5)设置一FPGA波形处理单元，对脉冲波进行重建；

(6)设置一状态机及与其协同工作的数字式频率合成器DDS，并相互连接；

(7)使状态机与直接数字式频率合成器协同工作，将经过微调的脉冲波形的细节完整的展现出来。

2.根据权利要求1所述的宽动态高精度边沿时间可调的脉冲波产生方法，其特征在于，所述的步骤(2)还包括：所建立的脉冲波模型，将脉冲波形分成4个阶段，即上升沿阶段，脉宽高电平阶段，下降沿阶段和低电平阶段。

3.根据权利要求1所述的宽动态高精度边沿时间可调的脉冲波产生方法，其特征在于，所述步骤(5)还包括：通过FPGA对A、B、C 3个点集所处实际位置的新的参数进行处理，重建脉冲上升沿的细节。

4.根据权利要求1所述的宽动态高精度边沿时间可调的脉冲波产生方法，其特征在于，所述的步骤(7)还包括：

(71)通过状态机，将脉冲波4个阶段模拟成4个状态，即脉冲上升时间状态，脉宽状态，下降沿状态和低电平状态。

5.根据权利要求4所述的宽动态高精度边沿时间可调的脉冲波产生方法，其特征在于，所述的步骤(7)还包括：

(72)根据DDS相位累加的原理，在每个周期产生一个触发信号，使状态机逐一触发脉冲波的每个状态。