CN203482173U - 具有多路信号叠加功能的信号发生器 - Google Patents

Abstract

本实用新型公开了一种具有多路信号叠加功能的信号发生器，包括：第一处理单元、第二处理单元、第一乘法器、第二乘法器、数值信号处理单元和加法器，所述第一处理单元和所述数值信号处理单元均与所述第一乘法器相连，所述第二处理单元与所述数值信号处理单元均与所述第二乘法器相连，所述第一乘法器和所述第二乘法器均与所述加法器相连。通过上述方式，本实用新型能够融合电子数码信号处理分析、集成线路设计等技术，实现了信号发生器的多路信号叠加功能，根据实际需要，可产生任意所需信号，设计线路简单，降低了芯片设计成本，并且提高了产品质量，可进行大规模推广使用，具有较强的实用性。

Description

具有多路信号叠加功能的信号发生器

技术领域

本实用新型涉及波形信号发生器领域，特别是涉及一种具有多路信号叠加功能的信号发生器。

背景技术

目前市面上一般使用直接数字式频率合成器(DDS)集成电路芯片，但是DDS集成电路芯片只能够产生正弦信号发生器（AM），调频信号（FM），扫频信号（SWEEP）功能，且波形单一。如果将其直接使用在多功能的任意波信号仪器上，就会有出现如下几种问题：（1）缺少波形叠加功能，如要实现 ，则需另外再设计线路来达成，且制作出来的波形叠加功能单一，控制繁琐。这样，设计出的线路将变得异常复杂，另外芯片成本也会随之增加；（2）波形单一，无ARB功能，直接数字式频率合成器内部波表已固定为正弦波表且控制方式也使用传统的累加器的方式来实现，这样会造成波表的单一，无法产生像方波，三角波，噪声波等波形；（3）内建功能规格不足，直接数字式频率合成器虽然有些额外的功能，但因其主要设计方向主要不是用于讯号产生器，所以规格都无法达到能够产生多种波形的要求。举例而言，其内建数模转换器(D/A)都小于12bits，但以目前市场对讯号产生器的要求都要高于14bits甚至于16bit，因此不太适用直接使用在多功能的任意波信号仪器上；（4）质量难控制，增加的额外线路在生产时都必须经过调整，确认等人工手续来确保规格，在质量上多了一定的隐忧变量存在；（4）芯片成本高。

上述几项问题，一直以来都困扰着一般专业讯号产生仪器制造商。近年来随着数字化的集成线路设计，制造及测试等技术突飞猛进，一种既具有信号叠加功能又能够产生任意波的信号发生器就急需被设计开发出来。

实用新型内容

本实用新型主要解决的技术问题是提供一种具有多路信号叠加功能的信号发生器，能够实现一般的信号发生仪器多样化的附加功能，缩短生产工时及良率，降低总生产成本。

为解决上述技术问题，本实用新型采用的一个技术方案是：提供一种具有多路信号叠加功能的信号发生器，包括：第一处理单元、第二处理单元、第一乘法器、第二乘法器、数值信号处理单元和加法器，所述第一处理单元和所述数值信号处理单元均与所述第一乘法器相连，所述第二处理单元与所述数值信号处理单元均与所述第二乘法器相连，所述第一乘法器和所述第二乘法器均与所述加法器相连。

优选的，所述第一处理单元包括均与所述第一乘法器相连的第一任意波形发生器处理单元和第一直接数字式频率合成器处理单元。    

优选的，所述第二处理单元包括均与所述第二乘法器相连的第二任意波形发生器处理单元和第二直接数字式频率合成器处理单元。

优选的，所述第一处理单元与所述第二处理单元相并联。

优选的，还包括数模转换处理单元和线性相位滤波器，所述数模转换处理单元的一端与所述加法器相连，另一端与所述线性相位滤波器相连。

本实用新型的有益效果是：本实用新型融合电子数码信号处理分析、集成线路设计等技术，实现了信号发生器的多路信号叠加功能，根据实际需要，可产生任意所需信号，设计线路简单，降低了芯片设计成本，并且提高了产品质量，可进行大规模推广使用，具有较强的实用性。

附图说明

图1是本实用新型具有多路信号叠加功能的信号发生器的结构框图；

图2是本实用新型具有多路信号叠加功能的信号发生器一较佳实施例的波形叠加原理示意图。

具体实施方式

下面结合附图对本实用新型的较佳实施例进行详细阐述，以使本实用新型的优点和特征能更易于被本领域技术人员理解，从而对本实用新型的保护范围做出更为清楚明确的界定。

请参阅图1，本实用新型实施例包括第一处理单元、第二处理单元、第一乘法器、第二乘法器、数值信号处理单元、加法器、数模转换处理单元和线性相位滤波器，所述第一处理单元包括均与所述第一乘法器相连的第一任意波形发生器（ARB）处理单元和第一直接数字式频率合成器（DDS）处理单元，所述第一ARB处理单元通过改变时钟信号（CLK）的基准时钟来实现输出信号频率的改变，实现了逐点输出的功能。而DDS集成电路是通过修改相位累加器的值来改变输出信号的频率的，所以不能保证波表中的每一个点都能在一个周期内采样到；所述第一DDS处理单元增加了累加器的位数使其频率分辨率达到1μHz以下，并且依托DDS在正弦信号发生中的优势增加相位抖动和泰勒级数等数字信号处理技术，实现高频率，低抖动和低失真度的信号输出。

所述第二处理单元包括均与所述第二乘法器相连的第二ARB处理单元和第二DDS处理单元，所述第二ARB处理单元和第二DDS处理单元与所述第一ARB处理单元和第一DDS处理单元的功能相同。

所述数值信号处理单元与所述第一乘法器和第二乘法器均相连。

所述加法器与所述第一乘法器和所述第二乘法器的输出端均相连，用于实现多路信号的叠加。

所述数模转换处理单元的一端与所述加法器相连，另一端与所述线性相位滤波器相连。所述数模转换处理单元与所述线性相位滤波器用于进一步对叠加混合后的信号进行处理，从而输出平滑的波形。

如图2所示，为一实施例利用DDS内部产生的正弦波与方块波两路信号叠加输出的原理示意图。

区别于现有技术，本实用新型可以使用两种方式来实现多个信号的叠加功能。第一是使用内部DDS的方式将自定义的波形输出至下一级；第二种是通过A/D(模数转换)数据处理，将一连续变化电压转换成一变化的数码信号。再通过第一乘法器和第二乘法器来控制混合信号的幅度比例，顺序且快速的放到加法器中使之有幅度变化，达成多路信号的叠加功能。

以上所述仅为本实用新型的实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。

Claims (5)

1.一种具有多路信号叠加功能的信号发生器，其特征在于，包括：第一处理单元、第二处理单元、第一乘法器、第二乘法器、数值信号处理单元和加法器，所述第一处理单元和所述数值信号处理单元均与所述第一乘法器相连，所述第二处理单元与所述数值信号处理单元均与所述第二乘法器相连，所述第一乘法器和所述第二乘法器均与所述加法器相连。

2.根据权利要求1所述的具有多路信号叠加功能的信号发生器，其特征在于，所述第一处理单元包括均与所述第一乘法器相连的第一任意波形发生器处理单元和第一直接数字式频率合成器处理单元。

3.根据权利要求1所述的具有多路信号叠加功能的信号发生器，其特征在于，第二处理单元包括均与所述第二乘法器相连的第二任意波形发生器处理单元和第二直接数字式频率合成器处理单元。

4.根据权利要求1所述的具有多路信号叠加功能的信号发生器，其特征在于，所述第一处理单元与所述第二处理单元相并联。

5.根据权利要求1所述的具有多路信号叠加功能的信号发生器，其特征在于，还包括数模转换处理单元和线性相位滤波器，所述数模转换处理单元的一端与所述加法器相连，另一端与所述线性相位滤波器相连。

Images