CN206270798U - 一种信号发生器 - Google Patents

Abstract

本实用新型提供一种信号发生器，包括时钟电路、控制电路、多通道直接数字式频率合成器DDS，所述多通道DDS包括M个输出通道，M为不小于2的正整数；其中，所述控制电路用于向所述时钟电路发送第一工作参数，所述时钟电路基于所述第一工作参数产生时钟信号，并将所述时钟信号发送至所述多通道DDS；所述控制电路还用于向所述多通道DDS发送第二工作参数，所述多通道DDS基于所述第二工作参数及所述时钟信号工作，产生M个输出信号并分别经由所述M个输出通道输出，所述M个输出信号同步。

Description

一种信号发生器

技术领域

本实用新型涉及信号处理领域，特别涉及一种信号发生器。

背景技术

信号发生器能够提供具有各种频率、波形和电平的信号，广泛应用于电子技术领域。信号发生器通常采用直接数字式频率合成器(Direct Digital Synthesizer，DDS)实现信号的频率合成，且在需要信号发生器输出多个信号时，信号发生器通常包括多个DDS，每个DDS对应一个信号通道，负责该通道的信号的频率合成。

为了使得不同通道输出的信号之间同步，信号发生器还需要针对多个DDS设置同步电路，该同步电路的结构较为复杂，且面积较大，导致信号发生器的体积较大，成本较高。

实用新型内容

本实用新型提供一种信号发生器，用于解决现有信号发生器体积较大，成本较高的问题。

本实用新型提供一种信号发生器，包括时钟电路、控制电路、多通道直接数字式频率合成器DDS，所述多通道DDS包括M个输出通道，M为不小于2的正整数；其中，所述控制电路用于向所述时钟电路发送第一工作参数，所述时钟电路基于所述第一工作参数产生时钟信号，并将所述时钟信号发送至所述多通道DDS；所述控制电路还用于向所述多通道DDS发送第二工作参数，所述多通道DDS基于所述第二工作参数及所述时钟信号工作，产生M个输出信号并分别经由所述M个输出通道输出，所述M个输出信号同步。

上述方案中，信号发生器采用一个所述多通道DDS基于所述时钟电路产生的一个时钟信号得到M个输出信号，由于该M个输出信号由同一个所述多通道DDS所产生，并在所述多通道DDS内部实现同步，进而无需额外设置同步电路，使得信号发生器的体积减小，成本降低。不仅如此，由于使用一个所述多通道DDS实现输出多个输出信号，相较于现有技术中采用多个单通道DDS实现输出多个输出信号，信号发生器的体积进一步减小，成本也进一步降低。

可选的，所述信号发生器还包括M个信号调理电路，所述M个信号调理电路与所述M个输出通道一一对应连接，分别用于对所述M个输出信号进行调理。所述信号调理电路能够改善信号发生器输出信号的质量，如滤除杂波、信号放大，等等。

可选的，所述M个信号调理电路中的每个包括变压器、放大器以及滤波器，所述多通道DDS输出的所述输出信号依次经过所述变压器、放大器以及滤波器进行处理。调理后的输出信号的分辨率更高，杂散、相噪更低。

可选的，所述控制电路包括现场可编程门阵列(Field Programmable GateArray，FPGA)，用于根据外部命令生成所述第一工作参数及所述第二工作参数，并将所述所述第一工作参数发送至所述时钟电路，以及将所述第二工作参数发送至所述多通道DDS。使用FPGA对信号发生器进行设计可以进一步简化信号发生器的电路结构，减小信号发生器的体积；同时由于其可多次重复编辑的特性，极大地提高了信号发生器设计的灵活性和通用性，大大缩短了信号发生器的开发周期。

可选的，所述控制电路还包括存储器，用于储存所述第一工作参数和所述第二工作参数。用户在使用信号发生器过程中可灵活调用存储器中预先保存的所述第一工作参数和所述第二工作参数产生相应的输出信号，从而简化了信号发生器使用过程中的操作过程，使得信号发生器的使用更加便捷。

可选的，所述存储器为电可擦可编程只读存储器EEPROM，使得用户在应用中可以更加便捷地使用信号发生器产生需要的信号。

可选的，所述多通道DDS还用于基于所述时钟信号生成作为所述控制电路的工作时钟的第二时钟信号，并将所述第二时钟信号发送至所述控制电路。所述控制电路在所述第二时钟信号下工作，向所述多通道DDS发送第二工作参数，保证所述多通道DDS能够准确地接收所述第二工作参数。

可选的，所述第二时钟信号的频率小于所述时钟信号的频率，保证所述控制电路在安全工作频率内工作。

可选的，当M＝4时，所述第二时钟信号的频率为所述时钟信号频率的四分之一或八分之一，保证所述控制电路在安全工作频率内工作。

可选的，所述时钟电路可以为锁相环电路结构，使得所述时钟电路输出高分辨率、低杂散的时钟信号。

可选的，所述时钟电路包括晶振和时钟源，所述晶振用于产生基频信号，所述时钟源用于依据所述晶振的所述基频信号产生高分辨率、低杂散的时钟信号。

可选的，所述晶振还用于向所述控制电路发送用于指示所述控制电路开始工作的初始时钟信号，以使所述控制电路在所述初始时钟信号下向所述时钟电路发送所述第一工作参数。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例中信号发生器的结构示意图；

图2为本实用新型实施例中信号发生器的进一步细化结构示意图。

具体实施方式

下面通过附图以及具体实施例对本实用新型技术方案做详细的说明，应当理解本实用新型实施例以及实施例中的具体特征是对本实用新型技术方案的详细的说明，而不是对本实用新型技术方案的限定，在不冲突的情况下，本实用新型实施例以及实施例中的技术特征可以相互组合。

图1为本实用新型实施例中信号发生器的示意图，本实用新型提供的信号发生器包括时钟电路10、控制电路20、多通道DDS30。其中，多通道DDS30包括M个输出通道31，M为不小于2的正整数。

上述信号发生器产生信号的过程为：

一方面，控制电路20向时钟电路10发送第一工作参数，该第一工作参数用于规定时钟电路10的工作参数，如时钟电路10的基频、时钟电路10产生时钟信号的电平，等；时钟电路10基于第一工作参数产生时钟信号，并将时钟信号发送至多通道DDS30。另一方面，控制电路20向多通道DDS30发送第二工作参数，例如，该第二工作参数用于规定多通道DDS30对时钟信号的相位的调制方式、对时钟信号的幅度的调制方式，或者对时钟信号频率的调制方式等；多通道DDS30基于第二工作参数及时钟信号工作，产生M个输出信号，并将M个输出信号分别经由M个输出通道31输出。

需要说明的是，图1所示的多通道DDS30包括4个输出通道31，仅在于举例，实际情况中，多通道DDS30还可以包括2～3个通道，或者多于4个的通道。

上述信号发生器采用一个多通道DDS30基于时钟电路10产生的一个时钟信号得到M个输出信号，由于该M个输出信号由同一个多通道DDS30所产生，在该多通道DDS30内部实现同步，进而无需额外设置同步电路，使得信号发生器的体积减小，成本降低。不仅如此，由于使用一个多通道DDS30实现输出多个输出信号，相较于现有技术中采用多个单通道DDS实现输出多个输出信号，信号发生器的体积进一步减小，成本也进一步降低。

可选的，多通道DDS30在时钟信号的频率下工作，多通道DDS主要包括频率控制寄存器、高速相位累加器和正弦计算器三个部分。其中，频率控制寄存器可以以串行或并行的方式装载并寄存用户输入的频率控制码；而相位累加器根据多通道DDS30的频率控制码在每个时钟周期内进行相位累加，得到一个相位值；正弦计算器则对该相位值计算数字化正弦波幅度(芯片一般通过查表得到)。多通道DDS30输出的一般是数字化的正弦波，因此还需经过高速D/A转换器和低通滤波器才能得到一个可用的模拟频率信号；多通道DDS30还可以具有调幅、调频和调相等调理功能及片内D/A变换器。

可选的，参照图2，信号发生器还包括M个信号调理电路40，M个信号调理电路40与M个输出通道31一一对应连接，分别用于对M个输出信号进行调理，调理后的信号即为信号发生器的输出信号。本实现方式中，采用信号调理电路40对M个输出信号进行调理能够改善信号发生器输出信号的质量，如滤除杂波、信号放大，等等。

可选的，参照图2，M个信号调理电路40中的每个包括变压器41、放大器42以及滤波器43，多通道DDS30输出的M个输出信号依次经过变压器41、放大器42以及滤波器43。变压器41、放大器42以及滤波器43分别对M个输出信号进行单端转换、放大、滤除杂波处理，经过调理电路40调理后的输出信号的分辨率更高，杂散、相噪更低。

可选的，参照图2，控制电路20包括现场可编程门阵列(Field Programmable GateArray，FPGA)21，根据输入的外部命令生成第一工作参数及第二工作参数，并将第一工作参数发送至时钟电路10，以及将第二工作参数发送至多通道DDS30。

FPGA21具有大规模、高集成度以及可多次重复编程的优点。用户可以根据不同应用场景，对FPGA21编辑不同功能的程序，并进行灵活地调用，产生不同的电路功能。因此，使用FPGA21对信号发生器进行设计可以进一步简化信号发生器的电路结构，减小信号发生器的体积；同时由于其可多次重复编辑的特性，极大地提高了信号发生器设计的灵活性和通用性，大大缩短了信号发生器的开发周期。

可选的，参照图2，FPGA21还包括串口211和并口212，用于接收外部命令，例如模式控制、衰减控制、输出开关、幅度调理及相位调理等命令。FPGA21根据所述外部命令产生第一工作参数及第二工作参数，并将第一工作参数发送至时钟电路10，以及将第二工作参数发送至多通道DDS30。

可选的，参照图2，控制电路20还包括存储器22，用于储存工作参数。用户可以通过FPGA21将工作参数预先储存在存储器22中，例如第一工作参数及第二工作参数等。用户在使用信号发生器过程中可灵活调用存储器22中预先保存的工作参数产生相应的输出信号，从而简化了信号发生器使用过程中的操作过程，使得信号发生器的使用更加便捷。

可选的，参照图2，存储器22为存储芯片，如电可擦可编程只读存储器(Electrically Erasable Programmable Read-Only Memory，EEPROM)、可擦除可编程只读寄存器(Erasable Programmable ROM，EPROM)、闪存(Flash Memory)等，使得信号发生器能够预先存储数据并可以快捷调用预先存储的数据进行工作。例如EEPROM，它是一种在掉电后不会丢失原来储存的数据，并且具有可重复编辑的特点，使用EEPROM设计的信号发生器既能够根据需要预先存储工作参数并在使用时灵活调用这些工作参数控制多通道DDS30产生相应的输出信号，也能够根据实际情况更改EEPROM中储存的工作参数。本实现方式中，用户在应用中可以更加便捷地使用信号发生器产生需要的信号。

可选的，参照图2，多通道DDS30接收控制电路20发来的时钟信号后，多通道DDS30将基于该时钟信号生成第二时钟信号，并将第二时钟信号发送给控制电路20，控制电路20将第二时钟信号作为工作时钟进行工作，并向多通道DDS30发送第二工作参数，保证多通道DDS30能够准确地接收所述第二工作参数。

可选的，第二工作时钟信号的频率小于时钟信号的频率，保证控制电路20在安全工作频率内工作。

可选的，参照图2，当M＝4时，第二时钟信号频率默认为时钟信号的四分之一，通过调制第二时钟信号频率可以为时钟信号频率的八分之一。例如，时钟信号的频率可以为800MHz，多通道DDS30基于时钟信号发送给控制电路20的第二工作时钟信号的频率为200MHz，使得FPGA21在安全工作频率范围内工作。

可选的，时钟电路10可以为锁相环电路结构，使得时钟电路10输出高分辨率、低杂散的时钟信号。

可选的，参照图2，时钟电路10包括晶振12和时钟源11。晶振12产生基频信号，时钟源11依据晶振12的产生的基频信号产生时钟信号，使得时钟电路10输出高分辨率、低杂散的时钟信号。

可选的，参照图2，晶振12向控制电路20发送用于指示控制电路20开始工作的初始时钟信号，以使控制电路20在所述初始时钟信号下向时钟电路10发送所述第一工作参数。

本实用新型实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：

信号发生器采用一个多通道DDS30基于时钟电路10产生的一个时钟信号得到M个输出信号，由于该M个输出信号由同一个多通道DDS30所产生，在该多通道DDS30内部实现同步，进而无需额外设置同步电路，使得信号发生器的体积减小，成本降低。不仅如此，由于使用一个多通道DDS30实现输出多个输出信号，相较于现有技术中采用多个单通道DDS实现输出多个输出信号，信号发生器的体积进一步减小，成本也进一步降低。

显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。

Claims (10)

1.一种信号发生器，其特征在于，包括时钟电路、控制电路、多通道直接数字式频率合成器DDS，所述多通道DDS包括M个输出通道，M为不小于2的正整数；

其中，所述控制电路用于向所述时钟电路发送第一工作参数，所述时钟电路基于所述第一工作参数产生时钟信号，并将所述时钟信号发送至所述多通道DDS；所述控制电路还用于向所述多通道DDS发送第二工作参数，所述多通道DDS基于所述第二工作参数及所述时钟信号工作，产生M个输出信号并分别经由所述M个输出通道输出，所述M个输出信号同步。

2.根据权利要求1所述的信号发生器，其特征在于，所述信号发生器还包括M个信号调理电路，所述M个信号调理电路与所述M个输出通道一一对应连接，分别用于对所述M个输出信号进行调理。

3.根据权利要求2所述的信号发生器，其特征在于，所述M个信号调理电路中的每个包括变压器、放大器以及滤波器，所述多通道DDS输出的所述输出信号依次经过所述变压器、放大器以及滤波器进行处理。

4.根据权利要求1或2所述的信号发生器，其特征在于，所述控制电路包括FPGA，用于根据外部命令生成所述第一工作参数及所述第二工作参数，并将所述所述第一工作参数发送至所述时钟电路，以及将所述第二工作参数发送至所述多通道DDS。

5.根据权利要求4所述的信号发生器，其特征在于，所述控制电路还包括存储器，用于储存所述第一工作参数和所述第二工作参数。

6.根据权利要求5所述的信号发生器，其特征在于，所述存储器为电可擦可编程只读存储器EEPROM。

7.根据权利要求1或2所述的信号发生器，其特征在于，所述多通道DDS还用于基于所述时钟信号生成作为所述控制电路的工作时钟的第二时钟信号，并将所述第二时钟信号发送至所述控制电路。

8.根据权利要求7所述的信号发生器，其特征在于，当M＝4时，所述第二时钟信号的频率为所述时钟信号频率的四分之一或八分之一。

9.根据权利要求1或2所述的信号发生器，其特征在于，所述时钟电路包括晶振和时钟源，所述晶振用于产生基频信号，所述时钟源用于依据所述晶振的所述基频信号产生所述时钟信号。

10.根据权利要求9所述的信号发生器，其特征在于，所述晶振还用于向所述控制电路发送用于指示所述控制电路开始工作的初始时钟信号，以使所述控制电路在所述初始时钟信号下向所述时钟电路发送所述第一工作参数。