CN101064510B - 低相位杂散的频率合成方法 - Google Patents

Abstract

本发明公开了一种低相位杂散频率合成方法及其应用。本发明一改现有技术的频率合成方法对于确定的输出频率，其合成方案的频率配置关系总是一定的状况，利用多重调节的频率合成方案任一输出频率都可能有多种频率配置关系这一特点，在确保得到输出频率的前提下，通过对输出信号的实测(可利用相噪自动测试系统进行测试)，选择频谱纯度尤其是杂散指标最好的频率配置关系，将其存入RAM/ROM中。实际使用频率合成器时以查表方式，从RAM/ROM中读出对应频率关系进行配置，以达到设计出高分辨率，低杂散低相噪的捷变频微波毫米波频率合成器的目的，从而提高微波毫米波频率合成器的性能，尤其是大大减小频率合成器杂散指标的调试难度。

Description

低相位杂散的频率合成方法

技术领域

本发明属于频率合成技术领域，特别是涉及一种简单实用的频率合成信号产生方法。

背景技术

频率合成技术是指实现由一个或多个频率稳定度和精确度很高的参考信号源通过频率域的线性运算，产生具有同样稳定度和精确度的大量离散频率的技术，实现频率合成的电路叫频率合成器。频率合成器的主要技术指标通常有：输出频率范围，最小频率步进(也称为频率间隔)，频谱纯度(包含相位噪声和相位杂散)，频率切换时间(也称变频时间、跳频时间)。由于技术上的高难度以及对其要求的愈来愈高，频率合成技术始终是现代电子(通信)系统的关键技术难点之一。

频率合成理论与技术起源于二十世纪30年代，其后伴随电子技术的发展也得到了飞跃的发展。早期的频率合成器是由一组晶体组成的晶体振荡器，一个频率输出点对应一个晶体，要输出多少个频率点，就需要多少个晶体。频率的切换由人工来完成，频率的准确度和稳定度主要由晶体来决定。后来，这种合成方法被非相干合成的方法所代替。非相干合成法虽然也使用了晶体，但它的工作方式是以少量的晶体产生许多频率。但是研制由多块开关晶体所组成的晶体振荡器是一个非常复杂的任务，而且成本高，不经济。所以后来科学家又提出了相干合成法。相干合成法是由一个准确度和稳定度达到要求的参考源产生许多频率的方法。目前主要有以下四种方法。

直接频率合成(DS，Direct Frequency Synthesis)。DS法是指由参考源频率经加、减(混频)、乘(倍频)、除(分频)运算直接组合出所要求的频率的合成方法。其特点是：合成信号的近端相位噪声(以下简称相噪)指标较好，基本上只取决于参考源频率源；频率切换时间最短；但在输出频率间隔小、频率点多时，相位杂散(以下简称杂散)指标很难做好。故目前，仅在点频或频点较少的场合的场合有单独的应用。

间接频率合成(Indirect Frequency Synthesis)。其主要代表是基于锁相环(PLL，Phase-Locked Loop)的频率合成。现在最常用的结构是数模混合的锁相环，即数字鉴相器、分频器、模拟环路滤波和压控振荡器的组成方式。其特点是：输出频率高，频率覆盖较宽，相噪低，杂散抑制好，便于集成化，价格便宜，但频率间隔较粗，频率切换时间较长。由于其优点明显，至今仍在频率合成领域占有重要地位。

直接数字频率合成(DDS，Direct Digital Frequency Synthesis)。它基于数字电路并运用数字信号处理理论以产生频率和相位可调的输出信号。其基本组成有存储器、相位累加器、D/A转换器和控制逻辑单元。其特点是：可高度集成化，相对频率覆盖极宽，频率步进极细，相噪低，频率切换时间短，但输出频率较低，绝对频率覆盖小，杂散相对较差。上述特点使得DDS在较低频段(300MHz以下)的应用中已逐渐占据了统治地位，而在较高的频率范围的应用，DDS仍然受到局限。

混合式频率合成。由于前述频率合成技术各有优缺点，目前，实际上更多的是前述三种技术的混合应用。通过适当的组合，充分利用三者的优点，避免缺点，以期合成性能更加优越的信号。

截止本发明的方法提出之前为止，无论上述四种方法之中的那一种，对于确定的输出频率，其合成方案的频率配置关系总是一定的，而配置方案则是基于某种算法(原则)而确定的。一般而言，方案和元器件一旦选定，输出信号的相噪水平大致便可确定。确定的频率配置方案具有编程方便，存储量小的优点。确定的频率配置方案，对于信号频谱纯度的另一重要指标—杂散，虽然配置算法已有所考虑，并采取措施以期达到设计目标，然而，由于频率合成器受到的相关和不相关干扰的不可完全预期，一旦出现算法不能排除的干扰，杂散指标很可能不满足要求；此时，频率合成器的调试是非常艰难的，不少场合甚至因此而无法做到满足要求。

综合来看，由于以前频率合成方案的频率配置关系总是一定，导致了杂散指标难以做好，输出杂散抑制技术的难以解决，从而成为了频率合成器研制的瓶颈，为进一步提高频率合成器杂散指标带来了难题。

本发明的提出，就是为了解决这一问题。

发明内容

本发明的目的是针对现有技术频率合成存在的问题公开一种输出频率调试十分方便的低相位杂散的频率合成方法，以达到设计出高分辨率，低杂散低相噪的捷变频微波毫米波频率合成器，从而提高微波毫米波频率合成器的性能，尤其是大大减小频率合成器杂散指标的调试难度。

本发明的发明人对现有技术的频率合成器对于确定的输出频率，合成方案中的频率配置关系总是一定的原因进行了探究，其直接原因有二：方案对应的频率关系本来就不可变动；配置方案是基于某种算法(原则)而确定的。发明人通过进一步分析发现，导致频率配置关系不变的实质因素是：方案过于简单，对应的频率关系无法变动；配置方案是基于某种算法(原则)而确定的，而每一个输出频率，由算法唯一确定。

为了解决这一问题，发明人基于现有的在超大规模RAM已小型化这种基础，提出了一种基于多重调节、灵活配置的频率合成方法这种思想。该发明思想一改现有技术对于确定的输出频率，其合成方案的频率配置关系总是一定的情况，利用多重(三重以上)调节的频率合成方案任一输出频率都可能有多种频率配置关系这一特点，在确保得到输出频率的前提下，通过对输出信号的实测，选择频谱纯度尤其是杂散指标好的频率配置关系，将其存入RAM中。实际使用频率合成器时以查表方式，从RAM中读出对应频率关系进行配置。

依据本方法来设计频率合成器，可以极大地降低频率合成器的设计难度，更大大地降低了调试难度。它实质上是一种规避的方案，可以非常有效地避开不可完全预期的相关和不相关干扰。只要可供选择的频率配置关系足够多，则我们总能找到不受或只受到很小干扰的频率配置关系。在已有自动相噪测试系统的今天，上述方法带来的难度和工作量，远比以前要小的多。

本发明提出的低相位杂散的频率合成方法的具体技术方案包括以下步骤：

(1)选定能满足相噪和变频时间要求，并能覆盖所需频段范围的多重调节频率合成器；

(2)对频率合成器的每一个输出频率，基于可变的多重调节方案，预先计算得出其所有的频率配置关系；

(3)设置频率合成器至对应的输出频率，利用位噪声测试系统测量每一种频率配置关系下输出信号的频谱水平，将所有满足要求的频率配置关系保存起来；

(4)重复步骤(3)，直至走完要求的所有输出频率点；

(5)频率合成器的每一个输出频率，选取步骤(3)得到的频率配置关系中满足要求的对应频率配置关系，以列表方式存储RAM/ROM中，可得到若干个能有效避开合成器本身产生的相关干扰的频率配置关系。

上述技术方案是频率合成器单独使用时的频率合成方法，也是本发明的发明思想实现的最基本形式。

在上述技术方案中，频率合成器的每一个输出频率，由步骤(3)得到的频率配置关系存储RAM/ROM中，可将多个对应频率配置关系或其中一个最佳的对应频率配置关系存储RAM/ROM中，优先采用将一个最佳的对应频率配置关系存储RAM/ROM中，以备查表使用。

在上述技术方案中，在对频率合成器每一个输出频率预先计算得出所有的频率配置关系时，为了减少计算量，可去除已有确定干扰后计算得出频率配置关系。频率的计算可采用中央处理器(CPU)进行计算。所述CPU可选自单片机、DSP、FPGA、CPLD中的一种。

在上述技术方案中，频谱相位噪声测量，既可以采用手动测试系统进行测量，也可采用自动测试系统进行测量，优先采用自动测试系统进行测量。

在上述技术方案中，所述频率合成器选用具有多重调节能力，每一个信号输出频率有多种频率配置关系可以供选择的频率合成器。频率合成器可采用频率合成芯片为直接数字频率合成芯片(DDS)频率合成器，DDS与混频锁相环匹配，利用DDS和混频锁相环的配置参数灵活可变的特性进行频率合成。

本发明的技术关键点是利用多重调节频率合成器的多个可调节因子，灵活配置的频率合成方法这种思想。该思想一改以前对于确定的输出频率，其合成方案的频率配置关系总是一定的情况，利用多重(三重以上)调节的频率合成方案任一输出频率都可能有多种频率配置关系这一特点，在确保得到输出频率的前提下，通过对输出信号的实测(可利用相噪自动测试系统进行测试)，选择频谱纯度尤其是杂散指标好的频率配置关系，将其存入RAM中。实际使用频率合成器时以查表方式，从RAM中读出对应频率关系进行配置。以达到设计高分辨率，低杂散低相噪的捷变频微波毫米波频率合成器的目的，从而提高了微波毫米波频率合成器的性能，尤其是大大减小了频率合成器杂散指标的调试难度。

依据本发明的方法设计频率合成器，可以极大地降低频率合成器的设计难度，更能大大地降低调试难度。本发明的频率合成方法，其方案实质上是一种规避方案，可以非常有效地避开不可完全预期的相关和不相关干扰。只要可供选择的频率配置关系足够多，则总能找到不受或只受到很小干扰的频率配置关系。在已有自动相噪测试系统的今天，上述方法带来的难度和工作量，远比以前要小的多。

采用本发明技术方案所产生的低杂散低相噪频率合成信号，可应用于恶劣环境条件下的雷达、通信等系统中。对于其它复杂环境下运用的各种微波检测系统与毫米波检测系统，采用本发明技术方案所产生的频率合成信号也具有相当的应用价值。

本发明与现有技术的频率合成方法相比，其突出的有益效果概括起来有以下两点：

1、本发明可极大地降低频率合成器的设计与调试难度。

2、对于微波和毫米波频段输出信号杂散相噪要求高的应用场合，本方法的优势更为明显。

附图说明

附图1是本发明选定采用的频率合成器三重调节方案原理框图。。

附图中的各标号的标识对象为：1是基准晶体振荡器1；2-1、2-2、2-3是带通滤波器；3-1、3-2是混频器；4是集成锁相环芯片；M₁倍频、M₂倍频、4倍频是倍频器。

具体实施方式

下面以三重调节频率合成方案为例来说明本发明的实施方式。

本发明是在发明人在先完成的三重调节频率合成方案的基础上开发出的一种新的基于多重调节、灵活配置的三重调节频率合成方法。所给实施例也是建立在原技术方案的一个实施例基础上。

原技术方案的施实例是发明人在先研制完成的一个8mm频段的捷变频频率合成器，其主要技术指标为：频率范围35GHz±200MHz，频率步进2MHz，相位噪声L(1KHz)_dB≤-87dBc/Hz，杂散Φ_s(f)≤-55dBc，全频段频率转换时间≤15μS。该方案将锁相环设计在X频段，然后通过4倍频到8MM频段；通过将DDS与PLL方案相结合以解决细步进与捷变频的矛盾；利用混频环降低PLL的倍增因子(环路分频比)，从而降低PLL低通型相位噪声的影响以提高合成信号的相噪指标；利用改进的三重调节算法通过调节多个因子的组合，将DDS输出信号的可预测的杂散都排除在PLL输出信号带外，以期得到良好的杂散表现。

当DDS芯片采用AD9956(采用300MHz的时钟信号)，锁相环芯片采用ADF4252时，具体输出频率对应的三重调节算法如下：

该频率合成器的输出频率由式(1)确定，

$f_{\mathrm{out}}=4\×[f_m-\frac{N}{R}(f_{\mathrm{clk}}+f_{\mathrm{DDS}})]---\left(1\right)$

设锁相环的设计环路带宽为B_L，为了将杂散排除在环路带宽之外，则需

            [L·f_DDS-f_clk]＞＞B_L，L＝1，2，3，....，           (2)

此时，DDS输出频率为

$f_{\mathrm{DDS}}=\frac{K\·f_{\mathrm{clk}}}{2^n}---\left(3\right)$

K为DDS的频率控制字，n为DDS字长，进而有

$\frac{f_{\mathrm{clk}}+10B_L}{L+1}+B_L<f_{{\mathrm{DDS}}_{\min }}<f_{{\mathrm{DDS}}_{\max }}<\frac{f_{\mathrm{clk}}-10B_L}{L}---\left(4\right)$

当AD9956输出频率范围在

可选择将DDS的十阶以下的杂散都可以排除在环路带宽之外(B_L≤500kHz)的对应DDS输出频率。

在采用以上方案并根据相应算法取得频率配置关系，将该频率合成器联入系统之后，发明人发现由于频率合成器受到了其它难以预测位置的相关和非相关信号的干扰，在很多输出频率点上的杂散指标均难以达到要求，相当多的频点输出杂散水平仅为Φ_s(f)≤-30～-20dBc，甚至更差，且经过反复调试也无法完全解决杂散水平指标不够的问题(参见表一)。

本发明正是发明人为了解决这一问题而进行的进一步研究。

本发明解决原技术方案存在的问题所选用的频率合成器，是在原频率合成器技术方案基本不变的基础上增加了一个存储芯片，以存储频率配置关系(各个可调的分频比)，其方案原理结构如附图1所示。它主要包括基准晶体振荡器1，带通滤波器2-1、2-2、2-3，直接数字频率合成芯片DDS，混频器3-1、3-2，作为倍频器的M₁倍频、M₂倍频、4倍频，除R分频器，包括鉴相鉴频电路和环路除N分频电路的集成锁相环芯片4，环路滤波器、压控振荡器VCO。DDS与其输入时钟混频，再经过除R分频器，作为锁相环的鉴相参考信号。环路VCO振荡输出信号的一个反馈信号与另一路点频信号源通过混频器混频后，再经除N分频器后作为鉴相器的另一路鉴相信号，鉴相输出一个误差电压，经环路滤波后控制VCO的振荡频率，从而保证整个频率源在宽温度范围内输出频率的准确性和稳定性。构成频率合成器的器件均可从市场上获得。

采用上述频率合成器进行频率合成的具体实施步骤如下：

(1)对频率合成器每一个输出频率，排除已确定干扰计算得出其所有的频率配置关系。以输出频率35GHz为例可得到如表二所示的各种频率配置关系。

(2)设置频率合成器至对应输出频率，并利用自动相噪测试系统测量每一种频率配置关系下输出信号的频谱水平，将满足要求的最佳一个频率配置关系存储。

(3)重复3)步骤，直至走完要求的所有输出频率点，得到若干能有效避开合成器本身产生的相关干扰的频率配置关系；

(4)将所有满足要求的频率配置关系列表存入到RAM中，以供最终查表之用。

同样，利用上述步骤可得到输出频率35.002GHz的频率关系(参见表三)。从表二、表三可以看到：本发明的频率合成方法与现有技术的三重调节算法相比，明显更为灵活，通过采用本发明的方法，频率合成器输出频率相位杂散指标在全输出频段范围达到Φ_s(f)≤-55dBc，满足了应用要求(参见表四)，大大优于利用现有技术的三重调节算法得到的输出杂散指标(参见表一)。

上述实施例是基于三重调节灵活配置的频率合成方法，基于四重调节或四重以上调节灵活配置的频率合成方法，其具体实施步骤与基于三重调节灵活配置的频率合成方法实施步骤基本是一样的，所不同的地方仅是计算的频率配置关系(对应表二、表三)更多一些。

表一  利用现有技术三重调节算法配置情况

表二  f_out＝35GHz时的调节参数组合情况

注：**黑体标示的组合(序号4)可以达到最理想的杂散指标。

    *黑体标示的组合(序号1)为使用现有技术三重调节算法计算的组合。

表三  f_out＝35.002GHz时的调节参数组合情况

注：**黑体标示的组合(序号6)可以达到最理想的杂散指标。

    *黑体标示的组合(序号1)为使用现有技术三重调节算法计算的组合。

*黑体标示的组合(序号1)为使用现有技术三重调节算法计算的组合。

表四  利用本发明得到的配置情况

Claims (7)

1.一种低相位杂散的频率合成方法，其特征是包括以下步骤：

(1)选定能满足相噪和变频时间要求，并能覆盖所需频段范围的多重调节频率合成器；

(2)对频率合成器的每一个输出频率，基于可变的多重调节方案，预先计算得出其所有的去除已有确定干扰后的频率配置关系；

(3)设置频率合成器至对应的输出频率，利用位噪声测试系统测量每一种频率配置关系下输出信号的频谱水平，将所有满足要求的频率配置关系保存起来；

(4)重复步骤(3)，直至走完要求的所有输出频率点；

(5)频率合成器的每一个输出频率，选取步骤(3)得到的频率配置关系中满足要求的对应频率配置关系，以列表方式存储到RAM/ROM中，可得到若干个能有效避开合成器本身产生的相关干扰的频率配置关系。

2.根据权利要求1所述的低相位杂散的频率合成方法，其特征是，频率合成器的每一个输出频率，选取步骤(3)得到的频率配置关系中一个最佳的对应频率配置关系以列表方式存储到RAM/ROM中。

3.根据权利要求1所述的低相位杂散的频率合成方法，其特征是，所述计算采用CPU进行计算。

4.根据权利要求3所述的低相位杂散的频率合成方法，其特征是，所述CPU选用单片机、DSP、FPGA、CPLD中的一种。

5.根据权利要求1所述的低相位杂散的频率合成方法，其特征是，频谱采用自动相位噪声测试系统测量。

6.根据权利要求1中所述的低相位杂散的频率合成方法，其特征是，所述频率合成器选用具有多重调节能力，每一个信号输出频率有多种频率配置关系可以供选择的频率合成器。

7.根据权利要求6中所述的低相位杂散的频率合成方法，其特征是，所述频率合成器中的频率合成芯片为直接数字频率合成芯片DDS，与混频锁相环相匹配，利用DDS和混频锁相环的配置参数灵活可变的特性进行频率合成。

Images