CN110729996A - 一种小型化两次锁相的锁相环电路及方法 - Google Patents

一种小型化两次锁相的锁相环电路及方法 Download PDF

Info

Publication number
CN110729996A
CN110729996A CN201911100664.4A CN201911100664A CN110729996A CN 110729996 A CN110729996 A CN 110729996A CN 201911100664 A CN201911100664 A CN 201911100664A CN 110729996 A CN110729996 A CN 110729996A
Authority
CN
China
Prior art keywords
phase
circuit
frequency
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911100664.4A
Other languages
English (en)
Other versions
CN110729996B (zh
Inventor
杨宜生
白亮
李维亮
李振风
李墩泰
兰天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Electronics Technology Instruments Co Ltd CETI
Original Assignee
China Electronics Technology Instruments Co Ltd CETI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Electronics Technology Instruments Co Ltd CETI filed Critical China Electronics Technology Instruments Co Ltd CETI
Priority to CN201911100664.4A priority Critical patent/CN110729996B/zh
Publication of CN110729996A publication Critical patent/CN110729996A/zh
Application granted granted Critical
Publication of CN110729996B publication Critical patent/CN110729996B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本公开提供了一种小型化两次锁相的锁相环电路及方法，根据宽带VCO的输出频率计算出所需要的取样环的输入信号的设置频率，以及相应的分频电路、开关电路和各鉴相器的设置状态；进行第一次锁相，控制第一鉴相器和第一开关电路，将宽带VCO经过第三分频电路的分频信号输入第一鉴相器，与第二分频电路的输出信号进行相位比较，实现锁相环的快速锁定，进行第二次锁相，根据输出频率值确定第二开关电路和第三开关电路的输出信号，将倍频电路的输出信号与宽带VCO的反馈信号在混频器中进行混频，根据差频得到的信号范围进行各开关电路的切换，实现锁相。

Description

一种小型化两次锁相的锁相环电路及方法
技术领域
本公开属于锁相环电路设计技术领域，涉及一种小型化两次锁相的锁相环电路及方法。
背景技术
本部分的陈述仅仅是提供了与本公开相关的背景技术信息，不必然构成在先技术。
锁相环是产生高纯信号的必要手段，它的使用范围非常广，如应用于雷达系统测试、卫星通信、导航、量子计算等领域，是现代电子系统中的必不可少组成部分。随着电子技术的不断发展，各类电子系统对测试信号的主要性能指标，如频率分辨率、相位噪声、杂散、频率范围等，提出了越来越高的要求。并且在构建卫星通信系统、雷达T/R组件测试系统时，往往需要上百路的产生信号，这就对锁相环的体积、成本提出了很高的要求。
目前主要的锁相环设计技术主要有：直接频率合成技术、锁相环频率合成技术和直接数字式频率合成技术。
直接频率合成技术一般由一个或者几个高稳定、高纯度的晶体参考源，通过倍频、分频和混频技术进行加、减、乘、除运算，产生各种频率，再通过电子开关对所需要的频率进行选择输出，这种方式产生的信号纯度高，但是可选的频率范围小，而且体积较大，成本昂贵。
锁相环频率合成技术主要由压控振荡器、鉴相器、可变分频器和环路滤波器组成。压控振荡器的输出信号经可变分频器后在鉴相器内与参考信号相位比较。当压控振荡器发生频率漂移时，鉴相器输出的控制电压也随之变化，从而使压控振荡器频率始终锁定在N倍的参考频率上。这种设计方式产生的信号频率范围宽，电路结构简单，体积小，但是由于分频次数过多，造成输出信号相位噪声恶化，无法满足高性能测试系统的需求。
直接数字式频率合成技术是一种将先进的数字处理理论与方法引入信号合成领域的一项新技术。它主要由五部分组成：参考时钟、相位累加器、正弦查找表、D/A转换器和低通滤波器。基本工作原理是根据正弦函数的产生，从相位角度出发，用不同的相位给出不同的电压幅度，经过低通滤波器平滑处理就可以得到所需波形。这种设计方式产生的信号相位噪声低，频率切换时间快，但是往往会在信号近端引入杂散信号，影响测试信号的使用。
据发明人了解，在现有的宽带锁相环电路中，常用的锁相环方案大多采用集成锁相环芯片和专用VCO来组建，它具有电路结构简单，功耗小等特点，但是由于频段高，频率范围宽，相位噪声无法达到较好的效果。
常用的锁相环频率合成技术为了实现高的频率分辨率，往往采用小数分频环来锁相主环路的参考信号，并将宽带VCO输出信号进行分频，得到的信号作为反馈鉴相信号，由于分频比次数过高，导致输出本振信号的相位噪声恶化。
直接数字式频率合成技术受限于器件可用的最高时钟频，输出频率上限不高无法产生射频波段的输出信号频率，此技术中必不可少的DAC器件的使用使得它的输出信号中会产生比较多的杂散信号，影响信号质量。
发明内容
本公开为了解决上述问题，提出了一种小型化两次锁相的锁相环电路及方法，本公开利用宽带VCO芯片实现锁相环电路，在实现极低相位噪声的同时，设计中省去了小数分频环，大大减少了采用的器件数量，节省了PCB板的空间，保证了信号纯度，降低了调试难度，减小了功耗。
根据一些实施例，本公开采用如下技术方案：
一种小型化两次锁相的锁相环电路，包括取样环、若干分频电路、倍频电路、混频器和开关电路，其中：
所述取样环用于接收输入信号，经过多次功分后传输给第一分频电路、倍频电路和第二分频电路，第一分频电路与第一混频器连接，倍频电路与第二混频器连接，第一混频器将第二混频器的输出信号与第一分频电路的输出信号进行混频，进入第二鉴相器，得到第二次鉴相需要的反馈信号；
第二混频器将宽带VCO和取样环输入信号的倍频信号进行混频，取其差频信号，宽带VCO同时进入第三分频电路，分频信号和第二分频电路的信号进入第一鉴相器，作为第一次鉴相的反馈信号；
第一鉴相器和第二鉴相器之间具有第一开关电路，以实现第一次鉴相和第二次鉴相的切换，环路滤波器对各鉴相器的输出电压进行滤波处理，减小纹波电压对输出信号的影响，并连接宽带VCO，控制输出信号。
作为可选择的实施方式，所述第一混频器和第二混频器之间设置有第二开关电路，以选择是否需要进行第一混频器的第二次混频。
作为可选择的实施方式，所述第二开关电路和第一混频器之间连接有第三开关电路，用来选择第一混频器和第二混频器的输出信号给第二鉴相器。
作为可选择的实施方式，所述取样环连接有锁相环电路，以接收由锁相环电路产生的频率范围在3.2GHz～3.25GHz范围的输入信号。
作为可选择的实施方式，所述第一分频电路对输入信号的输出信号进行分频处理，根据控制能够产生1/2、1/4、1/8、1/16的分频信号。
作为可选择的实施方式，所述第二分频电路为32分频点路，对取样环输入信号进行1/32分频，产生参考信号。
作为可选择的实施方式，所述第三分频电路位4分频电路。
作为可选择的实施方式，所述第一鉴相器用于第一次鉴相，将4分频电路输出的分频信号和32分频电路产生的参考信号进行相位比较。
作为可选择的实施方式，所述第二鉴相器用于第二次鉴相，将开关电路第三开关电路的输出鉴相信号和32分频电路产生的参考信号进行相位比较。
基于上述电路的工作方法，包括：
首先，根据宽带VCO的输出频率计算出所需要的取样环输入信号频率，以及相应的分频电路、开关电路和各鉴相器的设置状态；
进行第一次锁相，控制第一鉴相器和第一开关电路，将宽带VCO经过第三分频电路的分频信号输入第一鉴相器，与第二分频电路的输出信号进行相位比较，实现锁相环的快速锁定。
进行第二次锁相，根据输出频率值确定第二开关电路和第三开关电路的输出信号，将倍频电路的输出信号与宽带VCO的反馈信号在混频器中进行混频，根据差频得到的信号频率进行各开关电路的切换，实现第二次锁相。
作为可选择的实施方式，如果差频得到的信号大于设定的鉴相频率值，则继续与第一分频电路的输出信号在第一混频器中进行混频处理，得到差频信号作为第二鉴相器的鉴相信号，并通过第一开关电路的切换，实现整个的锁相环路。
作为可选择的实施方式，如果第二混频器输出的差频信号在设定的鉴相频率值范围内，就直接经过第二开关电路、第三开关电路输出到第二鉴相器的鉴相信号。
作为可选择的实施方式，最终输出的本振信号范围为5GHz---10.4GHz。
与现有技术相比，本公开的有益效果为：
本公开采用两个鉴相器依次锁相的设计方法，先利用本振信号的分频信号直接进行锁相电路设计，再通过开关切换鉴相器，让本振信号与参考信号的谐波进行混频，再进行锁相，实现低噪声的宽带信号输出。
本公开的两次鉴相的参考信号均由同一个信号产生，既实现了电路的小型化设计，又保证了信号纯度。
本公开的设计电路在PCB板实现，全部电路占用面积小。供电和控制信号通过穿芯电容与PCB板相连接，中间由金属腔体隔开，有效减少了电源对微波信号的干扰，提高输出信号的性能指标，电路结构紧凑，集成化程度高。设计中采用了腔体隔离的处理方式，能够有效地抑制杂散信号的辐射。
附图说明
构成本公开的一部分的说明书附图用来提供对本公开的进一步理解，本公开的示意性实施例及其说明用于解释本公开，并不构成对本公开的不当限定。
图1是本公开的结构示意图。
具体实施方式：
下面结合附图与实施例对本公开作进一步说明。
应该指出，以下详细说明都是例示性的，旨在对本公开提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本公开所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本公开的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
正如背景技术中所述的，现有的锁相环电路设计技术中，设计的锁相环电路经常需要具有频率步进小、频率范围宽、相位噪声低等特点，为了达到这个要求，往往需要设计小数环、取样环、宽带锁相环等多个锁相环，以保证输出的本振信号性能指标能够满足整机指标的要求。由于输出频率范围宽，并且工作频率较高，需要采用宽带YTO或者宽带VCO芯片。前者体积庞大，功耗高，且不利于调试工作，无法放置在小型化便携式测试系统中。而宽带集成VCO的体积小，工作方式简单，但是其相位噪声指标不够理想，简单的锁相环设计电路无法达到较高的性能指标。
针对上述问题，本公开提供了一种小型化两次锁相的锁相环电路，利用宽带VCO芯片实现锁相环电路，输出的频率范围为5GHz---10.4GHz，10.4GHz信号的相位噪声能够达到的-121dBc/Hz@10kHz。在实现极低相位噪声的同时，设计中省去了小数分频环，大大减少了采用的器件数量，节省了PCB空间，保证了信号纯度，降低了调试难度，减小了功耗。
一种两次锁相的宽频段锁相环电路，如图1所示，该电路需要的元器件少，结构简单，体积小，性能指标高。该电路将输入的取样环信号(3.2GHz---3.25GHz)功分成两路，一路进行32分频后，得到100MHz左右的高纯信号，作为两次锁相共用的参考信号。另外一路取样环信号进行分频和倍频处理后，可以产生多种的谐波信号，该信号用来与宽带VCO的反馈信号进行混频，得到鉴相信号。锁相环中包含有2个鉴相器，分别用来完成两次锁相过程。第一次锁相时，宽带VCO的四分频信号直接进入一个鉴相器与参考信号构成锁相环路，实现环路的快速锁定。由于分频比较高，此时输出信号的相位噪声较差。接着迅速切换到另一个鉴相器，同时将宽带VCO的输出信号与取样环信号的谐波进行混频，最终得到50MHz左右的反馈信号。由于第二次锁相过程反馈信号由混频方式得到，因此能够大大优化输出信号的相位噪声。
如图1所示，电路具体由取样环输入信号1、分频电路2、倍频电路3、32分频电路4、混频器5、混频器6、开关电路7、开关电路8、4分频电路9、鉴相器10、鉴相器11、开关电路12、环路滤波器13、宽带VCO14等部分组成。
取样环输入信号1是由锁相环电路产生，频率范围在3.2GHz～3.25GHz范围；分频电路2对取样环输入信号1的输出信号进行分频处理，根据控制能够产生1/2、1/4、1/8、1/162的分频信号；倍频电路3为阶跃二极管，能够产生取样环输入信号的整数倍谐波。32分频电路4对取样环输入信号1进行32次分频，产生100MHz左右的参考信号。混频器5主要将混频器6的输出信号与分频电路2的输出信号进行混频，得到第二次鉴相需要的反馈信号；混频器6将宽带VCO14和取样环输入信号1的倍频信号进行混频，取其差频信号；开关电路7选择是否需要与混频器5进行第二次混频；开关电路8用来选择混频器5或者混频器6的输出信号给鉴相器10；4分频电路9对宽带VCO14的反馈信号进行4分频处理，作为第一次鉴相的反馈信号；鉴相器10用于第二次鉴相，将开关电路8的输出鉴相信号和32分频电路4产生的参考信号进行相位比较；鉴相器11用于第一次鉴相，将4分频电路9输出的分频信号和32分频电路4产生的参考信号进行相位比较；开关电路12用来完成第一次鉴相和第二次鉴相的切换。环路滤波器13对鉴相器的输出电压进行滤波处理，减小纹波电压对输出信号的影响，并且开关电路12切换时保证环路的稳定性；宽带VCO 14输出频率为5GHz～10.4GHz，具有宽频段、低噪声的特点。
工作原理如下：
首先，上位机根据宽带VCO 14的输出频率计算出所需要的取样环信号1的输出频率，以及相应的分频电路2的分频比设置、开关电路7、开关电路8、鉴相器10、鉴相器11的设置状态。设置好取样环信号1的输出频率后，开始进行两次锁相过程：第一次锁相时，控制鉴相器11和开关电路12，将宽带VCO14经过4分频电路9的分频信号输入鉴相器11，与32分频电路4的输出信号进行相位比较，实现锁相环的快速锁定，由于设置的分频比较大，输出本振信号的相位噪声较差；接着进行第二次锁相，根据输出频率值确定开关电路7、开关电路8的输出信号，先将倍频电路3的输出信号与宽带VCO14的反馈信号在混频器6中进行混频，如果差频得到的信号大于100MHz，则继续与分频电路2的输出信号在混频器5中进行混频处理，得到差频信号作为鉴相器10的鉴相信号，并通过开关电路12的切换，实现整个的锁相环路。如果混频器6输出的差频信号小于100MHz，就直接经过开关电路7、开关电路8输出到鉴相器10的鉴相信号。最终输出的本振信号范围为5GHz---10.4GHz，具有低相位噪声、低杂散等优点，同时两次鉴相使用的参考信号均由取样信号分频产生，既实现了电路的小型化设计，又保证了信号纯度。
设计电路在PCB板实现，印制板板材选用Rogers4350B，全部电路仅占用16cm×9cm的面积。供电和控制信号通过穿芯电容与PCB板相连接，中间由金属腔体隔开，有效减少了电源对微波信号的干扰，提高输出信号的性能指标。
综上，本电路输出的本振信号输出频率范围宽，可达到5GHz---10.4GHz，可满足多种应用的需求。
输出的本振信号具有低的相位噪声，10.4GHz的本振信号在频偏10kHz处的相位噪声可低于-121dBc/Hz，能够满足高性能信号源的测试需求。
电路结构紧凑，集成化程度高。采用了腔体隔离的处理方式，能够有效地抑制杂散信号的辐射。
本领域内的技术人员应明白，本公开的实施例可提供为方法、系统、或计算机程序产品。因此，本公开可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本公开可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本公开是参照根据本公开实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述仅为本公开的优选实施例而已，并不用于限制本公开，对于本领域的技术人员来说，本公开可以有各种更改和变化。凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
上述虽然结合附图对本公开的具体实施方式进行了描述，但并非对本公开保护范围的限制，所属领域技术人员应该明白，在本公开的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本公开的保护范围以内。

Claims (10)

1.一种小型化两次锁相的锁相环电路，其特征是：包括取样环、若干分频电路、倍频电路、混频器和开关电路，其中：
所述取样环用于接收输入信号，并传输给第一分频电路、倍频电路和第二分频电路，第一分频电路与第一混频器连接，倍频电路与第二混频器连接，第一混频器将第二混频器的输出信号与第一分频电路的输出信号进行混频，进入第二鉴相器，得到第二次鉴相需要的反馈信号；
第二混频器将宽带VCO和取样环输入信号的倍频信号进行混频，取其差频信号，宽带VCO同时进入第三分频电路，分频信号和第二分频电路的信号进入第一鉴相器，作为第一次鉴相的反馈信号；
第一鉴相器和第二鉴相器之间具有第一开关电路，以实现第一次鉴相和第二次鉴相的切换，环路滤波器对各鉴相器的输出电压进行滤波处理，减小纹波电压对输出信号的影响，并连接宽带VCO，输出信号。
2.如权利要求1所述的一种小型化两次锁相的锁相环电路，其特征是：所述第一混频器和第二混频器之间设置有第二开关电路，以选择是否需要进行第一混频器的第二次混频。
3.如权利要求1所述的一种小型化两次锁相的锁相环电路，其特征是：所述第二开关电路和第一混频器之间连接有第三开关电路，用来选择第一混频器或第二混频器的输出信号给第二鉴相器。
4.如权利要求1所述的一种小型化两次锁相的锁相环电路，其特征是：所述取样环连接有锁相环电路，以接收由锁相环电路产生的频率范围在3.2GHz～3.25GHz范围的输入信号。
5.如权利要求1所述的一种小型化两次锁相的锁相环电路，其特征是：所述第一分频电路对输入信号的输出信号进行分频处理，根据控制能够产生1/2、1/4、1/8、1/16的分频信号；
或，所述第二分频电路为32分频点路，对取样环输入信号进行32分频，产生参考信号；
或，所述第三分频电路位4分频电路。
6.如权利要求5所述的一种小型化两次锁相的锁相环电路，其特征是：所述第一鉴相器用于第一次鉴相，将4分频电路输出的分频信号和32分频电路产生的参考信号进行相位比较；
或，所述第二鉴相器用于第二次鉴相，将开关电路第三开关电路的输出鉴相信号和32分频电路产生的参考信号进行相位比较。
7.基于权利要求1-6中任一项所述的电路的工作方法，其特征是：包括：
根据宽带VCO的输出频率计算出所需要的取样环的输入信号的设置频率，以及相应的分频电路、开关电路和各鉴相器的设置状态；
进行第一次锁相，控制第一鉴相器和第一开关电路，将宽带VCO经过第三分频电路的分频信号输入第一鉴相器，与第二分频电路的输出信号进行相位比较，实现锁相环的快速锁定，
进行第二次锁相，根据输出频率值确定第二开关电路和第三开关电路的输出信号，将倍频电路的输出信号与宽带VCO的反馈信号在混频器中进行混频，根据差频得到的信号范围进行各开关电路的切换，实现锁相。
8.如权利要求7所述的方法，其特征是：如果差频得到的信号大于设定值，则继续与第一分频电路的输出信号在第一混频器中进行混频处理，得到差频信号作为第二鉴相器的鉴相信号，并通过第一开关电路的切换，实现整个的锁相环路。
9.如权利要求7所述的方法，其特征是：如果第二混频器输出的差频信号小于设定值，就直接经过第二开关电路、第三开关电路输出到第二鉴相器的鉴相信号。
10.如权利要求7所述的方法，其特征是：最终输出的本振信号范围为5GHz---10.4GHz。
CN201911100664.4A 2019-11-12 2019-11-12 一种小型化两次锁相的锁相环电路及方法 Active CN110729996B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911100664.4A CN110729996B (zh) 2019-11-12 2019-11-12 一种小型化两次锁相的锁相环电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911100664.4A CN110729996B (zh) 2019-11-12 2019-11-12 一种小型化两次锁相的锁相环电路及方法

Publications (2)

Publication Number Publication Date
CN110729996A true CN110729996A (zh) 2020-01-24
CN110729996B CN110729996B (zh) 2023-05-26

Family

ID=69223949

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911100664.4A Active CN110729996B (zh) 2019-11-12 2019-11-12 一种小型化两次锁相的锁相环电路及方法

Country Status (1)

Country Link
CN (1) CN110729996B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111371451A (zh) * 2020-03-18 2020-07-03 深圳市紫光同创电子有限公司 锁相环的锁定检测方法、锁相环及其频率锁定检测控制器
CN115396033A (zh) * 2022-06-30 2022-11-25 北京邮电大学 下载信号的方法、电子设备和存储介质
CN117459061A (zh) * 2023-12-25 2024-01-26 成都威频通讯技术有限公司 一种信号合成器

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1237042A (zh) * 1998-03-19 1999-12-01 科内克森特系统公司 多频带调制技术
US20110304365A1 (en) * 2010-06-15 2011-12-15 Mstar Semiconductor, Inc. Fast phase locking system for automatically calibrated fractional-n pll
CN204669344U (zh) * 2015-07-08 2015-09-23 中国电子科技集团公司第五十四研究所 一种锁相环频率预置电路
CN105071804A (zh) * 2015-07-23 2015-11-18 中国电子科技集团公司第四十一研究所 一种低相噪宽频段微波本振源电路及其实现方法
CN205051680U (zh) * 2015-09-30 2016-02-24 中星联华科技（北京）有限公司 一种频率源发生器
CN105429641A (zh) * 2015-12-16 2016-03-23 贵州航天计量测试技术研究所 一种防错锁高性能宽带微波频率合成器
CN106385255A (zh) * 2016-08-17 2017-02-08 中国电子科技集团公司第四十研究所 一种低噪声高分辨率可调谐的多环频率合成装置及方法
CN207427123U (zh) * 2017-12-15 2018-05-29 贵州航天计量测试技术研究所 一种采用锁相环滤波原理的超宽带低相噪频率源
WO2018126800A1 (zh) * 2017-01-09 2018-07-12 成都西蒙电子技术有限公司 一种低相位噪声频率合成器
CN207939498U (zh) * 2018-07-16 2018-10-02 成都仁健微波技术有限公司 一种低相噪频率综合器
CN108933597A (zh) * 2018-07-31 2018-12-04 四川众为创通科技有限公司 一种宽带低相噪细步进频率合成器及频率合成方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1237042A (zh) * 1998-03-19 1999-12-01 科内克森特系统公司 多频带调制技术
US20110304365A1 (en) * 2010-06-15 2011-12-15 Mstar Semiconductor, Inc. Fast phase locking system for automatically calibrated fractional-n pll
CN204669344U (zh) * 2015-07-08 2015-09-23 中国电子科技集团公司第五十四研究所 一种锁相环频率预置电路
CN105071804A (zh) * 2015-07-23 2015-11-18 中国电子科技集团公司第四十一研究所 一种低相噪宽频段微波本振源电路及其实现方法
CN205051680U (zh) * 2015-09-30 2016-02-24 中星联华科技（北京）有限公司 一种频率源发生器
CN105429641A (zh) * 2015-12-16 2016-03-23 贵州航天计量测试技术研究所 一种防错锁高性能宽带微波频率合成器
CN106385255A (zh) * 2016-08-17 2017-02-08 中国电子科技集团公司第四十研究所 一种低噪声高分辨率可调谐的多环频率合成装置及方法
WO2018126800A1 (zh) * 2017-01-09 2018-07-12 成都西蒙电子技术有限公司 一种低相位噪声频率合成器
CN207427123U (zh) * 2017-12-15 2018-05-29 贵州航天计量测试技术研究所 一种采用锁相环滤波原理的超宽带低相噪频率源
CN207939498U (zh) * 2018-07-16 2018-10-02 成都仁健微波技术有限公司 一种低相噪频率综合器
CN108933597A (zh) * 2018-07-31 2018-12-04 四川众为创通科技有限公司 一种宽带低相噪细步进频率合成器及频率合成方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王李飞，等: ""基于低频窄带的超高性能高频宽带合成源设计"" *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111371451A (zh) * 2020-03-18 2020-07-03 深圳市紫光同创电子有限公司 锁相环的锁定检测方法、锁相环及其频率锁定检测控制器
WO2021184632A1 (zh) * 2020-03-18 2021-09-23 深圳市紫光同创电子有限公司 锁相环的锁定检测方法、锁相环及其频率锁定检测控制器
CN111371451B (zh) * 2020-03-18 2023-02-28 深圳市紫光同创电子有限公司 锁相环的锁定检测方法、锁相环及其频率锁定检测控制器
CN115396033A (zh) * 2022-06-30 2022-11-25 北京邮电大学 下载信号的方法、电子设备和存储介质
CN117459061A (zh) * 2023-12-25 2024-01-26 成都威频通讯技术有限公司 一种信号合成器
CN117459061B (zh) * 2023-12-25 2024-04-09 成都威频通讯技术有限公司 一种信号合成器

Also Published As

Publication number Publication date
CN110729996B (zh) 2023-05-26

Similar Documents

Publication Publication Date Title
TWI443971B (zh) 具成本效益的低雜訊單迴路微波合成器以及用於校準和程式規劃其之方法
CN110729996B (zh) 一种小型化两次锁相的锁相环电路及方法
US7701299B2 (en) Low phase noise PLL synthesizer
CN104135280B (zh) 一种谐波发生加混频的频率源电路
KR101664634B1 (ko) 주파수 신호 생성 시스템 및 디스플레이 장치
CN105071804B (zh) 一种低相噪宽频段微波本振源电路及其实现方法
US20090296878A1 (en) Frequency divider
CA2879231C (en) Ultra low phase noise signal source
CN106067815B (zh) 一种基于dds和小数分频锁相环的频率合成器
CN113162617B (zh) 一种低相噪x波段频率源及其调制方法
CN113541678A (zh) 一种双环混频锁相电路、装置及锁相方法
CN117081583B (zh) 一种提高相位噪声的频率源
CN113258929B (zh) 一种低相位噪声频率源电路
CN106209089A (zh) 一种单环路分频式宽带锁相频率合成器
CN116827340A (zh) 一种频率综合器及其频率合成方法
EP1138119A1 (en) Phase locked loop frequency generating circuit and a receiver using the circuit
CN117081588A (zh) 一种宽带低相噪捷变频率合成器及其信号合成方法
KR101007210B1 (ko) 항공 전자용 소형 고주파 주파수 합성기
US20140062605A1 (en) Method and apparatus for a synthesizer architecture
CN104702279A (zh) 一种锁相环频率合成器
CN202713275U (zh) 窄带频率可调的pll振荡电路
CN107332559B (zh) 一种高纯甚高频信号的生成装置及方法
CN111464181A (zh) 一种射频信号源
CN220022782U (zh) 一种锁相环频率综合器和电子设备
CN113852385B (zh) 一种优化接收机相位噪声的方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 266555 No. 98 Xiangjiang Road, Huangdao District, Qingdao City, Shandong Province

Applicant after: CLP kesiyi Technology Co.,Ltd.

Address before: 266555 No. 98 Xiangjiang Road, Huangdao District, Qingdao City, Shandong Province

Applicant before: CHINA ELECTRONICS TECHNOLOGY INSTRUMENTS Co.,Ltd.

GR01 Patent grant
GR01 Patent grant