TWI443971B - 具成本效益的低雜訊單迴路微波合成器以及用於校準和程式規劃其之方法 - Google Patents

具成本效益的低雜訊單迴路微波合成器以及用於校準和程式規劃其之方法 Download PDF

Info

Publication number
TWI443971B
TWI443971B TW097113165A TW97113165A TWI443971B TW I443971 B TWI443971 B TW I443971B TW 097113165 A TW097113165 A TW 097113165A TW 97113165 A TW97113165 A TW 97113165A TW I443971 B TWI443971 B TW I443971B
Authority
TW
Taiwan
Prior art keywords
output
frequency
dds
circuit
input
Prior art date
Application number
TW097113165A
Other languages
English (en)
Other versions
TW200904010A (en
Inventor
周嘉浩
歐布里恩 大衛Ｅ.
Original Assignee
泰瑞達公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 泰瑞達公司 filed Critical 泰瑞達公司
Publication of TW200904010A publication Critical patent/TW200904010A/zh
Application granted granted Critical
Publication of TWI443971B publication Critical patent/TWI443971B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B28/00—Generation of oscillations by methods not covered by groups H03B5/00 - H03B27/00, including modification of the waveform to produce sinusoidal oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/12—Indirect frequency synthesis using a mixer in the phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

具成本效益的低雜訊單迴路微波合成器以及用於校準和程式規劃其之方法
本發明基本上係有關於電子裝置之自動測試設備(automatic test equipment，ATE)，特別是關於用以測試微波(microwave)及射頻(RF)電路之低雜訊、高頻率周期信號之合成。
用於諸如行動電話、傳呼器、和無線個人數位助理(personal data assistants；PDA)等消費性產品之高頻電子裝置之進展，產生了改善電子裝置測試之需求。同時，產品製造商亦有降低測試成本之壓力。
高頻電子裝置測試中之一重要元件係微波合成器(microwave synthesizer)。如同所習知的，"合成器"係用以產生可變頻率之測試信號之電子儀器。測試信號通常是具有低雜訊之單一頻率"頻調(tones)"。最新之合成器包含可程式電子裝置，其於廣闊之頻率範圍中提供高頻率解析度。"微波合成器"係產生輸出信號位於微波頻帶之合成器，意即，l＋億赫(Gigahertz；109 )左右或更高之頻率。
高頻裝置測試之一般方式包含量測該裝置產生之電子雜訊。執行此種形式之測試時，待測裝置(device under test)或"DUT"連接至一測試系統或"測試器"。測試器一般而言包含電源供應器、一微波合成器、和一取樣儀器。在測試程式之控制下，測試器啟動電源供應器以對DUT供應電力，使合成器輸出一輸入信號至DUT，並以取樣儀器量測 來自DUT之輸出信號。接著量測輸出信號上之雜訊，並將量測之雜訊與測試範圍做比較，以玆判定DUT之雜訊性能是否在測試範圍之內。
對於許多高頻裝置，來自DUT之輸出信號通常係施加至DUT之輸入信號之函數。舉例而言，若輸入信號具有一頻率FIN，則輸出通常亦具有頻率FIN，或是其倍數。精確的輸入－輸出關係取決於被測試裝置之種類，但某些輸入和輸出間之數值關係幾乎總是存在著。例如，任何合成器產生之雜訊可能出現在輸出信號。此雜訊對於DUT之任何雜訊量測產生不確定性，因為其難以確認量測到的雜訊究竟是DUT本身所產生的抑或是合成器所注入的。
因此，合成器的雜訊是一個極為重要的規格。藉由降低此雜訊，量測之不確定性相對地降低，而測試之品質則得以增進。
由於許多電子裝置使用特定種類的相位調變機制，故合成器產生低相位雜訊特別關鍵。如同所習知的，"相位雜訊"係指裝置產生之信號相位之變異。相位雜訊亦可以被視為時序上之抖動(timing jitter)。
測試系統開發者一直企圖設計出具有低相位雜訊之微波合成器。此等努力通常意味開發出包含彼此和諧運作之多重、可調整式鎖相迴路(phase-locked loop circuit)。
圖1顯示一傳統之多迴路合成器100之實例。合成器100顯示一具有三迴路之合成器；然而，其應理解，多迴路設計可以包含較多或較少數目之迴路，視目標應用之需 要而定。
在圖1的多迴路合成器100中，一主要鎖相迴路102接收一基頻輸入信號(Baseband In) 並產生一射頻輸出信號(RFOUT) 。主要鎖相迴路102在其正向路徑包含一相位比較器(phase comparator)110、一迴路濾波器/放大器(loop filter/amplifier)112、及一VCO(voltage-controlled oscillator；壓控振盪器)114，而在其回授路徑包含串聯之混合器(mixers)116/120和濾波器/放大器118/122。
附加之鎖相迴路104和106係用以產生更多高頻信號。鎖相迴路104和106各自均包含一相位比較器134/154、一迴路濾波器/放大器136/156、一VCO138/158、和一回授除頻器(feedback divider)140/160。輸入除頻器132/152係以分別自一時脈源130分出之輸入信號而提供。
鎖相迴路104和106之輸出端連接至主迴路102中的混合器116和120。混合器116和120連續地對RFOUT 進行降頻轉換，以產生一遠遠較低之頻率回授信號。相位偵測器110將極低頻回授信號與Baseband In 進行比較，而迴路102之運作傾向於迫使回授信號之頻率等於Baseband In 。
為了產生一預定之輸出頻率，RFOUT ，粗略及精細之調整均須進行。迴路104和106之除頻器132、152、140及160均被加以調整以建立一粗略之輸出頻率。Baseband In 則藉由諸如規劃一直接數位式合成裝置(direct digital synthesis device；DDS)之方式加以調整，以在除頻器所設 定之粗略頻率間進行調整。
多迴路合成器的許多設計特性均會產生低相位雜訊。舉例而言，時脈源130通常係一低雜訊、固定頻率之參考信號，諸如晶體振盪器(crystal oscillator)。迴路濾波器/放大器136和156通常具有長時間常數(time constants)，以降低引入主迴路102之混合器116和120之雜訊。主迴路102通常免於頻率除頻動作，以降低雜訊之放大效應。
然而，多迴路結構100之重大效益考量在於成本。該電路之元件數目極大，且需要許多濾波器。這些濾波器代價昂貴且佔據大量之空間。此外，由於多迴路合成器100包含互相作用之多重回授電路，以至於合成器100的穩定時間有時難以預測。
綜如上述，其需要一具有低相位雜訊、具有可預測穩定特性、和可以用比多迴路結構更低廉成本建構之微波合成器。
依據本發明一實施例，一種微波合成器包含：一參考振盪器，用以產生一參考頻率；一DDS調變電路，用以產生一調變DDS信號；以及一鎖相迴路，連接至該參考振盪器和該’DDS調變電路，用以產生一可變頻率輸出信號。該鎖相迴路包含一相位比較電路，其具有：一第一輸入端連接至該參考振盪器；一第二輸入端以接收一回授信號；以及一輸出端。該鎖相迴路更進一步包含一可控制振盪器，其具有：一連接至該相位比較電路輸出端之控制輸入端； 以及一用以產生可變頻率輸出信號之輸出端。此外，該鎖相迴路包含一混合器電路，其具有：一第一輸入端，連接至上述DDS調變電路；一第二輸入端，連接至該可控制振盪器之輸出端；以及一輸出端，連接至上述相位比較電路之第二輸入端。
依據本發明之另一實施例，一微波合成器包含一相位比較電路，其具有：一第一輸入端，以接收一參考頻率；一第二輸入端，以接收一回授信號；以及一輸出端。其亦包含一可控制振盪器，其具有：一連接至該相位比較電路輸出端之控制輸入端；以及一用以產生可變頻率輸出信號之輸出端。其更進一步包含一可程式除頻器(programmable divider)，其具有：一輸入端，連接至可控制振盪器之輸出端；以及一輸出端，以提供一除頻信號。此微波合成器又進一步包含一混合器電路，其具有：一第一輸入端，用以接收一調變信號；一第二輸入端，連接至上述可程式除頻器之輸出端；以及一輸出端，連接至上述相位比較電路之第二輸入端以提供該回授信號。
依據本發明之又另一實施例，一微波合成器包含一參考振盪器，用以產生一參考頻率。該微波合成器包含複數個倍頻單元(frequency multiplying units)，連接至該參考振盪器以各自分別產生該參考頻率不同倍數之輸出信號。其更進一步包含一第一DDS單元，其具有：一時脈輸入端，連接至該複數個倍頻單元；以及一輸出端，用以產生具有可程式之頻率及第一相位之第一DDS信號。此外，該微波 合成器更進一步包含一第二DDS單元，其具有：一時脈輸入端，連接至該複數個倍頻單元；以及一輸出端，用以產生具有該可程式頻率及一不同於第一相位之第二相位之第二DDS信號。一正交混合器電路(quadrature mixer circuit)具有：第一及第二輸入端，分別連接至第一及第二DDS電路之輸出端；一第三輸入端，連接至該複數個倍頻單元；以及一輸出端。該微波合成器更進一步包含一鎖相迴路，其具有：一第一輸入端，連接至該參考振盪器；一第二輸入端，連接至該正交混合器電路之輸出端；以及一輸出端，用以提供一可變頻率輸出信號。
本發明之新穎特徵由檢閱以下說明及圖式之後將趨於明白。
本說明書中使用之"包含"、"包括"和"具有"等用詞係以開放之形式提及特定對象擁有之項目、步驟、構件或特色。除非有特別指明，否則此等用詞並非用以表示限制更多項目、步驟、構件或特色加入之封閉式意義。
圖2顯示依據本發明一示範性實施例之一微波合成器200。微波合成器200包含一參考振盪器210、一DDS調變電路212、一鎖相迴路214、一輸出調節電路(output conditioning circuit)216、和一控制器260。控制器260提供輸入至DDS調變電路212、鎖相迴路214及輸出調節電路216，並接收來自該等電路之輸出以控制該等電路並選擇性地自該等電路讀取資訊。
DDS調變電路212較佳地包含複數個局部振盪器220a-220n。每一局部振盪器較佳地具有一輸入端連接至參考振盪器210，以及一輸出端以提供一信號，此信號之頻率係參考頻率之倍數。不同局部振盪器220a-220n之輸出頻率彼此不同。局部振盪器220a-220n連接至一對選擇器222及224之輸入端。每一選擇器222/224具有"n"個輸入端，每一輸入端提供予"n"個局部振盪器的其中之一。每一選擇器在控制器260的控制之下，將其"n"個輸入端上的其中一信號傳送至其輸出端。選擇器222具有一連接至頻率除頻器226之一輸出端，而頻率除頻器226亦包含一輸出端，DDS CLK ，連接至一DDS電路228之時脈輸入端。DDS電路228具有一輸出端，DDS OUT ，連接至一混合器230之第一輸入端。選擇器224具有一輸出端(LO)連接至混合器230之第二輸入端。選擇器222及224最好係由RF開關構成。一可選擇濾波器(selectable filter)232選擇性地連接至混合器230之輸出端。濾波器232最好建構為一低通濾波器(low pass filter)或一高通濾波器(high pass filter)。濾波器之輸出端傳送一調變DDS信號，DDS MOD ，至鎖相迴路214。
鎖相迴路214包含一相位比較器240、一迴路濾波器242、和一可控制振盪器244。相位比較器240之輸入端較佳地提供以一交又式開關(crossover switch)238。該交又式開關具有一連接至參考振盪器之第一輸入端，以及一用以接收回授信號之第二輸入端。其同時亦具有二輸出端，連 接至相位比較器240之第一和第二輸入端。交又式開關238具有二種模式：直通模式(pass-through mode)和交又模式(crossover mode)，直通模式直接將輸入端傳送至輸出端(輸入端1至輸出端l，輸入端2至輸出端2)，交又模式則將輸入端交又輸出(輸入端l至輸出端2，輸入端2至輸出端1)。交又式開關238亦可以改用不同元件，或是整合於相位比較器240內。
交又式開關238使得相位比較器240之極性可以顛倒。此功能使得合成器200對於鎖定運作具有較大之彈性。
鎖相迴路214亦包含一可程式除頻器246、一混合器248、及一低通濾波器250。可程式除頻器246之一輸入端連接至可控制振盪器244之輸出端，且其一輸出端連接至混合器248之第一輸入端。混合器248具有一第二輸入端連接至DDS調變電路，以接收DDS MOD 。混合器248具有一輸出端連接至低通濾波器250，而低通濾波器250，之輸出端連接至交又式開關238之第二輸入端。
鎖相迴路214之輸出端，PLL OUT ，連接至輸出調節電路216。輸出調節電路216包含一或多個可程式除頻器252和一濾波器組254。
微波合成器200之運作最好與參考振盪器210同步。在DDS調變電路212中，每一局部振盪器220a-220n自參考振盪器210接收一參考頻率FREF ，並產生一輸出信號，其頻率係參考頻率之倍數。選擇器222之運作在於選擇來自局部振盪器220a-220n其中之一的輸出信號以做為除頻 器226之輸入。同樣地，選擇器224之運作在於選擇局部振盪器其中之一的輸出信號以做為混合器230之輸入。
將選擇器222/224和除頻器226設定成預定之值，則DDS電路228被設定以產生一預定頻率之DDS OUT 。混合器230將DDS OUT 與來自選擇器224之LO 混合。因此，混合器輸出之頻率內容基本上包含一載體成分，LO ，以及來自DDS OUT 之頻率的載體所偏移之上旁波帶及下旁波帶。可選擇濾波器232對混合器230之輸出進行濾波以選擇下旁波帶或上旁波帶而產生DDS MOD ，其被傳送至鎖相迴路214。
在鎖相迴路214中，可控制振盪器244之輸出，PLL OUT ，提供微波範圍之頻率。可程式除頻器246將此等頻率降低，而混合器248則對除頻器246之輸出進行降頻轉換。混合器248之輸出因此基本上包含除頻後之PLL OUT 頻率，其具有DDS MOD 頻率之旁波帶偏移。低通濾波器250濾除混合器230和248產生之較高頻部份。由於低通濾波器250提供回授信號，此迴路之負回授傾向於迫使混合器248之下旁波帶變成參考頻率，FREF ，因此傾向於迫使PLL OUT 變成一特定之微波頻率。PLL OUT 之頻率於是可以隨意地被除頻及濾波以產生任意之較低頻率。
就代數之形式而言，取決於濾波器232之設定，DDS MOD 可以被表示成(LO＋DDS OUT) 或(LO－DDS OUT) 。
若可程式除頻器246之除頻係數是D而交又式開關238處於其直通模式，則相位比較器240鎖定之旁波帶之頻率 將是(PLL OUT)/D－(LO＋DDS OUT) 或(PLL OUT)/D－(LO－DDS OUT) 。
交又式開關238使得迴路在合成器預先調整且設定成將(PLL OUT)/D 產生成一低於DDS MOD 之頻率時，可以維持負向回授並鎖定。藉由將交又式開關238設定成交又模式，相位比較器240所鎖定之旁波帶具有如下額外之頻率：(LO＋DDS OUT)－(PLL OUT)/D 和(LO-DDS OUT)－(PLL OUT)/D 。
由於回授迫使以上每一表示式等於參考頻率，其可以解出PLL OUT產生四種可能性，如下所示：PLL OUT ＝D *(LO ＋DDS OUT ＋FREF)PLL OUT ＝D *(LO -DDS OUT ＋FREF)PLL OUT ＝D *(LO ＋DDS OUT -FREF) 或PLL OUT ＝D *(LO -DDS OUT -FREF) .
由此顯然可知，適當地選擇D、FREF、LO 、和DDS OUT 之值，可以產生一寬廣之PLL OUT 頻率範圍，其轉換成 微波合成器200之寬廣頻率範圍。
圖3顯示參考振盪器210之一示範性實施例。該振盪器包含由一系統時脈驅動之一鎖相迴路。此鎖相迴路包含一相位－頻率偵測器(phase-frequency detector)310、一迴路濾波器312、和一可控制振盪器314。如同所習知的，相位－頻率偵測器係相位偵測器的一種形式，其可以偵測輸入信號間頻率和相位的不匹配。相位一頻率偵測器310具有一第一輸入端以接收該系統時脈，以及一第二輸入端，其接收來自可控制振盪器314之一回授信號。鎖相迴路據此提供一經過濾波並純化後之系統時脈版本。
系統時脈係分派至一ATE系統內不同設備以進行同步之一信號。其可以是一數位式時脈或類比式時脈。其並不需要極精確之頻率。迴路濾波器312具有極低之頻寬以嚴格濾除迴路內之相位雜訊。可控制振盪器314最好係一壓控晶體振盪器，諸如一低成本之陶瓷諧振器。
圖4顯示一局部振盪器(220a-220n中之任一個)之一示範性實施例。其僅顯示一振盪器，但此電路架構足以代表每一振盪器220a-220n。局部振盪器接收濾波後之時脈信號，FREF ，並產生其頻率係FREF 之倍數之一輸出信號。局部振盪器被建構為一鎖相迴路；但其使用一取樣相位偵測器(sampling phase detector)410以取代傳統之相位偵測器或相位－頻率偵測器。如同所習知的，取樣相位偵測器使用一步復式二極體(step recovery diode)電容耦合至一蕭特基二極體對(Schottky diode pair)混合器。該步復式二極體 產生輸入參考信號(此處係FREF )之諧波，而蕭特基二極體對則做為一相位偵測器。取樣相位偵測器可以選擇性地鎖住一諧波成分，並致使鎖相迴路在不需要回授除頻器下，達成輸入參考信號之倍頻。如同所習知的，於一取樣相位偵測器式之鎖相迴路中移除回授除頻器，不僅免除除頻器產生之雜訊，並且避免相位偵測器雜訊之倍增。移除局部振盪器220a-220n之除頻器因此有助於效能之增進。其可以使用一梳形產生器迴路取代取樣相位偵測器410。
圖5和圖6顯示DDS電路228和混合器230之一實施例。此係特別之較佳實施例，因其將低成本、彈性、和簡易性全整合入合成器200之中。此實施例使用通信工業朝向分析式信號處理，意即正交化，之趨勢。如同所習知的，"正交"信號表示任何成對且互相呈九十度相位差之弦波頻率。一弦波係同相相位(in-phase)，或"I"，而另一個則是正交相位，或"Q"。
圖5顯示一正交DDS電路。此正交DDS電路包含一對DDS單元，其一用以提供一 I 信號，另一則提供一 Q 信號。每一DDS單元包含一相位至振幅轉換器5 1 4/544、一DAC(digital-to-analog converter；數位至類比轉換器)516/546、一低通濾波器518/548、及一輸出緩衝器520/550。為經濟考量，DDS單元間的某些構件可以共用而不必重複。例如，其僅需提供單一相位暫存器510、加總器(summer)512、頻率暫存器(frequency register)540、及累積器(accumulator)542。
欲使正交DDS電路運作，控制器260在相位暫存器510和頻率暫存器540設定數值。在DDS CLK之每一周期，累積器542將頻率暫存器540之內容累加至其目前已經儲存之數值，以產生對應至相位之遞增數位輸出值。此輸出被傳送至相位至振幅轉換器514/544，其將遞增相位數值轉換成數位振幅數值。DACs516/546隨之將數位振幅數值轉換成類比位準。濾波器518/548將此等位準平滑化，而緩衝器520/550則輸出 I 和 Q 信號。藉由改變儲存於頻率暫存器540內之數值改變 I 和 Q 之輸出頻率。
相位暫存器510和加總器512使得 I 輸出端之相位可以相對於 Q 輸出端之相位而偏移。藉由將相位暫存器510設定成一對應至90度之數位數值，可於 I 和 Q 間建立一90度之相位差。同樣地，藉由將相位暫存器設定成負90度，可於 I 和 Q 間建立一負90度之相位差。
正交DDS電路亦於I 和Q 間提供一移除誤差之機制。其可以藉由調整儲存於相位暫存器510內之數值以改正相位誤差。DACs內之增益和偏移誤差則可以利用控制器260提供之類比式調整加以矯正。正交DDS電路最好係以一對單體DDS晶片，或具有雙核心之單體DDS晶片製成。
圖6顯示混合器230之較佳實例，其形式係一正交混合器。正交混合器包含一相位分離器610、第一和第二混合器612和614、一加總器616、和一輸出緩衝器618。相位分離器610自選擇器224接收LO 信號並輸出二份版本LO 信號。每一份版本之LO 信號具有和LO 信號相同之頻 率，但其中一份相對於另一份延遲90度。第一混合器612將未偏移之LO 版本與I 信號混合，而第二混合器614將偏移之LO 版本與Q 信號混合。加總器616結合混合器612和614之輸出以產生一輸出信號，其中之同相成分(I)被加總，而正交成分(Q)被排除。加總器616之輸出因此具有一頻率，此頻率係LO 和DDS輸出頻率，DDS OUT ，之差異或總和。其他混合元件均停用而無須進行濾波。預定之總和或差異信號可藉由顛倒I 和Q 之相位而加以改變。因此，其可以單純地藉由將相位暫存器510設定成正90度或負90度而使正交混合器輸出LO ＋DDS OUT 或LO －DDS OUT 。
圖6所顯示之正交混合器亦稱為一單旁波帶升頻轉換器。單旁波帶升頻轉換器於微波和電信領域中係習知之技術。於此應用中使用單旁波帶升頻轉換器之優點在於其提供一簡易之方法選擇預定之旁波帶(意即預定之頻率範圍)以傳送至鎖相迴路214。其亦顯著地降低了濾波之需求。當使用單旁波帶升頻轉換器之時，圖2之可選擇濾波器232基本上可以移除。
圖7顯示鎖相迴路214之一實施例。圖中可見相位比較器240係以一相位一頻率偵測器740之形式製成。可控制振盪器244則以一YIG振盪器744來實行。除頻器246以一可程式RF前置除頻器(prescaler)746來實行。混合器748和低通濾波器750類似圖2之混合器248和濾波器250。
相位－頻率偵測器(PFD)740使得圖7之鎖相迴路可以獲得並鎖定一相對寬廣之頻率範圍，並降低預先調整YIG 振盪器744的需要。該PFD係運作於一相對低之頻率(理論上100百萬赫(MHz))。使用於此頻率之廉價、低雜訊單體PFD市面上均可以取得。
YIG振盪器744具有粗調和微調(fine tune；FM)之輸入端。粗調輸入端係由控制器260內部之類比電路所控制，而微調輸入端則連接至迴路濾波器/放大器742以進行鎖定動作。
圖7之鎖相迴路包含一取樣電路以取樣輸出至PFD 740之回授信號。此取樣電路包含一開關736、一ADC(analog-to-digital converter；類比至數位轉換器)752、一擷取記憶體754、和一DFT(digital Fourier transform；數位傅立葉轉換)單元756。於校準動作期間，開關736被關閉而ADC752進行回授信號之取樣。此等取樣值被儲存於擷取記憶體754內，且針對儲存之取樣值執行離散傅立葉轉換。轉換之結果可以被傳送至控制器260以進行分析。此功能使鎖相迴路之雜訊可以直接量測，並可能被調整。
此處描述之微波合成器200之實施細節可以在本發明之範疇內加以修改。然而，在此特定較佳實施例中，FREF 之值名義上係100MHz。局部振盪器220a-220n之數目"n"是2。第一局部振盪器產生1.8 GHz之信號而第二局部振盪器產生2.0 GHz之信號。為了保持與較佳及可取得之DDS單元之相容性，除頻器226之除頻器數值M最好是2。因此，DDS CLK 之數值可以設置成900 MHz或1.0 GHz。DDS單元最好可在100 MHz和300 MHz的範圍間調整，此使 得DDS MOD 可在1.5 GHz和2.3 GHz間變化，沒有間隙。YIG振盪器744在介於6.4和12.8 GHz之調整範圍間運作，而可程式RF前置除頻器提供除頻比例4、5、或6。此等小除頻比例確保低雜訊之維持，同時仍在DDS MOD 之整體範圍內滿足迴路之回授需求。
使用於合成器200中之許多組件均可於市面上取得現成之可用品。適當之相位－頻率偵測器可自Chelmsford,MA之Hittite Microwave公司和Phoenix,AZ之ON Semiconductor公司取得。取樣相位偵測器可自Londonderry,NH之MicroMetrics公司和Sunnyvale,CA之Aeroflex/Metelics公司取得。適當之DDS電路可自Norwood,MA之Analog Devices公司取得。單旁波帶升頻轉換器可購自Analog Devices公司、Sunnyvale,CA之Maxim Integrated Products公司、Dallas,TX之Texas Instruments公司、以及Milpitas,CA之Linear Technology公司。
圖8顯示對微波合成器200進行設定以提供一預定輸出頻率之流程。該等步驟不一定·要依所示之順序執行。在步驟810，合成器直接自一使用者或自一存取該合成器之測試程式接受一預定之輸出頻率。在步驟812，一或多個局部振盪器被選擇。基於彈性上之考量，用以提供DDS CLK和LO之局部振盪器220a-220n最好能分別獨立地選擇。在步驟814，自單旁波帶升頻轉換器選擇一旁波帶。此動作通常藉由將相位暫存器510之相位設成正或負90度且將交又式開關738設置成直通或交又模式而達成。在步驟 816，選擇可程式RF前置除頻器746之前置除頻數值。在步驟818，設定一DDS頻率。輸出端除頻器和濾波器於步驟820設定，而YIG振盪器744於步驟822預先調整以輸出一期望範圍內之頻率。
局部振盪器220a-220n、上或下旁波帶、和前置除頻器數值之選擇主要係基於二個因素。第一個因素是達成預定輸出頻率之能力。並非所有組態均能達成所有預定之頻率。第二個因素是寄生雜訊之最小化。在許多實例中，合成器200的優點之一在於其存有不同組態能達成相同之輸出頻率。這些實例中，產生最低雜訊，特別是最低之相位雜訊，之組態將優先選用。
以下原則可用以組構合成器200以使得寄生雜訊最小化：1.若DDS OUT之頻率接近其中一LO頻率之一個次諧波成分，則選擇一具有較遠離諧波成分之LO頻率(例如，900 MHz或1 GHz)。
2.若來自SSB(即single－sideband)升頻轉換器及/或混合器248之較高階混合產品在混合器248之輸出端產生外來之雜波，則執行以下之一動作：a)為前置除頻器246選擇一不同之除頻比例。
b)將交又式開關238之極性反向，其可以將問題雜波移出頻帶之外。
c)若a)和b)均無效，則進行一集中校準以最小化引起問題之雜波。校準流程將配合圖10說明於後。
3.若存在多個組構(無外來雜波)可產生相同之合成器輸出頻率，則選擇具有最低DDS之輸出頻率者。
圖9顯示當輸出頻率無法被直接設定時，利用微波合成器200產生一預定輸出頻率之流程。之所以需要此流程之原因在於DDS電路之解析度是有限的，有時候所需之數值會落在恰恰相鄰之DDS單元產生之數值之間。依據此流程，其將產生近似預定頻率之二直接可設定之頻率值進行隨機擾動之動作。鎖相迴路214之濾波動作將隨機擾動後之數值加以平均以產生預定之頻率值。
以下說明此流程。在步驟910，其組構合成器200並將DDS電路設定成自合成器產生一第一頻率值，近似預定之輸出頻率。在等候第一延遲時間間隔之後(步驟912)，DDS電路被設定以自合成器產生一第二頻率值(步驟914)。該第二頻率值亦近似於預定之輸出頻率，但與第一頻率值分別位於預定值之不同側。在第二延遲時間間隔之後(步驟916)，以不同數值交替設定而重複此流程。由於鎖相迴路214之運作，輸出頻率於特定時間後穩定於第一和第二頻率值之加權平均值之上。
圖10顯示一用以校準微波合成器200之流程。如圖5所見，正交DDS電路包含用以調整介於 I 和 Q 輸出信號間相位差之部分，以及用以調整DACs 516和546之增益和相位之部分。如圖7所見，鎖相迴路包含一取樣電路(開關736、ADC 752、擷取記憶體754、和DFT單元756)。該取樣電路可用以量測鎖相迴路214之回授信號內之雜 訊。依據此校準程序，合成器200被設定以產生一已知之輸出頻率(步驟1010)。當輸出頻率穩定之後，開關736被關閉而取樣電路被用以取樣回授信號(步驟1012)。寄生雜訊被量測並檢視(步驟1014)。在步驟1018，DDS電路被調整以降低測出之寄生雜訊。寄生雜訊的來源之一係介於 I 和 Q 間之相位誤差。為使雜訊最小化，其調整相位暫存器510(步驟1018)並重複前述之量測步驟。重複量測、檢視雜訊和調整相位之流程直到達到可接受之雜訊程度。DACs516和546之增益及偏移誤差亦對寄生雜訊有所貢獻。其可以用類似之方式對付此雜訊，藉由調整DACs之增益及/或偏移並量測寄生雜訊。DACs接著被調整成產生可接受(最好是極小值)之雜訊程度。當校準完成，開關736通常被開啟。
合成器200具有低成本和低相位雜訊之優點。相較於多迴路設計，其單迴路設計之簡易性降低了所需之硬體數量。正交DDS和單旁波帶升頻轉換器之使用，在不需要複雜且昂貴之濾波器下，抑制了不需要之旁波帶。利用正交DDS和單旁波帶升頻轉換器，合成器200亦順應無線通信工業以低成本提供精確正交裝置之當前趨勢。由於合成器200較許多同類設計需要較少組件，故其可以建構於一較小之體積之內。在較佳實施例中，合成器200可以置入一ATE系統內小於1.8公分高之儀器槽內。此外，合成器200之各種不同之設定，諸如 DDS CLK 選擇、 LO 選擇、上或下旁波帶選擇、YIG頻率、和前置除頻器數值，通常能提 供多重選擇給使用者以組構合成器200使其產生任何需要之輸出頻率。這些選擇使得使用者可以選擇具有最佳可能雜訊性能之組態。
基於實施例之說明，可以推出許多替代之實施例或變異。如以上之說明所示，DDS調變電路212自參考振盪器210接收其參考時脈。然而其僅係一舉例。選擇性地，DDS調變電路可以具有其本身之參考時脈，或是自其他來源接收參考時脈。
如以上之說明所示，DDS調變電路212被供予複數個局部振盪器。此並非絕對必要。選擇性地，其可以使用單一局部振盪器。此單一局部振盪器可以係一固定頻率振盪器，或可以提供可選擇之多重頻率。
習於斯藝者因此應能理解，以上所揭示之實施例均可在未脫離本發明之範疇下，在結構和細節上做出各種不同之改變。
100‧‧‧傳統多迴路合成器
102‧‧‧主要鎖相迴路
104‧‧‧鎖相迴路
106‧‧‧鎖相迴路
110‧‧‧相位比較器
112‧‧‧迴路濾波器/放大器
114‧‧‧壓控振盪器/VCO
116‧‧‧混合器
118‧‧‧濾波器/放大器
120‧‧‧混合器
122‧‧‧濾波器/放大器
130‧‧‧時脈源
132‧‧‧輸入除頻器
134‧‧‧相位比較器
136‧‧‧迴路濾波器/放大器
138‧‧‧壓控振盪器/VCO
140‧‧‧回授除頻器
152‧‧‧輸入除頻器
154‧‧‧相位比較器
156‧‧‧迴路濾波器/放大器
158‧‧‧壓控振盪器/VCO
160‧‧‧回授除頻器
200‧‧‧微波合成器
210‧‧‧參考振盪器
212‧‧‧DDS調變電路
214‧‧‧鎖相迴路
216‧‧‧輸出調節電路
220a－220n‧‧‧局部振盪器
222‧‧‧選擇器
224‧‧‧選擇器
226‧‧‧除頻器
228‧‧‧DDS電路
230‧‧‧混合器
232‧‧‧可選擇濾波器
238‧‧‧交又式開關
240‧‧‧相位比較器
242‧‧‧迴路濾波器
244‧‧‧可控制振盪器
246‧‧‧可程式除頻器
248‧‧‧混合器
250‧‧‧低通濾波器
252‧‧‧可程式除頻器
254‧‧‧濾波器組
260‧‧‧控制器
310‧‧‧相位－頻率偵測器
312‧‧‧迴路濾波器
314‧‧‧可控制振盪器
410‧‧‧取樣相位偵測器
412‧‧‧迴路濾波器
414‧‧‧可控制振盪器
510‧‧‧相位暫存器
512‧‧‧加總器
514‧‧‧相位至振幅轉換器
516‧‧‧數位至類比轉換器/DAC
518‧‧‧低通濾波器
520‧‧‧輸出緩衝器
540‧‧‧頻率暫存器
542‧‧‧累積器
544‧‧‧相位至振幅轉換器
546‧‧‧數位至類比轉換器/DAC
548‧‧‧低通濾波器
550‧‧‧輸出緩衝器
610‧‧‧相位分離器
612‧‧‧第一混合器
614‧‧‧第二混合器
616‧‧‧加總器
618‧‧‧輸出緩衝器
736‧‧‧開關
738‧‧‧交又式開關
740‧‧‧相位－頻率偵測器
742‧‧‧迴路濾波器/放大器
744‧‧‧YIG振盪器
746‧‧‧可程式RF前置除頻器
748‧‧‧混合器
750‧‧‧低通濾波器
752‧‧‧類比至數位轉換器/ADC
754‧‧‧擷取記憶體
756‧‧‧離散傅立葉轉換(DFT)單元
810－822‧‧‧微波合成器輸出頻率設定流程
910－920‧‧‧微波合成器輸出頻率產生流程
1010－1020‧‧‧微波合成器校準流程
Baseband In‧‧‧基頻輸入信號
DDS‧‧‧直接數位式合成電路
DDS CLK‧‧‧頻率除頻器226之輸出
DDS MOD‧‧‧調變DDS信號
DDS OUT‧‧‧DDS電路之輸出
FOUT‧‧‧輸出頻率
FREF‧‧‧參考頻率
LPF‧‧‧低通濾波器
LP/HP‧‧‧低通濾波器/高通濾波器
PLL OUT‧‧‧鎖相迴路之輸出
RFOUT‧‧‧射頻輸出信號
SEL‧‧‧選擇器
圖1係依據先前技術之一多迴路微波合成器之簡化示意圖；圖2係依據本發明一實施例之一微波合成器之簡化示意圖；圖3係一頻率參考源之一實施例之示意圖，其可以使用於圖2之合成器；圖4係用以產生一高頻局部振盪器(local oscillator；LO)電路之一實施例之示意圖，其可以使用於圖2之合成器； 圖5係一用以產生正交DDS信號之DDS電路之一實施例之示意圖，其可以使用於圖2之合成器；圖6係一單旁波帶升頻轉換器(single sideband upconverter)之一實施例之示意圖，用以接收圖5所示之正交DDS信號；圖7係圖2所示之一主要PLL(phase－locked loop；即鎖相迴路)電路之一實施例之示意圖；圖8係一流程圖，其顯示用以對圖2的合成器進行設定之流程；圖9係一流程圖，其顯示一用以隨機擾動(dithering)兩個DDS值之流程以輸出一相對於介於圖2電路內之兩個DDS值間之一數值之頻率；以及圖10係一流程圖，其顯示當配置以圖5所示之正交DDS時，用以校準圖2合成器之流程。
200‧‧‧微波合成器
210‧‧‧參考振盪器
212‧‧‧DDS調變電路
214‧‧‧鎖相迴路
216‧‧‧輸出調節電路
220a-220n‧‧‧局部振盪器
222‧‧‧選擇器
224‧‧‧選擇器
226‧‧‧除頻器
228‧‧‧DDS電路
230‧‧‧混合器
232‧‧‧可選擇濾波器
238‧‧‧交又式開關
240‧‧‧相位比較器
242‧‧‧迴路濾波器
244‧‧‧可控制振盪器
246‧‧‧可程式除頻器
248‧‧‧混合器
250‧‧‧低通濾波器
252‧‧‧可程式除頻器
254‧‧‧濾波器組
260‧‧‧控制器
DDS‧‧‧直接數位式合成電路
DDS CLK‧‧‧頻率除頻器226之輸出
DDS MOD‧‧‧調變DDS信號
DDS OUT‧‧‧DDS電路之輸出
FOUT‧‧‧輸出頻率
FREF‧‧‧參考頻率
LPF‧‧‧低通濾波器
LP/HP‧‧‧低通濾波器/高通濾波器
PLL OUT‧‧‧鎖相迴路之輸出
SEL‧‧‧選擇器

Claims (25)

  1. 一種微波合成器，包含：一參考振盪器，用以產生一參考頻率；一DDS調變電路，用以產生一調變DDS信號；以及一鎖相迴路，連接至該參考振盪器和該DDS調變電路，用以產生一可變頻率輸出信號，其中該鎖相迴路包含：一相位比較電路，具有：一第一輸入端，連接至該參考振盪器；一第二輸入端，用以接收一回授信號；及一輸出端；一可控制振盪器，具有：一控制輸入端，連接至該相位比較電路之輸出端；及一輸出端，用以產生該可變頻率輸出信號；一第一混合器電路，具有：一第一輸入端，連接至該DDS調變電路；一第二輸入端，連接至該可控制振盪器之輸出端；及一輸出端，連接至該相位比較電路之第二輸入端，且其中該DDS調變電路包含：一局部振盪器電路；一DDS電路，具有：一時脈輸入端，連接至該局部振盪器電路；及一輸出端，用以提供一可程式頻率之輸出信號；以及一第二混合器電路，具有：一第一輸入端，連接至該DDS電路之輸出端；一局部振盪器輸入端，連接 至該局部振盪器電路；及一輸出端，用以產生該調變DDS信號。
  2. 如申請專利範圍第1項所述之微波合成器，更包含一可程式除頻器，串聯於該可控制振盪器之輸出端和該混合器電路之第二輸入端之間。
  3. 如申請專利範圍第2項所述之微波合成器，其中該可程式除頻器包含一比例可設定式RF前置除頻器。
  4. 如申請專利範圍第1項所述之微波合成器，其中該相位比較電路包含一相位-頻率偵測器。
  5. 如申請專利範圍第1項所述之微波合成器，其中該相位比較電路包含一交叉式開關串聯一相位偵測器。
  6. 如申請專利範圍第1項所述之微波合成器，其中該可控制振盪器包含一YIG振盪器。
  7. 如申請專利範圍第1項所述之微波合成器，其中該DDS電路包含：一第一DDS單元，具有：一時脈輸入端，連接至該局部振盪器電路；以及一輸出端，用以提供一可程式頻率之輸出信號；以及一第二DDS單元，具有：一時脈輸入端，連接至該局部振盪器電路；以及一輸出端，用以提供一可程式頻率之輸出信號，其中該第二混合器電路係一正交混合器電路，其更具有一第二輸入端，連接至該第二DDS單元之輸出端。
  8. 如申請專利範圍第7項所述之微波合成器，其中該第 一和第二DDS單元至少其一係可以調整相位的。
  9. 一種校準如申請專利範圍第8項所述之微波合成器之方法，包含：A)設定該第一和第二DDS單元以分別產生具有相同頻率之輸出信號；B)取樣該回授信號；C)分析該回授信號以決定其寄生成分；D)調整介於該第一和第二DDS單元之該輸出信號之相位；E)識別該回授信號中較其他相位產生一較低程度寄生成分之相位；以及F)將介於該第一和第二DDS單元間之相位設定成大致等於該識別出之相位之值。
  10. 如申請專利範圍第7項所述之微波合成器，其中該正交混合器電路包含一單旁波帶升頻轉換器。
  11. 如申請專利範圍第7項所述之微波合成器，更包含一取樣電路，連接至該第一混合器電路之該輸出端，用以取樣該回授信號。
  12. 如申請專利範圍第7項所述之微波合成器，其中該第一和第二DDS單元至少其一係可以調整增益的。
  13. 如申請專利範圍第7項所述之微波合成器，其中該第一和第二DDS單元至少其一係可以調整偏移量的。
  14. 如申請專利範圍第1項所述之微波合成器，其中該局部振盪器電路包含： 複數個倍頻單元，每一該倍頻單元均具有一連接至該參考振盪器之輸入端且均具有一用以提供一輸出頻率之輸出端，該輸出頻率係該參考頻率之倍數；一第一選擇器，具有複數個分別連接至該複數個倍頻單元輸出端之輸入端和一連接至該DDS電路之輸出端；以及一第二選擇器，具有複數個分別連接至該複數個倍頻單元輸出端之輸入端和一連接至該第二混合器電路之輸出端。
  15. 一種設定如申請專利範圍第14項所述之微波合成器以實現一預定頻率之方法，包含：A)選擇該倍頻單元中之一，以提供輸入至該DDS電路；B)選擇該倍頻單元中之一，以提供輸入至該第二混合器電路；以及C)設定該DDS電路以產生一輸出頻率。
  16. 一種設定如申請專利範圍第1項所述之微波合成器以實現一預定頻率之方法，包含：A)設定該DDS電路以輸出一信號，其具有一第一頻率，B)等待一第一特定時間間隔；C)設定該DDS電路以輸出一信號，其具有一第二頻率；D)等待一第二特定時間間隔；以及 E)重覆步驟A至D，其中該鎖相迴路具有一頻寬，且該第一特定時間間隔與該第二特定時間間隔之總和之倒數大於該頻寬。
  17. 一種微波合成器，包含：一相位比較電路，具有：一第一輸入端，用以接收一參考頻率；一第二輸入端，用以接收一回授信號；及一輸出端；一可控制振盪器，具有：一控制輸入端，連接至該相位比較電路之輸出端；及一輸出端，用以產生一可變頻率輸出信號；一可程式除頻器，具有：一輸入端，連接至該可控制振盪器之輸出端；及一輸出端，用以提供一除頻信號；一第一混合器電路，具有：一第一輸入端，用以接收一調變信號；一第二輸入端，連接至該可程式除頻器之輸出端；及一輸出端，連接至該相位比較電路之第二輸入端以提供該回授信號；以及一DDS調變電路，包含：一倍頻電路，具有一輸入端以接收該參考頻率；一DDS電路，具有：一時脈輸入端，連接至該倍頻電路；及一輸出端，用以提供一可設定之周期信號；以及一第二混合器電路，具有：一第一輸入端，連接至該DDS電路之該輸出端；一第二輸入端，連接至該倍頻電路；及一輸出端，用以產生該調變信號。
  18. 如申請專利範圍第17項所述之微波合成器，其中該相位比較電路包含一相位-頻率偵測器，其具有第一和第二輸入端。
  19. 如申請專利範圍第18項所述之微波合成器，其中該相位比較電路更包含一交叉式開關，其具有第一和第二輸入端，連接至該相位比較電路之第一和第二輸入端，且該交叉式開關具有第一和第二輸出端，連接至該相位-頻率偵測器之第一和第二輸入端。
  20. 如申請專利範圍第17項所述之微波合成器，其中該倍頻電路包含：複數個倍頻單元，每一該倍頻單元均具有一用以接收該參考頻率之輸入端且均具有一用以提供一輸出頻率之輸出端，該輸出頻率係該參考頻率之倍數；以及一選擇器，具有複數個分別連接至該複數個倍頻單元輸出端之輸入端和一連接至該DDS電路時脈輸入端之輸出端。
  21. 如申請專利範圍第20項所述之微波合成器，其中該選擇器係一第一選擇器，且該倍頻單元更包含：一第二選擇器，具有複數個分別連接至該複數個倍頻單元輸出端之輸入端和一連接至該第二混合器電路第二輸入端之輸出端。
  22. 一種微波合成器，包含：一參考振盪器，用以產生一參考頻率；複數個倍頻單元，連接至該參考振盪器，以各自分別 產生該參考頻率不同倍數之輸出信號；一第一DDS單元，具有：一時脈輸入端，連接至該複數個倍頻單元；及一輸出端，用以產生一第一DDS信號，該第一DDS信號具有一可程式頻率及第一相位；一第二DDS單元，具有：一時脈輸入端，連接至該複數個倍頻單元；及一輸出端，用以產生一第二DDS信號，該第二DDS信號具有該可程式頻率及一不同於該第一相位之第二相位；一正交混合器電路，具有：一第一及第二輸入端，分別連接至該第一及第二DDS電路之輸出端；一第三輸入端，連接至該複數個倍頻單元；和一輸出端；以及一鎖相迴路，具有：一第一輸入端，連接至該參考振盪器；一第二輸入端，連接至該正交混合器電路之輸出端；及一輸出端，用以提供一可變頻率輸出信號，其中該鎖相迴路包含：一相位比較電路，具有：一第一輸入端，連接至該參考振盪器；一第二輸入端，用以接收一回授信號；及一輸出端；一可控制振盪器，具有：一控制輸入端，連接至該相位比較電路之該輸出端；及一輸出端，用以產生該可變頻率輸出信號；一可程式除頻器，具有：一輸入端，連接至該可控制振盪器之輸出端；及一輸出端，用以提供一除頻信號；以及 一混合器電路，具有：一第一輸入端，連接至該正交混合器電路之輸出端；一第二輸入端，連接至該可程式除頻器之輸出端；及一輸出端，連接至該相位比較電路之第二輸入端以提供該回授信號。
  23. 如申請專利範圍第22項所述之微波合成器，更包含一取樣電路，連接至該混合器電路之輸出端，用以取樣該回授信號。
  24. 一種微波合成器，包含：一相位比較器，具有：一第一輸入端，一第二輸入端，及一輸出端，該第一輸入端用以接收一參考頻率；一可控制振盪器，具有：一輸入端，及一輸出端，該輸入端連接至該相位比較器之輸出端；一第一混合器，具有：一第一輸入端，一第二輸入端，及一輸出端，該第二輸入端連接至該可控制振盪器之輸出端，且該輸出端連接至該相位比較器之第二輸入端；一倍頻器，具有一輸入端，及一輸出端，該輸入端用以接收該參考頻率；一DDS，具有：一輸入端，及一輸出端，該輸入端連接至該倍頻器之輸出端；以及一第二混合器，具有：一第一輸入端，連接至該DDS之輸出端；一第二輸入端，連接至該倍頻器之輸出端；及一輸出端，連接至該第一混合器之第一輸入端。
  25. 一種微波合成器，包含：一參考振盪器，用以產生一參考頻率； 複數個倍頻單元，連接至該參考振盪器，用以各自分別產生該參考頻率不同倍數之輸出信號；一第一DDS單元，具有：一時脈輸入端，連接至該複數個倍頻單元；及一輸出端，用以產生一第一DDS信號，該第一DDS信號具有一可程式頻率及第一相位；一第二DDS單元，具有：一時脈輸入端，連接至該複數個倍頻單元；及一輸出端，用以產生一第二DDS信號，該第二DDS信號具有該可程式頻率及一不同於該第一相位之第二相位；一正交混合器電路，具有：一第一及第二輸入端，分別連接至該第一及第二DDS電路之輸出端；一第三輸入端，連接至該複數個倍頻單元；和一輸出端；以及一鎖相迴路，包含：一相位比較電路，具有：一第一輸入端，一第二輸入端，及一輸出端，該第一輸入端連接至該參考振盪器；以及一混合器，具有：一第一輸入端，連接至該相位比較電路之輸出端；一第二輸入端，連接至該正交混合器電路之輸出端；及一輸出端，連接至該相位比較電路之第二輸入端。
TW097113165A 2007-04-12 2008-04-11 具成本效益的低雜訊單迴路微波合成器以及用於校準和程式規劃其之方法 TWI443971B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/734,637 US7545224B2 (en) 2007-04-12 2007-04-12 Cost effective low noise single loop synthesizer

Publications (2)

Publication Number Publication Date
TW200904010A TW200904010A (en) 2009-01-16
TWI443971B true TWI443971B (zh) 2014-07-01

Family

ID=39853171

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097113165A TWI443971B (zh) 2007-04-12 2008-04-11 具成本效益的低雜訊單迴路微波合成器以及用於校準和程式規劃其之方法

Country Status (7)

Country Link
US (1) US7545224B2 (zh)
JP (1) JP5417318B2 (zh)
KR (1) KR101466655B1 (zh)
CN (1) CN101657968B (zh)
DE (1) DE112008000971B4 (zh)
TW (1) TWI443971B (zh)
WO (1) WO2008127972A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8400338B2 (en) * 2006-12-29 2013-03-19 Teradyne, Inc. Compensating for harmonic distortion in an instrument channel
US20080158026A1 (en) * 2006-12-29 2008-07-03 O'brien David Compensating for harmonic distortion in an instrument channel
US7834713B2 (en) * 2008-02-29 2010-11-16 Itt Manufacturing Enterprises, Inc. Synthesized local oscillator and method of operation thereof
US20100109940A1 (en) * 2008-10-30 2010-05-06 Peter Robert Williams Simulating a Radar Signal Reflected From a Moving Target
DE102009011795A1 (de) * 2009-03-05 2010-09-09 Rohde & Schwarz Gmbh & Co. Kg Synthesizer mit einstellbarer, stabiler und reproduzierbarer Phase und Frequenz
US8135372B2 (en) * 2009-09-08 2012-03-13 Bae Systems Information And Elecronic Systems Integration Inc. Integrated cancellation circuit for RF converter spurious tones
US8143955B2 (en) * 2010-02-04 2012-03-27 Texas Instruments Incorporated Oscillator circuit for radio frequency transceivers
WO2012031684A1 (de) * 2010-08-22 2012-03-15 Krohne Messtechnik Gmbh Schaltungsanordnung zur erzeugung von eine breitbandige frequenzrampe bildenden hochfrequenten ausgangssignalen
US20120112806A1 (en) * 2010-11-09 2012-05-10 Sony Corporation Frequency synthesizer and frequency synthesizing method
KR101051717B1 (ko) 2010-11-23 2011-07-26 삼성탈레스 주식회사 주파수 합성기
JP2013131985A (ja) * 2011-12-22 2013-07-04 Anritsu Corp 信号発生装置及び信号発生方法
US8779814B2 (en) 2012-07-23 2014-07-15 Associated Universities, Inc. Synthesizer method utilizing variable frequency comb lines and frequency toggling
US8848831B2 (en) * 2012-09-20 2014-09-30 Lsi Corporation Direct digital synthesis of quadrature modulated signals
CN104467820A (zh) * 2013-09-18 2015-03-25 上海联影医疗科技有限公司 多通道信号输出电路
DE102013225284A1 (de) 2013-12-09 2015-06-11 Rohde & Schwarz Gmbh & Co. Kg Verfahren zum Erzeugen eines Signals und Signalgenerators
WO2016102020A1 (en) 2014-12-23 2016-06-30 Advantest Corporation Test equipment, method for operating a test equipment and computer program
US9866222B2 (en) * 2015-01-14 2018-01-09 Infineon Technologies Ag System and method for synchronizing multiple oscillators using reduced frequency signaling
US9705511B2 (en) * 2015-06-18 2017-07-11 Yekutiel Josefsberg Ultra low phase noise frequency synthesizer
JP6584330B2 (ja) * 2016-01-20 2019-10-02 三菱電機株式会社 周波数シンセサイザ
BR112019020476B1 (pt) * 2017-06-20 2023-05-09 Halliburton Energy Services, Inc Sistema com sincronização de fundo de poço e método com sincronização de fundo de poço
US10598764B2 (en) * 2017-10-30 2020-03-24 Yekutiel Josefsberg Radar target detection and imaging system for autonomous vehicles with ultra-low phase noise frequency synthesizer
US10205457B1 (en) 2018-06-01 2019-02-12 Yekutiel Josefsberg RADAR target detection system for autonomous vehicles with ultra lowphase noise frequency synthesizer
US10404261B1 (en) 2018-06-01 2019-09-03 Yekutiel Josefsberg Radar target detection system for autonomous vehicles with ultra low phase noise frequency synthesizer
KR102235152B1 (ko) * 2018-12-27 2021-04-02 한국과학기술원 Rf 밀리미터파 대역의 신호 크기 및 위상을 캘리브레이션하기 위한 다중 안테나 시스템
CN112688686B (zh) * 2020-12-14 2022-11-11 中电科思仪科技股份有限公司 一种小型化宽带频率合成装置
US11563444B1 (en) 2021-09-09 2023-01-24 Textron Systems Corporation Suppressing spurious signals in direct-digital synthesizers
CN113839670B (zh) * 2021-09-28 2022-05-13 星汉时空科技(长沙)有限公司 一种高性能频率改正方法、频率改正系统和改进的锁相环
CN117459061B (zh) * 2023-12-25 2024-04-09 成都威频通讯技术有限公司 一种信号合成器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2861542B2 (ja) * 1991-10-25 1999-02-24 日本電気株式会社 位相ロックループシンセサイザ
JPH05235757A (ja) * 1992-02-19 1993-09-10 Sony Corp フェーズロックドループ回路
EP0595377A1 (en) 1992-10-29 1994-05-04 MIZAR S.p.A. Frequency synthesis system for generating microwave oscillations
JPH0918335A (ja) * 1995-06-26 1997-01-17 Yaesu Musen Co Ltd Ｐｌｌ回路制御方式
JPH0923158A (ja) * 1995-07-07 1997-01-21 Mitsubishi Electric Corp 周波数シンセサイザ
JPH1093431A (ja) 1996-09-13 1998-04-10 Japan Radio Co Ltd Ｐｌｌ回路
US5847614A (en) * 1996-11-15 1998-12-08 Analog Devices, Inc. Low power charge pump
JPH10200403A (ja) * 1997-01-06 1998-07-31 Advantest Corp 周波数合成器
US5898325A (en) 1997-07-17 1999-04-27 Analog Devices, Inc. Dual tunable direct digital synthesizer with a frequency programmable clock and method of tuning
JP3535016B2 (ja) * 1998-06-30 2004-06-07 三菱電機株式会社 周波数シンセサイザおよび周波数シンセサイザにおける出力周波数の制御方法
JP2000332539A (ja) * 1999-01-01 2000-11-30 Advantest Corp 周波数シンセサイザ
US6396355B1 (en) 2000-04-12 2002-05-28 Rockwell Collins, Inc. Signal generator having fine resolution and low phase noise
US6373344B1 (en) * 2000-12-08 2002-04-16 Agilent Technologies, Inc. High performance dual-YTO microwave synthesizer
US6509800B2 (en) 2001-04-03 2003-01-21 Agilent Technologies, Inc. Polyphase noise-shaping fractional-N frequency synthesizer
US6570458B2 (en) 2001-06-12 2003-05-27 Teradyne, Inc. Low noise microwave synthesizer employing high frequency combs for tuning drift cancel loop
CN1249924C (zh) * 2001-09-30 2006-04-05 中兴通讯股份有限公司 基于数字锁相环的去抖电路
DE10219857B4 (de) * 2002-05-03 2006-01-05 Infineon Technologies Ag PLL-Schaltung und Verfahren zur Eliminierung von Eigenjitter eines von einer Regelungsschaltung empfangenen Signals
JP2004015745A (ja) * 2002-06-11 2004-01-15 Ando Electric Co Ltd Ｐｌｌ周波数引き込み回路及び周波数引込み方法
US7215167B1 (en) * 2006-04-28 2007-05-08 Giga-Tronics, Inc. Low noise microwave frequency synthesizer having fast switching

Also Published As

Publication number Publication date
JP5417318B2 (ja) 2014-02-12
CN101657968A (zh) 2010-02-24
US20080252384A1 (en) 2008-10-16
WO2008127972A1 (en) 2008-10-23
KR101466655B1 (ko) 2014-12-01
US7545224B2 (en) 2009-06-09
JP2010524406A (ja) 2010-07-15
KR20090127954A (ko) 2009-12-14
DE112008000971T5 (de) 2010-02-18
DE112008000971B4 (de) 2016-10-20
TW200904010A (en) 2009-01-16
CN101657968B (zh) 2012-07-25

Similar Documents

Publication Publication Date Title
TWI443971B (zh) 具成本效益的低雜訊單迴路微波合成器以及用於校準和程式規劃其之方法
US10659065B2 (en) Apparatus and methods for phase synchronization of phase-locked loops
US7701299B2 (en) Low phase noise PLL synthesizer
US11057040B2 (en) Phase-locked loop circuit and clock generator including the same
US7602254B2 (en) System and method for generating signals with a preselected frequency relationship in two steps
Chenakin Frequency synthesis: current solutions and new trends
CN105141310A (zh) 多环宽带低相噪频率合成器
US8816777B2 (en) Microwave synthesizer
JP5206682B2 (ja) 位相比較器およびフェーズロックドループ
RU2668737C1 (ru) Делитель частоты, схема автоматической фазовой подстройки частоты, приёмопередатчик, радиостанция и способ частотного разделения
US11626882B1 (en) Dual-structure acquisition circuit for frequency synthesis
US8008979B2 (en) Frequency synthesizer and radio transmitting apparatus
EP1371167B1 (en) Fractional-n frequency synthesizer with fractional compensation method
US9628066B1 (en) Fast switching, low phase noise frequency synthesizer
CN116449912B (zh) 相位可调多通道信号源
KR100707221B1 (ko) 광대역 주파수 합성기
CN116827340A (zh) 一种频率综合器及其频率合成方法
CN110729996A (zh) 一种小型化两次锁相的锁相环电路及方法
Cui et al. The design of high performance X-band frequency synthesizer based on DDS and PLL
Yang et al. Design of Ultra-Wideband Frequency Synthesis Source Based on DDS and PLL
US20220239301A1 (en) Frequency synthesizers having low phase noise
CN107332559B (zh) 一种高纯甚高频信号的生成装置及方法
Song et al. Frequency synthesizer using dual offset mixing for low phase noise and narrow resolution
Liu et al. Design of Ku-band low phase noise FMCW frequency source
Will et al. Microwave synthesizer with multiple phase adjustable output